JPH077633A - ディジタル同期分離回路 - Google Patents
ディジタル同期分離回路Info
- Publication number
- JPH077633A JPH077633A JP17227193A JP17227193A JPH077633A JP H077633 A JPH077633 A JP H077633A JP 17227193 A JP17227193 A JP 17227193A JP 17227193 A JP17227193 A JP 17227193A JP H077633 A JPH077633 A JP H077633A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- sync
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ディジタル信号処理に適用可能な
水平同期信号と垂直同期信号を出力するディジタル同期
分離回路を提供することを目的とする。 【構成】 ディジタル同期分離回路１は、アナログ水平
同期信号ＨＤのジッタをジッタ検出回路３で検出したと
き、あるいはジッタの発生していないアナログ水平同期
信号ＨＤの周波数変動をウインドウパルス回路４ａで検
出したとき、１Ｈ発振回路４ｂからシステムクロックに
同期したディジタル水平同期信号ＤＨＤを生成するとと
もに、カウンタ５でディジタル水平同期信号ＤＨＤのタ
イミングにに同期したディジタル垂直同期信号ＤＶＤを
生成して図外のディジタル処理回路に出力し、また、ジ
ッタの発生していないアナログ水平同期信号ＨＤに同期
したディジタル水平同期信号ＤＨＤ及びディジタル垂直
同期信号Ｄを生成して図外ののディジタル処理回路に出
力する。
水平同期信号と垂直同期信号を出力するディジタル同期
分離回路を提供することを目的とする。 【構成】 ディジタル同期分離回路１は、アナログ水平
同期信号ＨＤのジッタをジッタ検出回路３で検出したと
き、あるいはジッタの発生していないアナログ水平同期
信号ＨＤの周波数変動をウインドウパルス回路４ａで検
出したとき、１Ｈ発振回路４ｂからシステムクロックに
同期したディジタル水平同期信号ＤＨＤを生成するとと
もに、カウンタ５でディジタル水平同期信号ＤＨＤのタ
イミングにに同期したディジタル垂直同期信号ＤＶＤを
生成して図外のディジタル処理回路に出力し、また、ジ
ッタの発生していないアナログ水平同期信号ＨＤに同期
したディジタル水平同期信号ＤＨＤ及びディジタル垂直
同期信号Ｄを生成して図外ののディジタル処理回路に出
力する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル同期分離回
路に係り、詳細には、テレビジョン信号から同期分離さ
れるアナログ水平同期信号及びアナログ垂直同期信号か
らディジタル水平同期信号とディジタル垂直同期信号を
生成するディジタル同期分離回路に関する。
路に係り、詳細には、テレビジョン信号から同期分離さ
れるアナログ水平同期信号及びアナログ垂直同期信号か
らディジタル水平同期信号とディジタル垂直同期信号を
生成するディジタル同期分離回路に関する。
【０００２】
【従来の技術】従来のテレビジョン信号の同期分離回路
は、入力されるテレビジョン信号（複合映像信号）に混
入する大振幅のパルス性雑音等を除去する雑音除去回路
と、ハイパスフィルタ回路やローパスフィルタ回路を利
用してテレビジョン信号から垂直同期信号と水平同期信
号を分離する周波数分離回路と、同期信号と映像信号の
振幅の差を利用する振幅分離方式等により垂直同期信号
と水平同期信号を分離する垂直同期分離回路及び水平同
期分離回路と、垂直同期分離回路及び水平同期分離回路
により分離された垂直同期信号と水平同期信号の波形を
整形増幅する同期増幅回路等により構成され、この同期
分離回路はアナログ方式によるものである。
は、入力されるテレビジョン信号（複合映像信号）に混
入する大振幅のパルス性雑音等を除去する雑音除去回路
と、ハイパスフィルタ回路やローパスフィルタ回路を利
用してテレビジョン信号から垂直同期信号と水平同期信
号を分離する周波数分離回路と、同期信号と映像信号の
振幅の差を利用する振幅分離方式等により垂直同期信号
と水平同期信号を分離する垂直同期分離回路及び水平同
期分離回路と、垂直同期分離回路及び水平同期分離回路
により分離された垂直同期信号と水平同期信号の波形を
整形増幅する同期増幅回路等により構成され、この同期
分離回路はアナログ方式によるものである。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のアナログ方式の同期分離回路にあっては、入
力される周波数成分の比較的低い同期信号及び映像信号
のＡＤＬ（平均変調度）により影響を受け、数十ｎｓｅ
ｃのジッタが発生し、表示画像の画質を劣化させるとい
う問題点があった。このため、アナログ方式の同期分離
回路から出力される同期信号は、ディジタル信号処理を
行う３次元Ｙ／Ｃ分離回路等において基本パルスとして
使用することができなかった。
うな従来のアナログ方式の同期分離回路にあっては、入
力される周波数成分の比較的低い同期信号及び映像信号
のＡＤＬ（平均変調度）により影響を受け、数十ｎｓｅ
ｃのジッタが発生し、表示画像の画質を劣化させるとい
う問題点があった。このため、アナログ方式の同期分離
回路から出力される同期信号は、ディジタル信号処理を
行う３次元Ｙ／Ｃ分離回路等において基本パルスとして
使用することができなかった。
【０００４】すなわち、通常、映像信号をディジタル信
号処理する場合、その周波数帯域の関係から色信号の周
波数（ｆｓｃ＝３．５７９５ＭＨｚ）の４倍（４ｆｓｃ
＝１４．３１８ＭＨｚ）のクロックをシステムクロック
として使用する。このため、画質向上のために３次元Ｙ
／Ｃ分離等を行う場合、フィールドメモリ、ラインメモ
リのリセットパルスとしてシステムクロック（４ｆｓ
ｃ）に完全に同期のとれたパルスが必要とされるが、上
記アナログ方式の場合は、出力される垂直同期信号と水
平同期信号にジッタが発生して同期がとれないため、フ
レーム間のＹ／Ｃ分離、ライン間のＹ／Ｃ分離を行うこ
とができない。
号処理する場合、その周波数帯域の関係から色信号の周
波数（ｆｓｃ＝３．５７９５ＭＨｚ）の４倍（４ｆｓｃ
＝１４．３１８ＭＨｚ）のクロックをシステムクロック
として使用する。このため、画質向上のために３次元Ｙ
／Ｃ分離等を行う場合、フィールドメモリ、ラインメモ
リのリセットパルスとしてシステムクロック（４ｆｓ
ｃ）に完全に同期のとれたパルスが必要とされるが、上
記アナログ方式の場合は、出力される垂直同期信号と水
平同期信号にジッタが発生して同期がとれないため、フ
レーム間のＹ／Ｃ分離、ライン間のＹ／Ｃ分離を行うこ
とができない。
【０００５】このことは、メモリを使用、又はシステム
クロックと同期がとれている同期パルスを必要とする他
のディジタル処理回路（例えば、フレーム間ノイズリデ
ューサ、フィールドメモリを利用したノンインタレース
回路等）を構成する上でも問題となる。
クロックと同期がとれている同期パルスを必要とする他
のディジタル処理回路（例えば、フレーム間ノイズリデ
ューサ、フィールドメモリを利用したノンインタレース
回路等）を構成する上でも問題となる。
【０００６】本発明の課題は、ディジタル信号処理に適
用可能な水平同期信号と垂直同期信号を出力するディジ
タル同期分離回路を提供することである。
用可能な水平同期信号と垂直同期信号を出力するディジ
タル同期分離回路を提供することである。
【０００７】
【課題を解決するための手段】本発明の手段は次の通り
である。
である。
【０００８】本発明は、テレビジョン信号をアナログ同
期分離して入力されるアナログ水平同期信号とアナログ
垂直同期信号に基づいてディジタル水平同期信号とディ
ジタル垂直同期信号を生成するディジタル同期分離回路
であって、上記入力されるアナログ水平同期信号の現信
号と遅延信号の位相を比較することによりジッタの有無
を検出するジッタ検出手段と、上記ジッタ検出手段によ
りジッタ有りと検出されたとき、上記アナログ水平同期
信号の入力を停止する入力手段と、この入力手段により
入力されるアナログ水平同期信号の周波数が基準同期周
波数の所定範囲内にあるか否かを検出し、その周波数が
基準同期周波数の所定範囲内にあるとき、入力されるア
ナログ水平同期信号を水平同期生成手段に出力し、その
周波数が基準同期周波数の所定範囲内にないとき、アナ
ログ水平同期信号の水平同期生成手段への出力を停止す
る同期周波数検出手段と、この同期周波数検出手段によ
り入力されるアナログ水平同期信号の同期タイミングあ
るいは入力される基準クロック信号の同期タイミングに
基づいてディジタル水平同期信号を生成する水平同期生
成手段と、水平同期生成手段により生成されるディジタ
ル水平同期信号の同期タイミングに基づいて上記入力さ
れるアナログ垂直同期信号からディジタル垂直同期信号
を生成する垂直同期生成手段と、を具備したことを特徴
としている。
期分離して入力されるアナログ水平同期信号とアナログ
垂直同期信号に基づいてディジタル水平同期信号とディ
ジタル垂直同期信号を生成するディジタル同期分離回路
であって、上記入力されるアナログ水平同期信号の現信
号と遅延信号の位相を比較することによりジッタの有無
を検出するジッタ検出手段と、上記ジッタ検出手段によ
りジッタ有りと検出されたとき、上記アナログ水平同期
信号の入力を停止する入力手段と、この入力手段により
入力されるアナログ水平同期信号の周波数が基準同期周
波数の所定範囲内にあるか否かを検出し、その周波数が
基準同期周波数の所定範囲内にあるとき、入力されるア
ナログ水平同期信号を水平同期生成手段に出力し、その
周波数が基準同期周波数の所定範囲内にないとき、アナ
ログ水平同期信号の水平同期生成手段への出力を停止す
る同期周波数検出手段と、この同期周波数検出手段によ
り入力されるアナログ水平同期信号の同期タイミングあ
るいは入力される基準クロック信号の同期タイミングに
基づいてディジタル水平同期信号を生成する水平同期生
成手段と、水平同期生成手段により生成されるディジタ
ル水平同期信号の同期タイミングに基づいて上記入力さ
れるアナログ垂直同期信号からディジタル垂直同期信号
を生成する垂直同期生成手段と、を具備したことを特徴
としている。
【０００９】
【作用】本発明の手段の作用は次の通りである。
【００１０】本発明によれば、テレビジョン信号をアナ
ログ同期分離して入力されるアナログ水平同期信号とア
ナログ垂直同期信号に基づいてディジタル水平同期信号
とディジタル垂直同期信号を生成するディジタル同期分
離回路であって、上記ジッタ検出手段におけるアナログ
水平同期信号の現信号と遅延信号の位相比較によりジッ
タ有りと検出されたとき、入力手段により上記アナログ
水平同期信号の入力が停止され、同期周波数検出手段に
より入力手段により入力されるアナログ水平同期信号の
周波数が基準同期周波数の所定範囲内にあるか否かが検
出され、その周波数が基準同期周波数の所定範囲内にあ
るとき、入力されるアナログ水平同期信号が水平同期生
成手段に出力され、その周波数が基準同期周波数の所定
範囲内にないとき、アナログ水平同期信号の水平同期生
成手段への出力が停止され、同期周波数検出手段により
入力されるアナログ水平同期信号の同期タイミングある
いは入力される基準クロック信号の同期タイミングに基
づいて水平同期生成手段によりディジタル水平同期信号
が生成され、垂直同期生成手段により水平同期生成手段
により生成されるディジタル水平同期信号の同期タイミ
ングに基づいて上記入力されるアナログ垂直同期信号か
らディジタル垂直同期信号が生成される。
ログ同期分離して入力されるアナログ水平同期信号とア
ナログ垂直同期信号に基づいてディジタル水平同期信号
とディジタル垂直同期信号を生成するディジタル同期分
離回路であって、上記ジッタ検出手段におけるアナログ
水平同期信号の現信号と遅延信号の位相比較によりジッ
タ有りと検出されたとき、入力手段により上記アナログ
水平同期信号の入力が停止され、同期周波数検出手段に
より入力手段により入力されるアナログ水平同期信号の
周波数が基準同期周波数の所定範囲内にあるか否かが検
出され、その周波数が基準同期周波数の所定範囲内にあ
るとき、入力されるアナログ水平同期信号が水平同期生
成手段に出力され、その周波数が基準同期周波数の所定
範囲内にないとき、アナログ水平同期信号の水平同期生
成手段への出力が停止され、同期周波数検出手段により
入力されるアナログ水平同期信号の同期タイミングある
いは入力される基準クロック信号の同期タイミングに基
づいて水平同期生成手段によりディジタル水平同期信号
が生成され、垂直同期生成手段により水平同期生成手段
により生成されるディジタル水平同期信号の同期タイミ
ングに基づいて上記入力されるアナログ垂直同期信号か
らディジタル垂直同期信号が生成される。
【００１１】したがって、システムクロックに同期した
ディジタル水平同期信号及びディジタル垂直同期信号を
生成することができ、これらの生成したディジタル水平
同期信号及びディジタル垂直同期信号を使用してフィー
ルドメモリ、ラインメモリ等を利用したディジタル信号
処理回路の処理性能を向上させることができ、表示画像
の画質を向上することができる。
ディジタル水平同期信号及びディジタル垂直同期信号を
生成することができ、これらの生成したディジタル水平
同期信号及びディジタル垂直同期信号を使用してフィー
ルドメモリ、ラインメモリ等を利用したディジタル信号
処理回路の処理性能を向上させることができ、表示画像
の画質を向上することができる。
【００１２】
【実施例】以下、図１〜図３を参照して実施例を説明す
る。
る。
【００１３】図１〜図３は、本発明のディジタル同期分
離回路の一実施例を示す図である。まず、構成を説明す
る。図１は、ディジタル同期分離回路１のブロック構成
図である。この図において、ディジタル同期分離回路１
は、アナログ同期分離回路２、ジッタ検出回路３、スイ
ッチＳＷ１、ディジタル水平同期信号生成回路４及びカ
ウンタ５により構成される。
離回路の一実施例を示す図である。まず、構成を説明す
る。図１は、ディジタル同期分離回路１のブロック構成
図である。この図において、ディジタル同期分離回路１
は、アナログ同期分離回路２、ジッタ検出回路３、スイ
ッチＳＷ１、ディジタル水平同期信号生成回路４及びカ
ウンタ５により構成される。
【００１４】アナログ同期分離回路２は、上記従来で説
明したように、雑音除去回路、周波数分離回路、垂直同
期分離期回路、水平同期分離回路及び同期増幅回路等に
より構成され、入力されるビデオ（ＶＩＤＥＯ）信号か
らアナログ水平同期信号ＨＤとアナログ垂直同期信号Ｖ
Ｄを分離し、アナログ水平同期信号をジッタ検出回路３
及びスイッチＳＷ１に出力するとともに、アナログ垂直
同期信号をカウンタ５に出力する。
明したように、雑音除去回路、周波数分離回路、垂直同
期分離期回路、水平同期分離回路及び同期増幅回路等に
より構成され、入力されるビデオ（ＶＩＤＥＯ）信号か
らアナログ水平同期信号ＨＤとアナログ垂直同期信号Ｖ
Ｄを分離し、アナログ水平同期信号をジッタ検出回路３
及びスイッチＳＷ１に出力するとともに、アナログ垂直
同期信号をカウンタ５に出力する。
【００１５】ジッタ検出回路３は、１Ｈ遅延回路３ａ、
位相比較器３ｂ及びカウンタ３ｃにより構成され、位相
比較器３ｂでアナログ同期分離回路２から入力されるア
ナログ水平同期信号ＨＤの現信号と１Ｈ遅延回路３ａに
より１Ｈ分（９１０クロック）遅延されて入力される遅
延信号の位相を比較し、その比較の結果により位相差が
発生した回数をカウンタ３ｃでカウントし、そのカウン
ト値が予め設定した一定値以上になったとき、すなわ
ち、アナログ水平同期信号ＨＤにジッタが発生している
ことを検出したとき、カウンタ３ｃの出力信号を“オ
ン”してスイッチＳＷ１をオフする。また、ジッタ検出
回路３は、カウンタ３ｃが一定値に達しないとき、すな
わち、アナログ水平同期信号ＨＤにジッタが発生してい
ないとき、カウンタ３ｃの出力信号を“オフ”してスイ
ッチＳＷ１をオンする。
位相比較器３ｂ及びカウンタ３ｃにより構成され、位相
比較器３ｂでアナログ同期分離回路２から入力されるア
ナログ水平同期信号ＨＤの現信号と１Ｈ遅延回路３ａに
より１Ｈ分（９１０クロック）遅延されて入力される遅
延信号の位相を比較し、その比較の結果により位相差が
発生した回数をカウンタ３ｃでカウントし、そのカウン
ト値が予め設定した一定値以上になったとき、すなわ
ち、アナログ水平同期信号ＨＤにジッタが発生している
ことを検出したとき、カウンタ３ｃの出力信号を“オ
ン”してスイッチＳＷ１をオフする。また、ジッタ検出
回路３は、カウンタ３ｃが一定値に達しないとき、すな
わち、アナログ水平同期信号ＨＤにジッタが発生してい
ないとき、カウンタ３ｃの出力信号を“オフ”してスイ
ッチＳＷ１をオンする。
【００１６】スイッチＳＷ１は、ジッタ検出回路３から
入力されるオン／オフ信号によりオン／オフ制御され、
オンされたときアナログ同期分離回路２から入力される
アナログ水平同期信号ＨＤをディジタル水平同期信号生
成回路４に出力する。
入力されるオン／オフ信号によりオン／オフ制御され、
オンされたときアナログ同期分離回路２から入力される
アナログ水平同期信号ＨＤをディジタル水平同期信号生
成回路４に出力する。
【００１７】ディジタル水平同期信号生成回路４は、ウ
インドウパルス回路４ａ、スイッチＳＷ２及び１Ｈ発振
回路４ｂにより構成される。
インドウパルス回路４ａ、スイッチＳＷ２及び１Ｈ発振
回路４ｂにより構成される。
【００１８】ウインドウパルス回路４ａは、スイッチＳ
Ｗ１から入力されるアナログ水平同期信号ＨＤが基準水
平同期周波数９１０±数クロックの幅内に入っているか
否かを判別し、基準水平同期周波数の±数クロック幅内
にあるときは、スイッチオフ信号をスイッチＳＷ２に出
力してスイッチＳＷ２をオフし、入力アナログ水平同期
信号ＨＤが基準水平同期周波数の±数クロック幅内にな
いときは、スイッチオン信号をスイッチＳＷ２に出力し
てスイッチＳＷ２をオンする。
Ｗ１から入力されるアナログ水平同期信号ＨＤが基準水
平同期周波数９１０±数クロックの幅内に入っているか
否かを判別し、基準水平同期周波数の±数クロック幅内
にあるときは、スイッチオフ信号をスイッチＳＷ２に出
力してスイッチＳＷ２をオフし、入力アナログ水平同期
信号ＨＤが基準水平同期周波数の±数クロック幅内にな
いときは、スイッチオン信号をスイッチＳＷ２に出力し
てスイッチＳＷ２をオンする。
【００１９】スイッチＳＷ２は、ウインドウパルス回路
４ａから入力されるスイッチオン／オフ信号によりオン
／オフ制御され、オンのとき、スイッチＳＷ１から入力
されるアナログ水平同期信号ＨＤを１Ｈ発振回路４ｂに
出力する。
４ａから入力されるスイッチオン／オフ信号によりオン
／オフ制御され、オンのとき、スイッチＳＷ１から入力
されるアナログ水平同期信号ＨＤを１Ｈ発振回路４ｂに
出力する。
【００２０】１Ｈ発振回路４ｂは、外部から入力される
システムクロックあるいはスイッチＳＷ１から入力され
るアナログ水平同期信号ＨＤのタイミングによりディジ
タル水平同期信号ＤＨＤを生成して外部のディジタル処
理回路及びカウンタ５に出力する。
システムクロックあるいはスイッチＳＷ１から入力され
るアナログ水平同期信号ＨＤのタイミングによりディジ
タル水平同期信号ＤＨＤを生成して外部のディジタル処
理回路及びカウンタ５に出力する。
【００２１】カウンタ５は、ディジタル水平同期信号生
成回路４から入力されるディジタル水平同期信号ＤＨＤ
のタイミングに基づいてアナログ同期分離回路２から入
力されるアナログ垂直同期信号ＶＤからディジタル垂直
同期信号を生成して外部のディジタル処理回路に出力す
る。
成回路４から入力されるディジタル水平同期信号ＤＨＤ
のタイミングに基づいてアナログ同期分離回路２から入
力されるアナログ垂直同期信号ＶＤからディジタル垂直
同期信号を生成して外部のディジタル処理回路に出力す
る。
【００２２】次に、本実施例の動作を説明する。
【００２３】まず、ディジタル同期分離回路１におい
て、外部から入力されるビデオ信号がアナログ同期分離
回路２によりアナログ方式で水平同期信号と垂直同期信
号が分離されて、アナログ水平同期信号ＨＤがジッタ検
出回路に出力されるとともに、アナログ垂直同期信号Ｖ
Ｄがカウンタ５に出力される。
て、外部から入力されるビデオ信号がアナログ同期分離
回路２によりアナログ方式で水平同期信号と垂直同期信
号が分離されて、アナログ水平同期信号ＨＤがジッタ検
出回路に出力されるとともに、アナログ垂直同期信号Ｖ
Ｄがカウンタ５に出力される。
【００２４】ジッタ検出回路３では、アナログ同期分離
回路２から入力される現ラインのアナログ水平同期信号
ＨＤと１Ｈ遅延回路３ａにより前ラインのアナログ水平
同期信号ＨＤが位相比較器３ｂに入力され、現ラインと
前ラインのアナログ水平同期信号ＨＤの位相差が比較さ
れる。位相差が有る場合、カウンタ３ｃがカウントアッ
プされ、そのカウント値が予め設定した一定値に達した
時、すなわち、アナログ水平同期信号ＨＤにジッタが発
生している場合は、スイッチＳＷ１に対してカウンタ３
ｃから“オン”信号が出力されてスイッチＳＷ１がオフ
され、アナログ同期分離回路２から入力されるアナログ
水平同期信号ＨＤのディジタル水平同期信号生成回路４
の伝達が遮断される。
回路２から入力される現ラインのアナログ水平同期信号
ＨＤと１Ｈ遅延回路３ａにより前ラインのアナログ水平
同期信号ＨＤが位相比較器３ｂに入力され、現ラインと
前ラインのアナログ水平同期信号ＨＤの位相差が比較さ
れる。位相差が有る場合、カウンタ３ｃがカウントアッ
プされ、そのカウント値が予め設定した一定値に達した
時、すなわち、アナログ水平同期信号ＨＤにジッタが発
生している場合は、スイッチＳＷ１に対してカウンタ３
ｃから“オン”信号が出力されてスイッチＳＷ１がオフ
され、アナログ同期分離回路２から入力されるアナログ
水平同期信号ＨＤのディジタル水平同期信号生成回路４
の伝達が遮断される。
【００２５】また、ジッタ検出回路３において、位相比
較器３ｂの比較により現ラインと前ラインのアナログ水
平同期信号ＨＤの位相差がない時は、カウンタ３ｃのカ
ウントアップが停止され、そのカウント値が予め設定し
た一定値に達しない時、すなわち、アナログ水平同期信
号ＨＤにジッタが発生していない場合は、スイッチＳＷ
１に対してカウンタ３ｃから“オフ”信号が出力されて
スイッチＳＷ１がオンされ、アナログ同期分離回路２か
ら入力されるアナログ水平同期信号ＨＤがディジタル水
平同期信号生成回路４に伝達される。
較器３ｂの比較により現ラインと前ラインのアナログ水
平同期信号ＨＤの位相差がない時は、カウンタ３ｃのカ
ウントアップが停止され、そのカウント値が予め設定し
た一定値に達しない時、すなわち、アナログ水平同期信
号ＨＤにジッタが発生していない場合は、スイッチＳＷ
１に対してカウンタ３ｃから“オフ”信号が出力されて
スイッチＳＷ１がオンされ、アナログ同期分離回路２か
ら入力されるアナログ水平同期信号ＨＤがディジタル水
平同期信号生成回路４に伝達される。
【００２６】ディジタル水平同期信号生成回路４では、
スイッチＳＷ１の遮断によりアナログ同期分離回路２か
ら入力されるアナログ水平同期信号ＨＤが伝達されない
時は、１Ｈ発振回路４ｂでは、システムクロックのタイ
ミングに基づいてディジタル水平同期信号ＤＨＤが生成
されて、カウンタ５と図外の３次元Ｙ／Ｃ分離回路等の
ディジタル処理回路に出力される。この時、カウンタ５
では、ディジタル水平同期信号生成回路４から入力され
るディジタル水平同期信号ＤＨＤのタイミングに基づい
てアナログ同期分離回路２から入力されるアナログ垂直
同期信号ＶＤからディジタル垂直同期信号ＤＶＤが生成
されて図外の３次元Ｙ／Ｃ分離回路等のディジタル処理
回路に出力される。
スイッチＳＷ１の遮断によりアナログ同期分離回路２か
ら入力されるアナログ水平同期信号ＨＤが伝達されない
時は、１Ｈ発振回路４ｂでは、システムクロックのタイ
ミングに基づいてディジタル水平同期信号ＤＨＤが生成
されて、カウンタ５と図外の３次元Ｙ／Ｃ分離回路等の
ディジタル処理回路に出力される。この時、カウンタ５
では、ディジタル水平同期信号生成回路４から入力され
るディジタル水平同期信号ＤＨＤのタイミングに基づい
てアナログ同期分離回路２から入力されるアナログ垂直
同期信号ＶＤからディジタル垂直同期信号ＤＶＤが生成
されて図外の３次元Ｙ／Ｃ分離回路等のディジタル処理
回路に出力される。
【００２７】また、ディジタル水平同期信号生成回路４
では、スイッチＳＷ１の接続によりアナログ同期分離回
路２から入力されるアナログ水平同期信号ＨＤが伝達さ
れる時は、ウインドウパルス回路４ａにより入力される
アナログ水平同期信号ＨＤが基準水平同期周波数９１０
±数クロックの幅内に入っているか否かが判別され、基
準水平同期周波数の±数クロック幅内にあるときは、ス
イッチオフ信号がスイッチＳＷ２に出力されてスイッチ
ＳＷ２がオフされ、スイッチＳＷ１から入力されるアナ
ログ水平同期信号ＨＤの１Ｈ発振回路４ｂへの伝達が遮
断される。
では、スイッチＳＷ１の接続によりアナログ同期分離回
路２から入力されるアナログ水平同期信号ＨＤが伝達さ
れる時は、ウインドウパルス回路４ａにより入力される
アナログ水平同期信号ＨＤが基準水平同期周波数９１０
±数クロックの幅内に入っているか否かが判別され、基
準水平同期周波数の±数クロック幅内にあるときは、ス
イッチオフ信号がスイッチＳＷ２に出力されてスイッチ
ＳＷ２がオフされ、スイッチＳＷ１から入力されるアナ
ログ水平同期信号ＨＤの１Ｈ発振回路４ｂへの伝達が遮
断される。
【００２８】また、入力されるアナログ水平同期信号Ｈ
Ｄが基準水平同期周波数の±数クロック幅内にないとき
は、スイッチオン信号がスイッチＳＷ２に出力されてス
イッチＳＷ２がオンされ、スイッチＳＷ１から入力され
るアナログ水平同期信号ＨＤが１Ｈ発振回路４ｂに伝達
される。
Ｄが基準水平同期周波数の±数クロック幅内にないとき
は、スイッチオン信号がスイッチＳＷ２に出力されてス
イッチＳＷ２がオンされ、スイッチＳＷ１から入力され
るアナログ水平同期信号ＨＤが１Ｈ発振回路４ｂに伝達
される。
【００２９】１Ｈ発振回路４ｂでは、スイッチＳＷ２の
遮断によりスイッチＳＷ１から入力されるアナログ水平
同期信号ＨＤが入力されない時は、システムクロックの
タイミングに基づいてディジタル水平同期信号ＤＨＤが
生成されて、カウンタ５と図外の３次元Ｙ／Ｃ分離回路
等のディジタル処理回路に出力される。また、スイッチ
ＳＷ２の接続によりスイッチＳＷ１から入力されるアナ
ログ水平同期信号ＨＤが入力される時は、そのアナログ
水平同期信号ＨＤのタイミングに基づいてディジタル水
平同期信号ＤＨＤが生成されて、カウンタ５と図外の３
次元Ｙ／Ｃ分離回路等のディジタル処理回路に出力され
る。
遮断によりスイッチＳＷ１から入力されるアナログ水平
同期信号ＨＤが入力されない時は、システムクロックの
タイミングに基づいてディジタル水平同期信号ＤＨＤが
生成されて、カウンタ５と図外の３次元Ｙ／Ｃ分離回路
等のディジタル処理回路に出力される。また、スイッチ
ＳＷ２の接続によりスイッチＳＷ１から入力されるアナ
ログ水平同期信号ＨＤが入力される時は、そのアナログ
水平同期信号ＨＤのタイミングに基づいてディジタル水
平同期信号ＤＨＤが生成されて、カウンタ５と図外の３
次元Ｙ／Ｃ分離回路等のディジタル処理回路に出力され
る。
【００３０】この時、カウンタ５では、上記と同様にデ
ィジタル水平同期信号生成回路４から入力されるディジ
タル水平同期信号ＤＨＤのタイミングに基づいてアナロ
グ同期分離回路２から入力されるアナログ垂直同期信号
ＶＤからディジタル垂直同期信号ＤＶＤが生成されて、
図外の３次元Ｙ／Ｃ分離回路等のディジタル処理回路に
出力される。
ィジタル水平同期信号生成回路４から入力されるディジ
タル水平同期信号ＤＨＤのタイミングに基づいてアナロ
グ同期分離回路２から入力されるアナログ垂直同期信号
ＶＤからディジタル垂直同期信号ＤＶＤが生成されて、
図外の３次元Ｙ／Ｃ分離回路等のディジタル処理回路に
出力される。
【００３１】以上のように上記ディジタル同期分離回路
１において生成されるディジタル水平同期信号ＤＨＤと
従来のアナログ水平同期信号ＨＤを比較した例を図２に
示す。図２において、入力される映像信号（図中
（ａ））からアナログ方式で同期分離されたアナログ水
平同期信号ＨＤ（図中（ｂ））ではジッタの発生が認め
られるが、本実施例のディジタル同期分離回路１におい
て生成されるディジタル水平同期信号ＤＨＤ（図中
（ｃ））にはジッタの発生が認められない。
１において生成されるディジタル水平同期信号ＤＨＤと
従来のアナログ水平同期信号ＨＤを比較した例を図２に
示す。図２において、入力される映像信号（図中
（ａ））からアナログ方式で同期分離されたアナログ水
平同期信号ＨＤ（図中（ｂ））ではジッタの発生が認め
られるが、本実施例のディジタル同期分離回路１におい
て生成されるディジタル水平同期信号ＤＨＤ（図中
（ｃ））にはジッタの発生が認められない。
【００３２】したがって、上記ディジタル同期分離回路
１においては、アナログ水平同期信号ＨＤのジッタを検
出したとき、あるいはジッタの発生していないアナログ
水平同期信号ＨＤの周波数変動を検出したとき、システ
ムクロックに同期したディジタル水平同期信号ＤＨＤ及
びディジタル垂直同期信号ＤＶＤを生成して図外の３次
元Ｙ／Ｃ分離回路等のディジタル処理回路に出力し、ま
た、ジッタの発生していないアナログ水平同期信号ＨＤ
に同期したディジタル水平同期信号ＤＨＤ及びディジタ
ル垂直同期信号ＤＶＤを生成して図外の３次元Ｙ／Ｃ分
離回路等のディジタル処理回路に出力するようにしてい
るので、これらの生成したディジタル水平同期信号ＤＨ
Ｄ及びディジタル垂直同期信号ＤＶＤを使用してフィー
ルドメモリ、ラインメモリ等を利用したディジタル信号
処理回路の処理性能を向上させることができ、表示画像
の画質を向上することができる。
１においては、アナログ水平同期信号ＨＤのジッタを検
出したとき、あるいはジッタの発生していないアナログ
水平同期信号ＨＤの周波数変動を検出したとき、システ
ムクロックに同期したディジタル水平同期信号ＤＨＤ及
びディジタル垂直同期信号ＤＶＤを生成して図外の３次
元Ｙ／Ｃ分離回路等のディジタル処理回路に出力し、ま
た、ジッタの発生していないアナログ水平同期信号ＨＤ
に同期したディジタル水平同期信号ＤＨＤ及びディジタ
ル垂直同期信号ＤＶＤを生成して図外の３次元Ｙ／Ｃ分
離回路等のディジタル処理回路に出力するようにしてい
るので、これらの生成したディジタル水平同期信号ＤＨ
Ｄ及びディジタル垂直同期信号ＤＶＤを使用してフィー
ルドメモリ、ラインメモリ等を利用したディジタル信号
処理回路の処理性能を向上させることができ、表示画像
の画質を向上することができる。
【００３３】図３は、上記図１に示したディジタル同期
分離回路１を利用した３次元Ｙ／Ｃ分離回路１０の例を
示している。
分離回路１を利用した３次元Ｙ／Ｃ分離回路１０の例を
示している。
【００３４】この図３において、ディジタル化されて入
力されるビデオ信号と、上記ディジタル同期分離回路１
によって生成されるディジタル水平同期信号ＤＨＤ及び
ディジタル垂直同期信号ＤＶＤのパルスをリセット信号
として使用するフィールドメモリ１１、１２を２回通過
して１フレーム遅らせたたビデオ信号との差分を減算器
１３でとり、Ｙ／Ｃ分離器１４で色信号Ｃを出力するこ
とができる。
力されるビデオ信号と、上記ディジタル同期分離回路１
によって生成されるディジタル水平同期信号ＤＨＤ及び
ディジタル垂直同期信号ＤＶＤのパルスをリセット信号
として使用するフィールドメモリ１１、１２を２回通過
して１フレーム遅らせたたビデオ信号との差分を減算器
１３でとり、Ｙ／Ｃ分離器１４で色信号Ｃを出力するこ
とができる。
【００３５】この場合、フィールドメモリ１１、１２に
使用するリセットパルスが映像信号と完全に同期がとれ
たディジタル水平同期信号ＤＨＤ及びディジタル垂直同
期信号ＤＶＤで行われているため、完全なＹ／Ｃ分離を
行うことができる。
使用するリセットパルスが映像信号と完全に同期がとれ
たディジタル水平同期信号ＤＨＤ及びディジタル垂直同
期信号ＤＶＤで行われているため、完全なＹ／Ｃ分離を
行うことができる。
【００３６】したがって、本発明のディジタル同期分離
回路を３次元Ｙ／Ｃ分離回路等のディジタル信号処理回
路に利用することができ、ディジタル信号処理回路の性
能を向上させることができる。
回路を３次元Ｙ／Ｃ分離回路等のディジタル信号処理回
路に利用することができ、ディジタル信号処理回路の性
能を向上させることができる。
【００３７】
【発明の効果】本発明によれば、システムクロックに同
期したディジタル水平同期信号及びディジタル垂直同期
信号を生成することができ、これらの生成したディジタ
ル水平同期信号及びディジタル垂直同期信号を使用して
フィールドメモリ、ラインメモリ等を利用したディジタ
ル信号処理回路の処理性能を向上させることができ、表
示画像の画質を向上することができる。
期したディジタル水平同期信号及びディジタル垂直同期
信号を生成することができ、これらの生成したディジタ
ル水平同期信号及びディジタル垂直同期信号を使用して
フィールドメモリ、ラインメモリ等を利用したディジタ
ル信号処理回路の処理性能を向上させることができ、表
示画像の画質を向上することができる。
【図１】本発明のディジタル同期分離回路のブロック構
成図。
成図。
【図２】図１のディジタル同期分離回路から出力される
ディジタル水平同期信号と従来のアナログ水平同期信号
を示す図。
ディジタル水平同期信号と従来のアナログ水平同期信号
を示す図。
【図３】図１のディジタル同期分離回路を使用した３次
元Ｙ／Ｃ分離回路のブロック構成図。
元Ｙ／Ｃ分離回路のブロック構成図。
１ ディジタル同期分離回路 ２ アナログ同期分離回路 ３ ジッタ検出回路 ３ａ １Ｈ遅延回路 ３ｂ 位相比較器 ３ｃ カウンタ ４ ディジタル水平同期信号生成回路４ ４ａ ウインドウパルス回路 ４ｂ １Ｈ発振回路 ５ カウンタ ＳＷ１、ＳＷ２ スイッチ
Claims (1)
- 【請求項１】 テレビジョン信号をアナログ同期分離し
て入力されるアナログ水平同期信号とアナログ垂直同期
信号に基づいてディジタル水平同期信号とディジタル垂
直同期信号を生成するディジタル同期分離回路であっ
て、 上記入力されるアナログ水平同期信号の現信号と遅延信
号の位相を比較することによりジッタの有無を検出する
ジッタ検出手段と、 上記ジッタ検出手段によりジッタ有りと検出されたと
き、上記アナログ水平同期信号の入力を停止する入力手
段と、 この入力手段により入力されるアナログ水平同期信号の
周波数が基準同期周波数の所定範囲内にあるか否かを検
出し、その周波数が基準同期周波数の所定範囲内にある
とき、入力されるアナログ水平同期信号を水平同期生成
手段に出力し、その周波数が基準同期周波数の所定範囲
内にないとき、アナログ水平同期信号の水平同期生成手
段への出力を停止する同期周波数検出手段と、 この同期周波数検出手段により入力されるアナログ水平
同期信号の同期タイミングあるいは入力される基準クロ
ック信号の同期タイミングに基づいてディジタル水平同
期信号を生成する水平同期生成手段と、 水平同期生成手段により生成されるディジタル水平同期
信号の同期タイミングに基づいて上記入力されるアナロ
グ垂直同期信号からディジタル垂直同期信号を生成する
垂直同期生成手段と、 を具備したことを特徴とするディジタル同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17227193A JP3316519B2 (ja) | 1993-06-17 | 1993-06-17 | ディジタル同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17227193A JP3316519B2 (ja) | 1993-06-17 | 1993-06-17 | ディジタル同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077633A true JPH077633A (ja) | 1995-01-10 |
| JP3316519B2 JP3316519B2 (ja) | 2002-08-19 |
Family
ID=15938819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17227193A Expired - Fee Related JP3316519B2 (ja) | 1993-06-17 | 1993-06-17 | ディジタル同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316519B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9242756B2 (en) | 2010-05-21 | 2016-01-26 | Graham Packaging Company, L.P. | Container with bend resistant grippable dome |
-
1993
- 1993-06-17 JP JP17227193A patent/JP3316519B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9242756B2 (en) | 2010-05-21 | 2016-01-26 | Graham Packaging Company, L.P. | Container with bend resistant grippable dome |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3316519B2 (ja) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339113A (en) | Motion-and nonstandard-adaptive three-dimensional YC separating circuit for NTSC signal | |
| JP3316519B2 (ja) | ディジタル同期分離回路 | |
| US5404230A (en) | Color burst phase correcting color signal reproducing circuit | |
| JP3110196B2 (ja) | クシ型フィルタ自動調整回路 | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| JP2570291Y2 (ja) | 黒ノイズ除去回路 | |
| JPH0365878A (ja) | 同期装置 | |
| JPH01181212A (ja) | くし形フイルタ | |
| JPS6080385A (ja) | Ａｐｃ回路 | |
| JPH02284592A (ja) | 時間ずれ検出回路 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JPH11196381A (ja) | タイムベースコレクタ | |
| JPH07264443A (ja) | ゴースト除去装置 | |
| JPH02280574A (ja) | 映像信号回路 | |
| JPH04154389A (ja) | 映像信号再生装置 | |
| JPH09154148A (ja) | クロック再生回路 | |
| JPS6193792A (ja) | 色信号処理装置 | |
| JP2001352561A (ja) | ビデオ信号処理装置 | |
| JPH0319578A (ja) | 映像信号処理装置 | |
| JPH09284594A (ja) | 同期信号分離回路および同期信号分離方法 | |
| JPH01103090A (ja) | 水平同期発生回路 | |
| JP2001095011A (ja) | Ｙｃ分離装置 | |
| JPH09154150A (ja) | クロック再生回路 | |
| JPH1188797A (ja) | Ａｇｃ回路 | |
| JPH07255003A (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |