JPH11196381A - タイムベースコレクタ - Google Patents

Abstract

(57)【要約】 【課題】 安価で多機能なタイムベースコレクタをフレ
ームシンクロナイザに転用して用いるケースが多いが、
本来のフレームシンクロナイザと比較すると、入力同期
信号の欠落およびノイズによる障害が発生しやすい。 【解決手段】 タイムベースコレクタに、さらに同期信
号を再発生する回路を備え、入力映像信号に時間軸変動
を含むか否かを判定し、時間軸変動を含めばタイムベー
スコレクタとして直接入力された同期信号を選択し、時
間軸変動を含まなければフレームシンクロナイザとして
再発生した同期信号を選択する。また、時間軸変動を含
むか否かの判定はジッタなどの影響を排除するために充
分な観測を行ってから判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＶＴＲ映像信号の
時間軸補正装置（タイムベースコレクタ）であるととも
に、通常の映像信号を入力した場合にも、自動的に適応
動作することにより外部同期結合装置（フレームシンク
ロナイザ）として性能良く利用できる装置に関する。本
発明による装置は、タイムベースコレクタおよびフレー
ムシンクロナイザとして一般ビデオ業界において幅広く
利用することができる。

【０００２】

【従来の技術】従来よりタイムベースコレクタは、ＶＴ
Ｒ再生信号の時間軸補正装置としてビデオ業界で広く大
量に使用されており、近年の汎用タイムベースコレクタ
はコンポーネントプロセス方式が多く、フレームメモリ
を内蔵し、映像出力信号はゲンロックによる外部同期結
合機能があり、新たに標準規格の同期信号に付け替えら
れ、さらにはコンポジット、コンポーネントなどの信号
変換機能、ノイズリダクション機能その他の多機能性を
有する機種が多い。

【０００３】通常一般のＶＴＲはＶＨＳなどのように低
域変換色信号記録方式が多いが、これらのＶＴＲの映像
出力信号はガードバンドノイズおよびヘッド切換ノイ
ズ、ドロップアウト等のノイズが多いのでタイムベース
コレクタにおいてはそれなりに、これらのノイズ等に対
処する対策を講じている。

【０００４】一方、フレームシンクロナイザはゲンロッ
クによる外部同期結合装置であるが、放送用機器として
の性格が強いので仕様等は放送用基準に基づくものが多
く、したがって汎用タイムベースコレクタのように一般
業務用に大量に生産されているものに比較すると相当に
高価な装置である。

【０００５】ところで、近年はＣＣＴＶ等あらゆるビデ
オシステム分野でフレームシンクロナイザを必要とする
場合が多く、そこで安価でしかも多機能で外部同期結合
機能を有するタイムベースコレクタを本来の時間軸補正
の目的だけでなく、時間軸変動のない通常の映像信号に
おいてもフレームシンクロナイザとしてまたはプロセス
装置等として多目的に転用して利用することがとても多
くなっている。

【０００６】従来のタイムベースコレクタを図４を参照
して説明する。図４は従来のタイムベースコレクタのブ
ロック構成図である。端子１の入力映像信号は同期分離
回路２およびバーストＶＣＯ回路３に入力され、それぞ
れ水平および垂直同期信号およびサブキャリアとしてそ
れぞれ端子１２、１３および１４に出力されてそれぞれ
同期回路、色信号のデコード回路等に接続使用される。

【０００７】通常一般に使用されている前記ＶＴＲの映
像出力信号は、サブキャリアとＹ信号との間にはインタ
ーリービングの関係がないので、タイムベースコレクタ
のアナログ・ディジタル変換器およびメモリ書込み等に
用いるクロックとしてはバースト信号に基づくクロック
は使用できず、端子１２の水平同期信号により位相制御
されるＰＬＬ回路４によって生成される端子１１のクロ
ックが使用される。

【０００８】端子１２の水平同期信号の乱れは画像の乱
れとなり、ジッタは画質に影響し、さらにこの水平同期
信号により位相制御されるＰＬＬ回路４で生成されるク
ロックのジッタとなって画質に影響することになるが、
同期分離回路２ではノイズに対処するためにローパスフ
ィルタのカットオフ周波数、および同期信号積分回路の
積分時定数をかなり低い周波数に設定する等の対策を行
っている。

【０００９】しかし、その結果同期パルス波形の立ち上
がり特性が鈍ることによるジッタが増加して画質に影響
することになるが、通常一般のＶＴＲ出力の映像はもと
もとそれほど高画質を望めない場合も多く、同期ノイズ
との絡みにおいて妥協して使用している場合が多い。

【００１０】

【発明が解決しようとする課題】汎用タイムベースコレ
クタは前述のような状況にあるので、タイムベースコレ
クタを転用して通常の映像信号を入力しフレームシンク
ロナイザおよびプロセス装置等として利用する場合に
は、タイムベースコレクタ以外の他の通常の装置と比較
すると、前述のジッタ等による画質への影響、その他の
面でそれなりの特性となってしまうことになる。

【００１１】さらにまた、フレームシンクロナイザの重
要機能は入力同期信号の一時的欠落および激しいノイズ
のときでも安定動作することであり、近年のフレームシ
ンクロナイザではこれに対処するために入力映像信号に
同期結合した同期信号を再発生させて使用する場合が多
く、タイムベースコレクタをフレームシンクロナイザと
して転用する場合はこの面でも劣ることになる。

【００１２】これは入力映像信号のバーストに基づくク
ロックで動作する同期信号発生回路を設け、入力映像信
号の水平および垂直同期信号に基づくリセットにより同
期結合して同期信号を再発生させるものであり、この水
平リセットは同期信号のノイズ等による誤ったリセット
を排除するために条件付けされたリセットを行い、前記
水平ジッタもこの再発生時のクロックで同期されること
により吸収される。

【００１３】ただし、前記フレームシンクロナイザの入
力映像信号が他の非同期の映像信号に切換わったとき、
切換わってから実際に同期信号発生回路がリセットされ
るまでに前記水平リセットの条件付けを完成するために
遅延が生じ、その間、水平同期が外れる場合があり、こ
の方式の欠点となる。

【００１４】本発明は、このような背景に行われたもの
であって、フレームシンクロナイザに転用して入力同期
信号の一時的欠落および激しいノイズのときでも安定動
作することができるタイムベースコレクタを提供するこ
とを目的とする。本発明は、フレームシンクロナイザに
転用して水平同期の乱れを排除することができるタイム
ベースコレクタを提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、タイムベース
コレクタがその経済性および応用性によって本来の目的
以外に多く利用されているが、それが単なる転用である
がために、充分な性能を得られていない現実を改善する
ために行われたものである。

【００１６】本発明のタイムベースコレクタは、フレー
ムシンクロナイザとしての特徴機能をローコストである
タイムベースコレクタに取り込み、かつ、入力映像信号
が時間軸変動を伴うＶＴＲ出力信号か、または、通常の
映像信号かを検知し、通常の映像信号に対しては同期信
号のジッタによる影響が少なく、またフレームシンクロ
ナイザの特徴を備えた回路機能に自動的に適応すること
を特徴とする。

【００１７】前述のように、フレームシンクロナイザは
その特徴として入力映像信号に同期結合した同期信号発
生回路を使用する場合が多く、入力垂直同期信号はパル
ス幅が広くノイズに侵され難いので、フィールド毎に垂
直リセットを行うが、水平リセットはあらかじめ設定し
た条件によるリセットを行ってノイズ等による誤動作を
排除し、水平リセットの無い間は前記バースト信号に基
づくクロックにより自走動作を行う。

【００１８】本発明によるタイムベースコレクタにも前
述のフレームシンクロナイザのような同期信号発生回路
を備え、前記水平リセットの条件付けは、例えば、リセ
ットはＮＴＳＣの場合は４フィールドシーケンスのカラ
ーフレームの関係により基本的には４フィールド毎に一
回とし、かつ入力垂直同期信号と前記再発生垂直同期信
号との位相関係が一定期間連続して正常状態を続けたと
きで、しかも入力水平同期信号と再発生水平同期信号と
の位相関係が一定期間連続して正常状態から外れた場合
のみに行うこと等とする。

【００１９】これにより、前記フレームシンクロナイザ
としてのモードの場合には、入力同期信号が一時的に欠
落したり、激しいノイズ時でも常に正確で安定な同期が
得られることになるが、さらに入力映像信号がタイムベ
ースコレクタとしてのモードか、またはフレームシンク
ロナイザとしてのモードであるかを判定する判定回路
と、これにしたがって適応動作する切換回路とを備え、
タイムベースコレクタとしてのモードの場合は同期分離
した水平および垂直同期信号を使用するがフレームシン
クロナイザとしてのモードの場合は前記同期信号発生回
路により再発生された水平および垂直同期信号を自動的
に切換えて使用する。

【００２０】タイムベースコレクタとしてのモードかフ
レームシンクロナイザとしてのモードかの判定は、入力
水平同期信号の時間軸変動等の検知によるものとし、入
力水平同期信号と再発生水平同期信号との位相関係が例
えば１０水平期間の一定期間連続して正常状態から外れ
ることなく、かつその状態が例えば１０垂直期間の一定
期間連続したときにフレームシンクロナイザとしてのモ
ードとし、それ以外の状態ではタイムベースコレクタと
してのモードであるとして判定する。

【００２１】これによりフレームシンクロナイザとして
のモードの場合には、前述のように同期結合して再発生
することによりジッタが吸収され安定した同期信号を使
用し、アナログ・ディジタル変換器およびメモリ書込み
等のクロック発生用のＶＣＯ（電圧制御発振器）または
ＰＬＬ回路は、パルスの立ち上がり特性の良いこの再発
生した水平同期パルスで位相制御されることにより安定
した画質の良い映像信号を出力することができる。

【００２２】前記判定回路の出力は前記同期信号の切換
えだけでなく、タイムベースコレクタとしてのモードと
フレームシンクロナイザとしてのモードのそれぞれに適
応するための機能回路の切換えを行うこともできる。

【００２３】また、前記フレームシンクロナイザにおい
ては入力映像信号が他の非同期の映像信号に切換わった
とき、それを検知してから同期信号発生回路が実際に水
平リセットされるまでの遅延の間に水平同期が外れる場
合があるが、本発明のタイムベースコレクタはこのよう
な場合に、判定回路の判定出力がフレームシンクロナイ
ザとしてのモードであるための条件から外れてタイムベ
ースコレクタとしてのモードとなり、入力同期信号がそ
のまま使用されることにより直ちに安定動作するため、
本発明のタイムベースコレクタは、フレームシンクロナ
イザのこのような欠点も改良することができる。

【００２４】すなわち、本発明は、タイムベースコレク
タであって、その特徴とするところは、入力映像信号に
同期結合し再生された同期信号を発生する同期信号発生
回路と、この入力映像信号が時間軸変動を伴うか否かを
判定する判定回路と、この判定回路の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路とを備えたとこ
ろにある。

【００２５】前記入力映像信号の水平同期信号および前
記同期信号発生回路により発生された水平同期信号の位
相関係が一定期間連続して正常状態から外れたか否かを
検知する手段を備え、前記判定回路は、この検知結果に
したがって、前記位相関係が一定期間連続して正常状態
から外れたときには前記入力映像信号が時間軸変動を伴
うと判定しこの判定後に前記位相関係が一定期間連続し
て正常状態を維持したときにはさらに前記位相関係が所
定期間連続して正常状態を維持するか否かを判定しその
結果として正常状態を維持したときには前記入力映像信
号が時間変動を伴わないと判定する手段を備えることが
望ましい。

【００２６】

【発明の実施の形態】発明の実施の形態を図１および図
２を参照して説明する。図１は本発明実施例のタイムベ
ースコレクタのブロック構成図である。図２は判定回路
のブロック構成図である。

【００２７】本発明は、タイムベースコレクタであっ
て、その特徴とするところは、入力映像信号に同期結合
し再生された同期信号を発生する同期信号発生回路６
と、この入力映像信号が時間軸変動を伴うか否かを判定
する判定回路９と、この判定回路９の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路７および８とを
備えたところにある。

【００２８】前記入力映像信号の水平同期信号および同
期信号発生回路６により発生された水平同期信号の位相
関係が一定期間連続して正常状態から外れたか否かを検
知する手段を含むＨリセット回路５を備え、図２に示す
ように、判定回路９は、この検知結果にしたがって、前
記位相関係が一定期間連続して正常状態から外れたとき
には前記入力映像信号が時間軸変動を伴うと判定しこの
判定後に前記位相関係が一定期間連続して正常状態を維
持したときにはさらに前記位相関係が所定期間連続して
正常状態を維持するか否かを判定しその結果として正常
状態を維持したときには前記入力映像信号が時間変動を
伴わないと判定する手段としてのフリップフロップ回路
２３および２６、ＡＮＤゲート回路２４、計数回路２５
を備えている。

【００２９】

【実施例】本発明第一実施例を図１ないし図３を参照し
て説明する。図１および図２は上記のとおりである。図
３は判定回路の動作を説明するためのタイムチャートで
ある。

【００３０】図１に示す端子１より入力された映像信号
は同期分離回路２およびバーストＶＣＯ回路３に接続さ
れ、同期分離回路２では同期信号を分離し、さらに入力
水平および垂直同期信号として分離され、それぞれ切換
回路７および８に入力される。

【００３１】バーストＶＣＯ回路３では、映像信号のバ
ーストにロックし、ＮＴＳＣの場合には連続した３．５
８ＭＨｚのサブキャリアおよびサブキャリアの４倍の周
波数等のクロックを出力し、同期信号発生回路６ではこ
のクロックにより入力映像信号の同期と同一周波数の同
期信号を発生し、サブキャリアは端子１４より色信号の
デコード等の回路に接続使用される。

【００３２】同期信号発生回路６は、Ｖリセット回路１
０により入力垂直同期信号を整形、位相調整したフィー
ルド毎の垂直リセットパルスと、Ｈリセット回路５によ
る入力水平同期信号に基づく水平リセットパルスとによ
ってリセットされることにより、入力映像信号に同期結
合した再発生水平および垂直同期信号を得ることができ
る。

【００３３】Ｈリセット回路５は、ノイズ等による同期
信号の異常時に誤ったリセットを排除するために、ＮＴ
ＳＣでは４フィールドシーケンスのカラーフレームであ
ることから基本的には４フィールド毎に一回とし、かつ
入力垂直同期信号と再発生垂直同期信号との位相関係が
例えば１０垂直期間連続して正常状態を続けたときで、
これは入力同期信号が安定状態であることを意味し、し
かも入力水平同期信号と再発生水平同期信号との位相関
係が例えば１０水平期間連続して正常状態から外れたと
きを検知し、これらの全ての条件が揃ったときのみ水平
リセットパルスを出力する。

【００３４】１０水平期間連続して外れるということは
入力映像信号に時間軸変動がある場合を除けば、入力映
像信号が他の非同期の映像信号に切り換わったか、もし
くは何らかの原因で同期結合が外れたものとしてリセッ
ト条件の一つとし、ただし、それが１０水平期間以内で
あれば、一時的なジッタと判断してリセット条件とはし
ない。

【００３５】切換回路７および８は、端子１より入力し
た映像信号がフレームシンクロナイザとしてのモードの
ものであるか、またはタイムベースコレクタとしてのモ
ードのものであるかの判定回路９の判定出力により、フ
レームシンクロナイザとしてのモードでは同期信号発生
器６からのそれぞれ再発生された水平および垂直同期信
号が切換出力され、タイムベースコレクタとしてのモー
ドでは同期分離回路２からのそれぞれ入力水平および垂
直同期信号が切換出力され、それぞれ端子１２および１
３を経由してメモリコントロール等の同期回路に使用さ
れ、また端子１２の水平同期信号に同期して位相制御さ
れるＰＬＬ回路４によってクロックが生成されてアナロ
グ・ディジタル変換器、メモリ等のクロックとして端子
１１より接続使用される。

【００３６】判定回路９の詳細を図２のブロック構成図
により説明する。接続点２１には、図１のＨリセット回
路５における入力水平同期信号と再発生水平同期信号と
の位相関係が１０水平期間連続して正常状態から外れた
ときを検知した信号を接続利用する。本発明実施例で
は、Ｈリセット回路５の検知出力を用いたが、独立した
回路を用いてもよい。これは図２のフリップフロップ回
路２３および２６に接続される。

【００３７】このＨリセット回路５の検知出力を図３の
タイムチャートのＡに示して説明すると、この波形の立
ち上がりは水平同期信号が１０水平期間連続して正常位
相状態から外れたときであり、立ち下がりはＨリセット
回路５のリセット条件である水平同期信号が１０水平期
間連続して正常位相状態となり実際にリセットされたと
きであって、この波形の立ち上がりを使用して計数回路
２５のカウントおよびフリップフロップ回路２６はリセ
ットされて出力が零レベルとなり、また、フリップフロ
ップ回路２３は波形の立ち下がりによりセットされるこ
とにより出力が“１”レベルとなるため、接続点２２に
接続した入力垂直同期信号はＡＮＤゲート回路２４のゲ
ートが開くことにより計数回路２５に入力して垂直同期
信号のカウントを開始する。

【００３８】計数回路２５はカウントの途中で水平同期
信号の１０水平期間連続した位相外れが起きたときはリ
セットされるが、１０カウントが無事終了すると自己リ
セットするとともに、図３のＣのようなパルスを出力
し、これによりフリップフロップ回路２３はリセットさ
れて出力が“０”レベルとなることによりＡＮＤゲート
回路２４はゲートを閉じ、一方、フリップフロップ回路
２６はセットされて出力は“１”レベルとなるものであ
る。フリップフロップ回路２３および２６の出力のタイ
ムチャートを図３のＢおよびＤに示す。

【００３９】フリップフロップ回路２６の出力は接続点
２７に接続され、これは図１の判定回路９の出力と同等
あり、“０”レベルはタイムベースコレクタとしてのモ
ードを示し、“１”レベルはフレームシンクロナイザと
してモードを示すものであるが、いま、フレームシンク
ロナイザとしてのモードにあって入力が非同期の他の映
像信号に切換わった場合に、前述の水平同期信号の１０
水平期間連続外れが起き図３の波形Ｄのようにフリップ
フロップ回路２６はリセットされ、計数回路２５の１０
カウントが終わってフリップフロップ回路２６がセット
されるまでの間は、入力がフレームシンクロナイザとし
てのモードであっても図３の波形Ｄはタイムベースコレ
クタとしてのモードを示す出力（“０”レベル）となっ
て入力水平および垂直同期信号を直接使用することにな
り、したがって前述のようなフレームシンクロナイザに
おける同期信号発生回路６のリセットの遅延による水平
同期の外れは無くなる。

【００４０】また、時間軸変動のある映像信号入力の場
合は、前述の図１の同期信号発生回路６のリセット条件
である垂直同期信号の位相関係が１０垂直期間連続して
正常の条件は成立せず、したがって、水平同期信号の位
相関係も１０水平期間連続して外れの状態が続きタイム
ベースコレクタとしてのモードの状態となる。

【００４１】図１の判定回路９の出力は切換回路７およ
び８の切換えだけでなく、タイムベースコレクタとして
のモードと、フレームシンクロナイザとしてのモードの
それぞれに適応する他の機能回路の切換えも可能であ
る。

【００４２】本発明による装置は、このように時間軸変
動の無い通常の映像信号入力時には、フレームシンクロ
ナイザの特徴である入力映像信号に同期結合した新たな
同期信号を再発生する機能を付加し、自動的な適応切換
によって入力同期信号の欠落や激しいノイズ時でも安定
に動作し、また基本構成がタイムベースコレクタである
ために欠点となる同期信号波形の鈍りによるジッタに関
しては再発生したジッタの無い、安定した同期信号およ
びこの水平同期信号に基づいてＰＬＬ回路４により生成
されるクロックを使用することによって画質が向上し、
さらにフレームシンクロナイザの欠点であった入力映像
信号が非同期の他の映像信号に切換わったときに同期信
号発生回路の水平リセット条件のために一時的に水平同
期が外れることを防止できる。

【００４３】すなわち、本発明装置の基本構成がタイム
ベースコレクタであるがためにフレームシンクロナイザ
およびプロセス装置等として使用する場合に欠点となっ
た前記ジッタによる画質の劣化を排除し、フレームシン
クロナイザの欠点であった前記一時的水平同期の乱れを
排除し、フレームシンクロナイザの特徴である前記同期
信号の欠落および激しいノイズ時でも安定動作する機能
を付加することにより、タイムベースコレクタを従来よ
り性能良く広範囲な用途に対して利用でき、便利で経済
的な装置を実現することができる。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
フレームシンクロナイザに転用して入力同期信号の一時
的欠落および激しいノイズのときでも安定動作すること
ができるタイムベースコレクタを実現することができ
る。また、フレームシンクロナイザに転用して水平同期
の乱れを排除することができるタイムベースコレクタを
実現することができる。

【図面の簡単な説明】

【図１】本発明実施例のタイムベースコレクタのブロッ
ク構成図。

【図２】判定回路のブロック構成図。

【図３】判定回路の動作を説明するためのタイムチャー
ト。

【図４】従来のタイムベースコレクタのブロック構成
図。

【符号の説明】

１、１１、１２、１３、１４ 端子 ２ 同期分離回路 ３ バーストＶＣＯ回路 ４ ＰＬＬ回路 ５ Ｈリセット回路 ６ 同期信号発生回路 ７、８ 切換回路 ９ 判定回路 １０ Ｖリセット回路 ２１、２２、２７ 接続点 ２３、２６ フリップフロップ回路 ２４ ＡＮＤゲート回路 ２５ 計数回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力映像信号に同期結合し再生された同
   期信号を発生する同期信号発生回路と、この入力映像信
   号が時間軸変動を伴うか否かを判定する判定回路と、こ
   の判定回路の判定結果にしたがって前記入力映像信号の
   同期信号または前記再生された同期信号のいずれかを選
   択する切換回路とを備えたことを特徴とするタイムベー
   スコレクタ。
2. 【請求項２】 前記入力映像信号の水平同期信号および
   前記同期信号発生回路により発生された水平同期信号の
   位相関係が一定期間連続して正常状態から外れたか否か
   を検知する手段を備え、前記判定回路は、この検知結果
   にしたがって、前記位相関係が一定期間連続して正常状
   態から外れたときには前記入力映像信号が時間軸変動を
   伴うと判定しこの判定後に前記位相関係が一定期間連続
   して正常状態を維持したときにはさらに前記位相関係が
   所定期間連続して正常状態を維持するか否かを判定しそ
   の結果として正常状態を維持したときには前記入力映像
   信号が時間変動を伴わないと判定する手段を備えた請求
   項１記載のタイムベースコレクタ。