JPH07255003A - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JPH07255003A JPH07255003A JP6044429A JP4442994A JPH07255003A JP H07255003 A JPH07255003 A JP H07255003A JP 6044429 A JP6044429 A JP 6044429A JP 4442994 A JP4442994 A JP 4442994A JP H07255003 A JPH07255003 A JP H07255003A
- Authority
- JP
- Japan
- Prior art keywords
- input
- offset voltage
- signal
- limiter
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 ブランキング期間のノイズを効果的に除去す
る機能を備えたリミッタ回路を提供する。 【構成】 この入力端子１１ａ，１１ｂの一方は入力端
子１１ａ，１１ｂに入力される信号振幅よりも十分小さ
く、ノイズ振幅よりも十分大きい電圧値のオフセット電
圧源Ｖｏｓ１を介して、他方は差動構成のリミッタ・ア
ンプ１２の入力にそれぞれ接続する。リミッタ・アンプ
１２の差動出力は１／４カウント・ダウン回路回路１３
の入力に接続し、１／４カウント・ダウン回路回路１３
の出力は出力端子１４ａ，１４ｂに接続する。
る機能を備えたリミッタ回路を提供する。 【構成】 この入力端子１１ａ，１１ｂの一方は入力端
子１１ａ，１１ｂに入力される信号振幅よりも十分小さ
く、ノイズ振幅よりも十分大きい電圧値のオフセット電
圧源Ｖｏｓ１を介して、他方は差動構成のリミッタ・ア
ンプ１２の入力にそれぞれ接続する。リミッタ・アンプ
１２の差動出力は１／４カウント・ダウン回路回路１３
の入力に接続し、１／４カウント・ダウン回路回路１３
の出力は出力端子１４ａ，１４ｂに接続する。
Description
【０００１】
【産業上の利用分野】この発明はＦＭ放送方式のテレビ
ジョン受像機の信号処理経路に用いるリミッタ回路に関
する。
ジョン受像機の信号処理経路に用いるリミッタ回路に関
する。
【０００２】
【従来の技術】ＦＭ放送受信機では、Ｓ／Ｎ改善等の目
的でリミッタ回路を必要とする。ＦＭ放送の例として
は、たとえばＳＥＣＡＭ方式のＴＶ放送が上げられる。
この場合、受信機はＴＶやＶＴＲ等になるが、いずれの
場合も信号処理経路でのリミッタ回路は不可欠である。
的でリミッタ回路を必要とする。ＦＭ放送の例として
は、たとえばＳＥＣＡＭ方式のＴＶ放送が上げられる。
この場合、受信機はＴＶやＶＴＲ等になるが、いずれの
場合も信号処理経路でのリミッタ回路は不可欠である。
【０００３】例としてＳＥＣＡＭ用ＶＴＲのクロマ信号
処理回路の一部であるリミッタ・アンプと１／４カウン
ト・ダウン回路の構成を図１０に示す。１ａ，１ｂは入
力端子を示し、２は差動入力のリミッタ・アンプ、３は
１／４カウント・ダウン回路を示す。また図１１には図
１０の各信号経路ａ〜ｃの信号波形を示し、ａは入力端
子１ａ，１ｂに入力される入力信号、ｂはリミッタ・ア
ンプ２の差動の出力信号、ｃは出力端子４ａ，４ｂに出
力される１／４カウント・ダウン回路３の出力信号であ
る。ただし、図１０での信号経路は、差動で表してある
が、図１１では簡単のため片側の信号経路にのみ示して
説明する。
処理回路の一部であるリミッタ・アンプと１／４カウン
ト・ダウン回路の構成を図１０に示す。１ａ，１ｂは入
力端子を示し、２は差動入力のリミッタ・アンプ、３は
１／４カウント・ダウン回路を示す。また図１１には図
１０の各信号経路ａ〜ｃの信号波形を示し、ａは入力端
子１ａ，１ｂに入力される入力信号、ｂはリミッタ・ア
ンプ２の差動の出力信号、ｃは出力端子４ａ，４ｂに出
力される１／４カウント・ダウン回路３の出力信号であ
る。ただし、図１０での信号経路は、差動で表してある
が、図１１では簡単のため片側の信号経路にのみ示して
説明する。
【０００４】図１０において、入力端子１ａ，１ｂには
図示されないベル・フィルタを通したクロマ信号ａを入
力する。クロマ信号ａはリミッタ・アンプ２で増幅され
矩形波ｂとなり、１／４カウント・ダウン回路３に入力
される。ＳＥＣＡＭ用ＶＴＲでは、クロマ信号ａの周波
数を１／４に低域変換してテープに記録するため、図の
ような１／４カウント・ダウン回路３を必要とする。１
／４カウント・ダウン回路３で低域変換された矩形波ｃ
は、出力端子４ａ，４ｂから出力され、図１０に示しな
い逆ベル・フィルタ等で処理を施された後、テープに記
録する。
図示されないベル・フィルタを通したクロマ信号ａを入
力する。クロマ信号ａはリミッタ・アンプ２で増幅され
矩形波ｂとなり、１／４カウント・ダウン回路３に入力
される。ＳＥＣＡＭ用ＶＴＲでは、クロマ信号ａの周波
数を１／４に低域変換してテープに記録するため、図の
ような１／４カウント・ダウン回路３を必要とする。１
／４カウント・ダウン回路３で低域変換された矩形波ｃ
は、出力端子４ａ，４ｂから出力され、図１０に示しな
い逆ベル・フィルタ等で処理を施された後、テープに記
録する。
【０００５】ところで、入力端子１ａ，１ｂから入力さ
れるクロマ信号ａが図１２の（ａ´）のように、ブラン
キング期間にノイズを含んでいる場合、このブランキン
グ期間にリミッタ・アンプ２はノイズを増幅して（ｂ
´）の信号を１／４カウント・ダウン回路３に入力す
る。１／４カウント・ダウン回路３は、ノイズを１／４
の周波数に低域変換して（ｃ´）の信号を出力端子４
ａ，４ｂから出力する。ＳＥＣＡＭ用ＶＴＲの場合、こ
の後段に逆ベル・フィルタがあり、逆ベル・フィルタに
よってクロマ信号振幅が抑圧されるので相対的にノイズ
はさらに大きくなる。この結果、ブランキング期間は大
レベルのノイズがテープに記録されることになる。
れるクロマ信号ａが図１２の（ａ´）のように、ブラン
キング期間にノイズを含んでいる場合、このブランキン
グ期間にリミッタ・アンプ２はノイズを増幅して（ｂ
´）の信号を１／４カウント・ダウン回路３に入力す
る。１／４カウント・ダウン回路３は、ノイズを１／４
の周波数に低域変換して（ｃ´）の信号を出力端子４
ａ，４ｂから出力する。ＳＥＣＡＭ用ＶＴＲの場合、こ
の後段に逆ベル・フィルタがあり、逆ベル・フィルタに
よってクロマ信号振幅が抑圧されるので相対的にノイズ
はさらに大きくなる。この結果、ブランキング期間は大
レベルのノイズがテープに記録されることになる。
【０００６】このように通常のリミッタ・アンプ２で
は、ＳＥＣＡＭのクロマ信号のようにブランキング期間
のある信号を入力したとき、出力ではブランキング期間
に大レベルのノイズを発生する場合があり、このノイズ
がその後の信号処理で問題となってくる。
は、ＳＥＣＡＭのクロマ信号のようにブランキング期間
のある信号を入力したとき、出力ではブランキング期間
に大レベルのノイズを発生する場合があり、このノイズ
がその後の信号処理で問題となってくる。
【０００７】
【発明が解決しようとする課題】上記した従来のリミッ
タ回路では、ＳＥＣＡＭのクロマ信号のようにブランキ
ング期間のある信号を入力したとき、出力ではブランキ
ング期間に大レベルのノイズを発生する場合があり、こ
のノイズがその後の信号処理において問題となってい
た。この発明は、ブランキング期間のノイズを効果的に
除去する機能を備えたリミッタ回路を提供することを目
的とする。
タ回路では、ＳＥＣＡＭのクロマ信号のようにブランキ
ング期間のある信号を入力したとき、出力ではブランキ
ング期間に大レベルのノイズを発生する場合があり、こ
のノイズがその後の信号処理において問題となってい
た。この発明は、ブランキング期間のノイズを効果的に
除去する機能を備えたリミッタ回路を提供することを目
的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
にこの発明では、リミッタ・アンプの差動入力段に制御
可能なオフセット電圧源を設け、入力信号振幅またはタ
イミング信号の少なくともどちらか一方によって、オフ
セット電圧の大きさと印加のタイミングの少なくともど
ちらか一方を制御することを特徴とする。
にこの発明では、リミッタ・アンプの差動入力段に制御
可能なオフセット電圧源を設け、入力信号振幅またはタ
イミング信号の少なくともどちらか一方によって、オフ
セット電圧の大きさと印加のタイミングの少なくともど
ちらか一方を制御することを特徴とする。
【０００９】
【作用】上記した手段により、リミッタ・アンプの差動
入力段に設けた制御可能なオフセット電圧源のオフセッ
ト電圧をノイズ振幅よりも大きくすると、リミッタ・ア
ンプの前段、あるいはリミッタ・アンプでノイズが発生
した場合でも、リミッタ・アンプの差動出力段にノイズ
が伝送されなくなる。よって、ブランキング期間にノイ
ズを含んでいるクロマ信号が入力されても、リミッタ・
アンプの差動入力段に設けた制御可能なオフセット電圧
源のオフセット電圧により、リミッタ・アンプの出力段
からは、ブランキング期間のノイズが除去されたクロマ
信号を出力できる。
入力段に設けた制御可能なオフセット電圧源のオフセッ
ト電圧をノイズ振幅よりも大きくすると、リミッタ・ア
ンプの前段、あるいはリミッタ・アンプでノイズが発生
した場合でも、リミッタ・アンプの差動出力段にノイズ
が伝送されなくなる。よって、ブランキング期間にノイ
ズを含んでいるクロマ信号が入力されても、リミッタ・
アンプの差動入力段に設けた制御可能なオフセット電圧
源のオフセット電圧により、リミッタ・アンプの出力段
からは、ブランキング期間のノイズが除去されたクロマ
信号を出力できる。
【００１０】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１は、この発明の一実施例を説
明するための回路構成図である。この実施例はリミッタ
・アンプの入力にオフセット電圧を備えた部分が、図１
０の構成と異なる。
して詳細に説明する。図１は、この発明の一実施例を説
明するための回路構成図である。この実施例はリミッタ
・アンプの入力にオフセット電圧を備えた部分が、図１
０の構成と異なる。
【００１１】図１において、１１ａ，１１ｂは入力端子
であり、この入力端子１１ａ，１１ｂの一方は入力端子
１１ａ，１１ｂに入力される信号振幅よりも十分小さ
く、ノイズ振幅よりも十分大きい電圧値のオフセット電
圧源Ｖos1 を介して、他方は差動構成のリミッタ・アン
プ１２の入力にそれぞれ接続する。リミッタ・アンプ１
２の差動出力は１／４カウント・ダウン回路１３の入力
に接続し、１／４カウント・ダウン回路回路１３の出力
は出力端子１４ａ，１４ｂに接続する。
であり、この入力端子１１ａ，１１ｂの一方は入力端子
１１ａ，１１ｂに入力される信号振幅よりも十分小さ
く、ノイズ振幅よりも十分大きい電圧値のオフセット電
圧源Ｖos1 を介して、他方は差動構成のリミッタ・アン
プ１２の入力にそれぞれ接続する。リミッタ・アンプ１
２の差動出力は１／４カウント・ダウン回路１３の入力
に接続し、１／４カウント・ダウン回路回路１３の出力
は出力端子１４ａ，１４ｂに接続する。
【００１２】図２は図１のリミッタ・アンプ１２の具体
的な回路図であり、図２の回路図を用いてリミッタ・ア
ンプ１２の動作を説明する。ここでは簡単に説明するた
めに、一段の差動アンプをリミッタ・アンプをとして説
明する。トランジスタＱ1 ，Ｑ2 のベースにオフセット
電圧源Ｖos1 を介した入力端子１１ａと直接に入力端子
１１ｂに入力された信号をそれぞれ入力する。トランジ
スタＱ1 ，Ｑ2 のエミッタは電流源Ｉを介して接地す
る。トランジスタＱ1 ，Ｑ2 のコレクタは、１／４カウ
ント・ダウン回路回路１３の入力に接続するとともに、
抵抗Ｒ1 ，Ｒ2 を介して電源Ｖccに接続する。図３
（ａ）〜（ｆ）はそれぞれ、図１の回路構成のａ〜ｆに
示した信号経路の信号波形を示している。
的な回路図であり、図２の回路図を用いてリミッタ・ア
ンプ１２の動作を説明する。ここでは簡単に説明するた
めに、一段の差動アンプをリミッタ・アンプをとして説
明する。トランジスタＱ1 ，Ｑ2 のベースにオフセット
電圧源Ｖos1 を介した入力端子１１ａと直接に入力端子
１１ｂに入力された信号をそれぞれ入力する。トランジ
スタＱ1 ，Ｑ2 のエミッタは電流源Ｉを介して接地す
る。トランジスタＱ1 ，Ｑ2 のコレクタは、１／４カウ
ント・ダウン回路回路１３の入力に接続するとともに、
抵抗Ｒ1 ，Ｒ2 を介して電源Ｖccに接続する。図３
（ａ）〜（ｆ）はそれぞれ、図１の回路構成のａ〜ｆに
示した信号経路の信号波形を示している。
【００１３】以下、図１，図２の動作について図３とと
もに説明する。リミッタ・アンプ１２の差動入力段の一
方に設けた信号振幅よりも十分小さく、ノイズ振幅より
も十分大きいオフセット電圧源により、ブランキング期
間にノイズを含む信号がリミッタ・アンプ１２の差動入
力段に入力された場合、図２に示すようにリミッタ・ア
ンプ１２は信号入力時に、オフセット電圧源Ｖos1 の影
響を受けず信号を増幅する。ブランキング期間にはオフ
セット電圧源Ｖos1 によってノイズとは無関係に片方の
トランジスタＱ1 は常にオン、トランジスタＱ2 は常に
オフの状態となるので、リミッタ・アンプ１２の差動出
力は常に片側がハイ、もう片側がローとなる。
もに説明する。リミッタ・アンプ１２の差動入力段の一
方に設けた信号振幅よりも十分小さく、ノイズ振幅より
も十分大きいオフセット電圧源により、ブランキング期
間にノイズを含む信号がリミッタ・アンプ１２の差動入
力段に入力された場合、図２に示すようにリミッタ・ア
ンプ１２は信号入力時に、オフセット電圧源Ｖos1 の影
響を受けず信号を増幅する。ブランキング期間にはオフ
セット電圧源Ｖos1 によってノイズとは無関係に片方の
トランジスタＱ1 は常にオン、トランジスタＱ2 は常に
オフの状態となるので、リミッタ・アンプ１２の差動出
力は常に片側がハイ、もう片側がローとなる。
【００１４】従って、図３に示したようなブランキング
期間にノイズを含むクロマ信号ａ，ｂがリミッタ・アン
プ１２の差動入力段から入力されても、ａ，ｂには図の
ように、オフセット電圧源Ｖos1 のオフセットがあるの
で、ブランキング期間のノイズは除去され、リミッタ・
アンプ１２の差動出力には、ｃ，ｄのようにブランキン
グ期間がロー、またはハイとなったクロマ信号が出力と
なって現れる。１／４カウント・ダウン回路１３は、こ
れらの信号を差動で受けるので、ブランキング期間中に
は動作を起こさない。このため、出力端子１４ａ，１４
ｂにはｅ，ｆに示すブランキング期間にノイズを含まな
いクロマ信号を出力する。
期間にノイズを含むクロマ信号ａ，ｂがリミッタ・アン
プ１２の差動入力段から入力されても、ａ，ｂには図の
ように、オフセット電圧源Ｖos1 のオフセットがあるの
で、ブランキング期間のノイズは除去され、リミッタ・
アンプ１２の差動出力には、ｃ，ｄのようにブランキン
グ期間がロー、またはハイとなったクロマ信号が出力と
なって現れる。１／４カウント・ダウン回路１３は、こ
れらの信号を差動で受けるので、ブランキング期間中に
は動作を起こさない。このため、出力端子１４ａ，１４
ｂにはｅ，ｆに示すブランキング期間にノイズを含まな
いクロマ信号を出力する。
【００１５】この実施例では、ブランキング期間中に１
／４カウント・ダウン回路１３の動作を停止することに
より、ブランキング期間のノイズを効果的に除去するこ
とができる。
／４カウント・ダウン回路１３の動作を停止することに
より、ブランキング期間のノイズを効果的に除去するこ
とができる。
【００１６】図４は、この発明の他の実施例を説明する
ための回路構成図である。入力端子４１ａ，４１ｂはＡ
ＣＣ(Automatic Chroma gain Control) 回路４２の入力
にそれぞれ接続する。ＡＣＣ回路４２は入力端子４１
ａ，４１ｂに入力される信号の振幅に応じて、ＡＣＣ回
路４２内のアンプゲインを制御する制御電圧を発生す
る。ＡＣＣ回路４２の出力の一方は直接、他方はオフセ
ット電圧源Ｖos2 を介してリミッタ・アンプ４３の入力
にそれぞれ接続する。リミッタ・アンプ４３の出力は出
力端子４４ａ，４４ｂに接続する。ＡＣＣ回路４２から
の制御電圧により、オフセット電圧源Ｖos2 の電圧はそ
の値が変化する。
ための回路構成図である。入力端子４１ａ，４１ｂはＡ
ＣＣ(Automatic Chroma gain Control) 回路４２の入力
にそれぞれ接続する。ＡＣＣ回路４２は入力端子４１
ａ，４１ｂに入力される信号の振幅に応じて、ＡＣＣ回
路４２内のアンプゲインを制御する制御電圧を発生す
る。ＡＣＣ回路４２の出力の一方は直接、他方はオフセ
ット電圧源Ｖos2 を介してリミッタ・アンプ４３の入力
にそれぞれ接続する。リミッタ・アンプ４３の出力は出
力端子４４ａ，４４ｂに接続する。ＡＣＣ回路４２から
の制御電圧により、オフセット電圧源Ｖos2 の電圧はそ
の値が変化する。
【００１７】上記したように、ＡＣＣ回路４２は入力信
号振幅に応じてＡＣＣ回路４２内のアンプのゲインを制
御する制御電圧を発生する。ここで、入力信号振幅と制
御電圧とが図５のような関係であるとすると、入力信号
振幅がａの範囲のとき制御電圧は一定の低い値となり、
ＡＣＣ回路４２はオープン状態となる。ｂの範囲のとき
は、制御電圧が入力信号振幅に応じてＡＣＣ回路４２内
部のアンプのゲインを可変させ、ＡＣＣ回路４２は出力
信号振幅を一定に保つようになる。またｃの範囲では、
入力信号振幅が大きくなっても制御電圧は一定となり、
それ以上高い値にはならない。このときＡＣＣ回路４２
はクローズ状態となる。
号振幅に応じてＡＣＣ回路４２内のアンプのゲインを制
御する制御電圧を発生する。ここで、入力信号振幅と制
御電圧とが図５のような関係であるとすると、入力信号
振幅がａの範囲のとき制御電圧は一定の低い値となり、
ＡＣＣ回路４２はオープン状態となる。ｂの範囲のとき
は、制御電圧が入力信号振幅に応じてＡＣＣ回路４２内
部のアンプのゲインを可変させ、ＡＣＣ回路４２は出力
信号振幅を一定に保つようになる。またｃの範囲では、
入力信号振幅が大きくなっても制御電圧は一定となり、
それ以上高い値にはならない。このときＡＣＣ回路４２
はクローズ状態となる。
【００１８】このような制御電圧の特性を、オフセット
電圧源Ｖos2 大きさの制御に用いる。図５の右縦軸の範
囲でオフセット電圧を可変させたとすると、入力信号振
幅がある値になるまでオフセット電圧は印加されない。
これは入力信号振幅が非常に小さいときにオフセット電
圧によって信号がミュートしてしまうのを防ぐためであ
る。入力信号振幅がある値より大きくなると、オフセッ
ト電圧を印加する。ただし、印加されるオフセット電圧
は入力信号振幅に比べ、十分に小さい値でなければなら
ない。その後入力信号振幅が大きくなるに従って、オフ
セット電圧も大きくなり、ある大きさに達すると一定と
なる。
電圧源Ｖos2 大きさの制御に用いる。図５の右縦軸の範
囲でオフセット電圧を可変させたとすると、入力信号振
幅がある値になるまでオフセット電圧は印加されない。
これは入力信号振幅が非常に小さいときにオフセット電
圧によって信号がミュートしてしまうのを防ぐためであ
る。入力信号振幅がある値より大きくなると、オフセッ
ト電圧を印加する。ただし、印加されるオフセット電圧
は入力信号振幅に比べ、十分に小さい値でなければなら
ない。その後入力信号振幅が大きくなるに従って、オフ
セット電圧も大きくなり、ある大きさに達すると一定と
なる。
【００１９】従って、この制御手段を用いて図４のリミ
ッタ・アンプ４３のオフセット電圧を制御した場合、入
力信号がＳＥＣＡＭのクロマ信号のときは、入力端子４
１ａ，４１ｂに入力されたクロマ信号のアイデント信号
振幅によって、オフセット電圧は０から任意の値まで可
変する。これにより、クロマ信号振幅が非常に小さいと
きはオフセット電圧も０または非常に小さくなるので、
オフセット電圧によってクロマ信号がミュートされるの
を防ぐことができる。
ッタ・アンプ４３のオフセット電圧を制御した場合、入
力信号がＳＥＣＡＭのクロマ信号のときは、入力端子４
１ａ，４１ｂに入力されたクロマ信号のアイデント信号
振幅によって、オフセット電圧は０から任意の値まで可
変する。これにより、クロマ信号振幅が非常に小さいと
きはオフセット電圧も０または非常に小さくなるので、
オフセット電圧によってクロマ信号がミュートされるの
を防ぐことができる。
【００２０】図１の実施例で説明したように、ブランキ
ング期間にノイズを含むクロマ信号がリミッタ・アンプ
４３の差動入力段から入力されても、リミッタ・アンプ
４３の差動出力段には、ブランキング期間がロー、また
はハイとなったクロマ信号を出力端子４４ａ，４４ｂに
出力する。
ング期間にノイズを含むクロマ信号がリミッタ・アンプ
４３の差動入力段から入力されても、リミッタ・アンプ
４３の差動出力段には、ブランキング期間がロー、また
はハイとなったクロマ信号を出力端子４４ａ，４４ｂに
出力する。
【００２１】この実施例では、ブランキング期間にノイ
ズを含むクロマ信号が入力されても、入力信号振幅に応
じてオフセット電圧を可変するので、微小信号をミュー
トすることなくノイズを効果的に除去することができ
る。
ズを含むクロマ信号が入力されても、入力信号振幅に応
じてオフセット電圧を可変するので、微小信号をミュー
トすることなくノイズを効果的に除去することができ
る。
【００２２】図６はこの発明のもう一つの他の実施例を
説明するための回路構成図である。図６において、入力
端子６１ａはリミッタ・アンプ６２の一方の入力に接続
し、入力端子６１ｂはスイッチＳＷの一方の固定接点Ｓ
ａに接続するとともに、オフセット電圧源Ｖos3 を介し
てスイッチＳＷの他方の固定接点Ｓｂに接続する。スイ
ッチＳＷの可動接点Ｓｃは、リミッタ・アンプ６２の他
方の入力に接続する。リミッタ・アンプ６２の出力は出
力端子６３ａ，６３ｂに接続する。また、入力端子６１
ｂは、入力された信号のエンベローブを検出するための
エンベローブ検波器６４に接続し、エンベローブ検波器
６４の出力からは、スイッチＳＷの可動接点Ｓｃを切り
換えるためのパルスを出力する。
説明するための回路構成図である。図６において、入力
端子６１ａはリミッタ・アンプ６２の一方の入力に接続
し、入力端子６１ｂはスイッチＳＷの一方の固定接点Ｓ
ａに接続するとともに、オフセット電圧源Ｖos3 を介し
てスイッチＳＷの他方の固定接点Ｓｂに接続する。スイ
ッチＳＷの可動接点Ｓｃは、リミッタ・アンプ６２の他
方の入力に接続する。リミッタ・アンプ６２の出力は出
力端子６３ａ，６３ｂに接続する。また、入力端子６１
ｂは、入力された信号のエンベローブを検出するための
エンベローブ検波器６４に接続し、エンベローブ検波器
６４の出力からは、スイッチＳＷの可動接点Ｓｃを切り
換えるためのパルスを出力する。
【００２３】次に図６の動作について図７とともに説明
する。エンベローブ検波器６４にａの信号経路から図７
（ａ）のようにブランキング期間のある信号が入力され
たとすると、エンベローブ検波器６４は図７（ｂ）のよ
うなスイッチ切り換えパルスを発生する。このスイッチ
切り換えパルスにより図６に示したようにスイッチを制
御することによって、リミッタ・アンプ６２には、ブラ
ンキング期間のみオフセット電圧を印加する。
する。エンベローブ検波器６４にａの信号経路から図７
（ａ）のようにブランキング期間のある信号が入力され
たとすると、エンベローブ検波器６４は図７（ｂ）のよ
うなスイッチ切り換えパルスを発生する。このスイッチ
切り換えパルスにより図６に示したようにスイッチを制
御することによって、リミッタ・アンプ６２には、ブラ
ンキング期間のみオフセット電圧を印加する。
【００２４】従って、入力信号がＳＥＣＡＭのクロマ信
号のときは、図１で説明したように、入力端子６１ａ，
６１ｂに入力されたブランキング期間にノイズを含むク
ロマ信号がリミッタ・アンプ６２から入力されても、リ
ミッタ・アンプ６２の差動出力からは、ブランキング期
間がロー、またはハイとなったクロマ信号を、出力端子
６３ａ，６３ｂに出力する。
号のときは、図１で説明したように、入力端子６１ａ，
６１ｂに入力されたブランキング期間にノイズを含むク
ロマ信号がリミッタ・アンプ６２から入力されても、リ
ミッタ・アンプ６２の差動出力からは、ブランキング期
間がロー、またはハイとなったクロマ信号を、出力端子
６３ａ，６３ｂに出力する。
【００２５】この実施例では、ブランキング期間のみオ
フセット電圧を印加するので、この場合も微小信号をミ
ュートすることなくブランキング期間のノイズを効果的
に除去することができる。
フセット電圧を印加するので、この場合も微小信号をミ
ュートすることなくブランキング期間のノイズを効果的
に除去することができる。
【００２６】図８は図６の実施例の変形例を説明するた
めの回路構成図である。この実施例は、図６で説明した
実施例のエンベローブ検波器６４を、同期分離回路で複
合映像信号から分離した複合同期信号を入力したパルス
発生回路８１に変え、パルス発生回路８１の出力によ
り、スイッチＳＷの可動接点Ｓｃを切り換えるようにし
た。この実施例はＳＥＣＡＭ方式の映像信号のように無
信号期間の到来するタイミングが複合同期信号などによ
り予測可能な場合には、図９のように、その複合同期信
号を入力端子８２よりパルス発生回路８１に入力して、
スイッチ切り換えパルスを作り出すことが可能なことを
利用したものである。
めの回路構成図である。この実施例は、図６で説明した
実施例のエンベローブ検波器６４を、同期分離回路で複
合映像信号から分離した複合同期信号を入力したパルス
発生回路８１に変え、パルス発生回路８１の出力によ
り、スイッチＳＷの可動接点Ｓｃを切り換えるようにし
た。この実施例はＳＥＣＡＭ方式の映像信号のように無
信号期間の到来するタイミングが複合同期信号などによ
り予測可能な場合には、図９のように、その複合同期信
号を入力端子８２よりパルス発生回路８１に入力して、
スイッチ切り換えパルスを作り出すことが可能なことを
利用したものである。
【００２７】ＳＥＣＡＭ方式の映像信号を例にとると、
図８において図示していない複合同期分離回路で複合映
像信号から分離した複合同期信号のうち図９（ａ）に示
す水平同期信号を元に、パルス発生回路８１によりこれ
より幅の広い図９（ｂ）のパルスを作り出す。このパル
スで図６に示したようにスイッチを制御することによっ
て、リミッタ・アンプ６２には、ブランキング期間のみ
オフセット電圧が印加されることになる。
図８において図示していない複合同期分離回路で複合映
像信号から分離した複合同期信号のうち図９（ａ）に示
す水平同期信号を元に、パルス発生回路８１によりこれ
より幅の広い図９（ｂ）のパルスを作り出す。このパル
スで図６に示したようにスイッチを制御することによっ
て、リミッタ・アンプ６２には、ブランキング期間のみ
オフセット電圧が印加されることになる。
【００２８】従って、入力信号がＳＥＣＡＭのクロマ信
号のときは、ブランキング期間にノイズを含むクロマ信
号が、リミッタ・アンプ６２の差動入力に入力端子６１
ａ，６１ｂから入力されても、リミッタ・アンプ６２の
差動出力からは、ブランキング期間がロー、またはハイ
となったクロマ信号を、出力端子６３ａ，６３ｂに出力
する。
号のときは、ブランキング期間にノイズを含むクロマ信
号が、リミッタ・アンプ６２の差動入力に入力端子６１
ａ，６１ｂから入力されても、リミッタ・アンプ６２の
差動出力からは、ブランキング期間がロー、またはハイ
となったクロマ信号を、出力端子６３ａ，６３ｂに出力
する。
【００２９】この実施例でも、ブランキング期間のみオ
フセット電圧を印加するので、この場合も微小信号をミ
ュートすることなくブランキング期間のノイズを効果的
に除去することができる。なお、この実施例において、
パルス発生する手段は、水平同期信号を遅延・合成する
ことで実現しても良いし、現在ＴＶ受像機などで一般的
に行われている、３２倍の水平周波数で発振するＶＣＯ
を用いたＰＬＬにより３２倍の周波数クロックを用意
し、これを分周・合成して実現しても良い。
フセット電圧を印加するので、この場合も微小信号をミ
ュートすることなくブランキング期間のノイズを効果的
に除去することができる。なお、この実施例において、
パルス発生する手段は、水平同期信号を遅延・合成する
ことで実現しても良いし、現在ＴＶ受像機などで一般的
に行われている、３２倍の水平周波数で発振するＶＣＯ
を用いたＰＬＬにより３２倍の周波数クロックを用意
し、これを分周・合成して実現しても良い。
【００３０】
【発明の効果】以上説明したように、この発明のリミッ
タ回路によれば、ブランキング期間にノイズを含んでい
るクロマ信号が入力されても、リミッタ・アンプの出力
段からは、ブランキング期間のノイズが除去されたクロ
マ信号を出力できる。
タ回路によれば、ブランキング期間にノイズを含んでい
るクロマ信号が入力されても、リミッタ・アンプの出力
段からは、ブランキング期間のノイズが除去されたクロ
マ信号を出力できる。
【図１】この発明の一実施例を説明するための回路構成
図。
図。
【図２】図１におけるリミッタ・アンプの動作の説明す
るための回路図。
るための回路図。
【図３】図１における各信号経路でのＳＥＣＡＭ方式の
クロマ信号波形図。
クロマ信号波形図。
【図４】この発明の他の実施例を説明するための回路構
成図。
成図。
【図５】図４におけるＡＣＣ回路の制御電圧特性を説明
するための特性図。
するための特性図。
【図６】この発明のもう一つの他の実施例を説明するた
めの回路構成図。
めの回路構成図。
【図７】図６におけるエンベローブ検波器の入出力の関
係を説明するための信号波形図。
係を説明するための信号波形図。
【図８】この発明の図６に示した実施例の変形例を説明
するための回路構成図。
するための回路構成図。
【図９】図８におけるパルス発生器の入出力の信号波形
図。
図。
【図１０】従来のＳＥＣＡＭ用ＶＴＲで用いられている
リミッタ・アンプと１／４カウント・ダウン回路の構成
を示したブロック図。
リミッタ・アンプと１／４カウント・ダウン回路の構成
を示したブロック図。
【図１１】図１０における各信号経路でのＳＥＣＡＭク
ロマ信号波形図。
ロマ信号波形図。
【図１２】ブランキング期間にノイズを含む場合のＳＥ
ＣＡＭクロマ信号波形図。
ＣＡＭクロマ信号波形図。
１１ａ，１１ｂ，４１ａ，４１ｂ，６１ａ，６１ｂ，８
２…入力端子、１２，４３，６２…リミッタ・アンプ、
１３…１／４カウント・ダウン回路、１４ａ，１４ｂ，
４４ａ，４４ｂ，６３ａ，６３ｂ…出力端子、４２…Ａ
ＣＣ回路、６４…エンベローブ検波器、８１…パルス発
生回路、Ｖos1 ，Ｖos2 ，Ｖos3 …オフセット電圧源、
ＳＷ…スイッチ。
２…入力端子、１２，４３，６２…リミッタ・アンプ、
１３…１／４カウント・ダウン回路、１４ａ，１４ｂ，
４４ａ，４４ｂ，６３ａ，６３ｂ…出力端子、４２…Ａ
ＣＣ回路、６４…エンベローブ検波器、８１…パルス発
生回路、Ｖos1 ，Ｖos2 ，Ｖos3 …オフセット電圧源、
ＳＷ…スイッチ。
Claims (7)
- 【請求項１】 差動の入出力段を備え、入力された信号
を制限するリミッタ・アンプと、 前記リミッタ・アンプの差動入力のいずれか一方に接続
し、その電圧を制御可能とするオフセット電圧源と、 入力信号の振幅によって、前記オフセット電圧源のオフ
セット電圧の大きさを制御する制御手段とからなること
を特徴とするリミッタ回路。 - 【請求項２】 前記制御手段は、ＡＣＣ回路の動作状態
によって前記オフセット電圧源のオフセット電圧の大き
さを制御することを特徴とする請求項１記載のリミッタ
回路。 - 【請求項３】 差動の入出力段を備え、入力された信号
を制限するリミッタ・アンプと、 前記リミッタ・アンプの差動入力のいずれか一方に接続
したオフセット電圧源と、 前記オフセット電圧源の入力に入力される入力信号波形
に基づき、前記オフセット電圧源を接続するかどうかを
制御する制御手段とからなることを特徴とするリミッタ
回路。 - 【請求項４】 前記オフセット電圧源を接続するかどう
かは、入力される信号をエンベロープ・検波した結果に
基づいて生成される制御信号により決定してなることを
特徴とする請求項３記載のリミッタ回路。 - 【請求項５】 差動の入出力段を備え、入力された信号
を制限するリミッタ・アンプと、 前記リミッタ・アンプの差動入力のいずれか一方に接続
したオフセット電圧源と、 複合映像信号に基づき生成されたタイミング信号によ
り、前記オフセット電圧源を印加するかどうかを制御す
る制御手段とからなることを特徴とするリミッタ回路。 - 【請求項６】 前記制御手段は、複合映像信号にから分
離した複合同期信号のうちの水平同期信号を遅延・合成
したものであることを特徴とする請求項５記載のリミッ
タ回路。 - 【請求項７】 前記制御手段は、３２倍の水平周波数で
発振するＶＣＯを用いたＰＬＬにより３２倍の周波数ク
ロックを用意し、これを分周・合成したものであること
を特徴とする請求項５記載のリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044429A JPH07255003A (ja) | 1994-03-15 | 1994-03-15 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044429A JPH07255003A (ja) | 1994-03-15 | 1994-03-15 | リミッタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07255003A true JPH07255003A (ja) | 1995-10-03 |
Family
ID=12691256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044429A Pending JPH07255003A (ja) | 1994-03-15 | 1994-03-15 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07255003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11282445B2 (en) | 2018-08-31 | 2022-03-22 | Samsung Electronics Co., Ltd. | Display device and method for controlling same |
-
1994
- 1994-03-15 JP JP6044429A patent/JPH07255003A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11282445B2 (en) | 2018-08-31 | 2022-03-22 | Samsung Electronics Co., Ltd. | Display device and method for controlling same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688082A (en) | Multi-system television receiver | |
| JPS5564477A (en) | Television receiver | |
| US4551756A (en) | Intercarrier sound detecting apparatus for a television receiver | |
| JPH07255003A (ja) | リミッタ回路 | |
| JPS6211085Y2 (ja) | ||
| JPH0520070Y2 (ja) | ||
| JPS61224571A (ja) | 水平ａｆｃ回路 | |
| JP2953707B2 (ja) | ディスクランブルパルス検波装置 | |
| JPS61200781A (ja) | テレビジヨン受信機におけるチユ−ナ回路 | |
| KR920000359B1 (ko) | D2-mac디코더 전원 온/오프 회로 | |
| JPS60194679A (ja) | テレビジヨン受像機 | |
| KR900000126B1 (ko) | 다중시스템 텔레비젼 수신기 | |
| KR890004227B1 (ko) | 색신호 처리장치 | |
| KR0183161B1 (ko) | 엔티에스씨/팔 칼라캐리어 변환회로 | |
| JP2603363B2 (ja) | 輝度／カラー信号分離回路 | |
| JPH0799614A (ja) | テレビ受信回路及び方法 | |
| JPH0265312A (ja) | テレビジョン放送信号判定回路 | |
| JPH06168501A (ja) | ビデオテープレコーダ | |
| JPH01155780A (ja) | Ｆｍ放送受信兼用テレビジョン受信機 | |
| JPH077633A (ja) | ディジタル同期分離回路 | |
| JPS60253333A (ja) | ダイバ−シテイ受信機 | |
| JPS63142979A (ja) | Ｔｖチユ−ナ用ビデオミユ−テイング回路 | |
| JPH066688A (ja) | 複合映像信号検出回路 | |
| JPH0793711B2 (ja) | テレビ音声復調回路 | |
| JPH06225233A (ja) | ダイバーシティテレビシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020115 |