JPH06104941A - Ｆｓｋ受信機 - Google Patents

Ｆｓｋ受信機

Info

Publication number
JPH06104941A
JPH06104941A JP4247003A JP24700392A JPH06104941A JP H06104941 A JPH06104941 A JP H06104941A JP 4247003 A JP4247003 A JP 4247003A JP 24700392 A JP24700392 A JP 24700392A JP H06104941 A JPH06104941 A JP H06104941A
Authority
JP
Japan
Prior art keywords
circuit
pll
frequency
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4247003A
Other languages
English (en)
Other versions
JP3146673B2 (ja
Inventor
Yoichiro Minami
洋一郎 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24700392A priority Critical patent/JP3146673B2/ja
Priority to US08/119,676 priority patent/US5402446A/en
Priority to CA002106140A priority patent/CA2106140C/en
Priority to GB9319226A priority patent/GB2271230B/en
Priority to KR1019930018605A priority patent/KR960007809B1/ko
Publication of JPH06104941A publication Critical patent/JPH06104941A/ja
Application granted granted Critical
Publication of JP3146673B2 publication Critical patent/JP3146673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 （修正有） 【目的】ＦＳＫ受信機のＰＬＬ局部発振回路を位相同期
保持状態に対応して間欠動作させ、特に電池の消費電力
を抑圧する。 【構成】変調波は第１ミキサ１０４でＶＣＯ１１２、ル
ープフィルタ１１９およびＰＬＬ回路１１３により発生
する第１局部発振周波数とミクシングされ、さらに第２
ミキサ１０６で局部発振回路１２０の発生する第２局部
発振周波数とミクシングされたあと検波回路１０９で復
調され、低周波フィルタ１１０、コンパレータ回路１１
１でベースバンド信号が抽出される。その出力は積分回
路１１４で直流電圧として検出され、サンプルホールド
回路１１６を介してコンパレータ回路１１５に供給さ
れ、次の検出直流電圧と比較される。この値が所定値を
超え周波数変動が同期保持状態を逸脱した時のみＰＬＬ
間欠動作回路１１７によりＰＬＬ回路の動作をオンと
し、他は初期の同期引込時を除きオフとしてＶＣＯのフ
リーラン出力を利用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＦＳＫ受信機に関し、特
にＰＬＬ回路によって発生する局部発振周波数を第１局
部発振周波数として用いてＦＳＫ変調波を復調する、ダ
ブルスーパーヘテロダイン形式のＦＳＫ受信機に関す
る。
【０００２】
【従来の技術】従来技術として、多くの回線周波数を１
つの水晶振動子で扱うことができるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ，位相同期ループ）技術を用
いたＦＳＫ受信機がある。
【０００３】選択呼出受信機のように、地域によって回
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼出することが不可能であるのに対し、ＰＬＬを局
部発振回路に用いた選択呼出受信機では、問題なく呼出
することが可能である。
【０００４】
【発明が解決しようとする課題】上述した従来のＦＳＫ
受信機では、固定の水晶発振回路と比較して、局部発振
周波数を提供するＰＬＬ発振回路がＰＬＬ制御を行うた
め消費電流が増加すると言う問題点があり、特に電池駆
動で電池の容量が少ない選択呼出受信機においては、電
池寿命が極めて短くなり大きな問題点となっていた。
【０００５】本発明の目的は上述した問題点を解決し、
ＰＬＬ制御による消費電流の増大を著しく抑圧したＦＳ
Ｋ受信機を提供することにある。
【０００６】
【課題を解決するための手段】本発明のＦＳＫ受信機
は、２値のディジタル信号のベースバンド信号で周波数
変調したＦＳＫ変調波の回線周波数を受信するダブルス
ーパーヘテロダイン形式のＦＳＫ受信機において、前記
ＦＳＫ変調波に対する位相同期ループを確保し前記ＦＳ
Ｋ変調波の復調に必要な第１の局部発振周波数を出力す
るＰＬＬ局部発振手段と、前記第１の局部発振周波数に
よる第１中間周波数を第２の局部発振周波数により第２
中間周波数に低周波変換したのち復調してベースバンド
信号を抽出する復調手段と、前記復調手段の復調した信
号の平均値が前記位相同期ループによる位相同期の逸脱
状態を示すとき所定の制御信号を出力する制御信号検出
手段と、前記復調手段の復調した信号にもとづいてビッ
ト同期およびフレーム同期を検出し同期信号を出力する
同期検出手段と、前記同期検出手段と前記制御信号検出
手段の出力を受けつつ前記制御信号の入力不在で前記Ｐ
ＬＬ局部発振手段が位相同期状態を確保している場合は
前記ＰＬＬ局部発振手段の位相同期ループ動作を停止さ
せた状態で前記第１の局部発振周波数を保持させ、前記
制御信号入力時には前記位相同期ループ動作を活動させ
て前記第１の局部発振周波数を保持させるＰＬＬ間欠動
作手段とを備えた構成を有する。
【０００７】また本発明のＦＳＫ受信機は、前記ＰＬＬ
局部発振手段が、電圧制御発振器と、ループフィルタ
と、ＰＬＬ回路とを備えた位相同期ループとして構成さ
れ、かつ前記ＰＬＬ回路は、基準発振器と、前記電圧制
御発振器の出力に対する可変分周器と、前記基準発振器
の分周出力と前記可変分周器の出力との差分を誤差信号
として前記ループフィルタに提供する位相比較器とを含
む構成を有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００９】図１は、本発明の一実施例の構成を示すブ
ロック図である。
【００１０】図１に示す実施例は、入力ＦＳＫ変調波を
復調してベースバンド信号としての２値ディジタル信号
とする復調手段を構成するアンテナ１０１、高周波増幅
器１０２、高周波フィルタ１０３、第１ミキサ１０４、
第１中間周波フィルタ１０５、第２ミキサ１０６、第２
中間周波数フィルタ１０７、リミッタ増幅器１０８、検
波回路１０９、低周波フィルタ１１０、コンパレータ１
１１および第２局部発振回路１２０と、この復調手段に
対する第１の局部発振周波数を生成、送出するＰＬＬ局
部発振手段を構成するＶＣＯ（電圧制御発振器）１１２
と、ＰＬＬ回路１１３およびループフィルタ１１９と、
制御信号検出手段を構成する積分回路１１４、サンプル
ホールド回路１１６およびコンパレータ回路１１５と、
同期検出手段としての同期回路１１８と、ＰＬＬ間欠動
作手段としてのＰＬＬ間欠動作回路１１７とを備えた構
成を有する。
【００１１】次に、本実施例の動作について説明する。
【００１２】アンテナ１０１で受信した無線信号は、高
周波増幅器１０２により増幅された後高周波フィルタ１
０３で帯域制限され、第１ミキサ１０４に入力される。
第１ミキサ１０４でＶＣＯ１１２の出力する第１局部発
振周波数とミクシングを施され、第１中間周波フィルタ
１０５を通過して第１中間周波数となり、さらに第２ミ
キサ１０６で第２局部発振回路１２０の出力する第２局
部発振周波数とミクシングされて第２中間周波数にな
り、第２中間周波フィルタ１０７を通してリミッタ増幅
器１０８に供給されてＡＭ成分を除去され、検波回路１
０９で検波され復調信号が得られる。
【００１３】復調された信号は、低周波フィルタ１１
０、コンパレータ回路１１１を通してベースバンド信号
としての２値ディジタル信号に変換される。
【００１４】２値ディジタル信号は、同期回路１１８に
おいてビット同期、フレーム同期が取られ、同期信号が
出力される。
【００１５】同期回路１１８から出力される同期信号に
より、ＦＳＫ受信機全体の間欠動作を行なうためのＰＬ
Ｌオン／オフ信号がＰＬＬ間欠動作回路１１７からＰＬ
Ｌ回路１１３に出力される。
【００１６】次に、ＰＬＬ回路１１３の動作について、
図２を参照して説明する。
【００１７】図２において、符号２０は可変分周器、２
１は基準発振器、２２は位相比較器、２３は基準分周
器、２４はＰＬＬ制御回路、２５は周波数指定ＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を示す。
【００１８】ＶＣＯ１１２の発振周波数を分周する可変
分周器２０の出力信号と、基準発振器２１の発振周波数
を分周する基準分周器の出力信号との位相差を位相比較
器２２で比較し、その誤差信号をループフィルタ１１９
に通すことにより誤差電圧を得る。
【００１９】ＶＣＯ１１２は、誤差電圧を制御電圧とし
て発振周波数を制御し、ＰＬＬ回路１１３には出力する
誤差信号が常時一定となるように帰還がかけられる。
【００２０】また、可変分周器２０は、ＰＬＬ制御回路
２４から与えられる周波数指定信号Ｄによってその分周
比を変更することが可能であり、周波数指定信号Ｄに対
応したＶＯＣ１１２の発振周波数が得られる。
【００２１】ＰＬＬ制御回路２４は、周波数指定ＲＯＭ
２５から周波数指定信号Ｓを読みだす。ここで基準発振
器２１の発振周波数を１０ｋＨｚとし、周波数指定信号
Ｓのビット数を１４ビットとすると、最大設定周波数は （２15−１）×１０ｋＨｚ＝３２７．６７ＭＨｚ となる。
【００２２】また、ＰＬＬオン／オフ信号は、ＰＬＬ回
路１１３の動作をオン／オフし、ロウ（Ｌｏｗ）レベル
のオフとき動作を停止させ、位相比較器２２の出力状態
を高インピーダンス状態とする。同様に、ＰＬＬ間欠動
作回路１１７からＶＣＯ１１２に供給されるＶＣＯオン
／オフ信号は、ＶＣＯ１１２の動作をオン／オフし、ロ
ウレベルのとき動作を停止させる。
【００２３】さらに、ＰＬＬ間欠動作回路１１７から出
力される受信オン／オフ信号は、高周波増幅器１０２か
ら検波回路１０９までの受信動作のオン／オフを制御す
る。
【００２４】次に、本実施例の周波数検出動作について
説明する。
【００２５】ＰＬＬ間欠動作回路１１７は、コンパレー
タ回路１１５の出力する制御信号ＦＬを入力するときＰ
ＬＬ回路１１３の動作をオンとするように制御するが、
この制御信号ＦＬは次のように検出周波数を利用して生
成される。
【００２６】すなわち、ＶＣＯ１１２の出力周波数の変
動は、検波回路１０９の復調出力において直流電圧の変
動として現われる。
【００２７】低周波フィルタ１１０を通した復調信号は
積分回路１１４で積分されて直流電圧として検出され、
この直流電圧はサンプルホールド回路１１６で保持さ
れ、処理単位ごとの平均値として利用される。
【００２８】図３に示す如く、ＶＣＯ周波数は、初期
時、ＰＬＬ間欠動作回路１１７の出力するＰＬＬオン／
オフ信号がオン、かつＶＣＯオン／オフ信号がオンのと
き発振，出力される。この発振の立上りからｔ１経過後
のタイミング（ｔ１）でＰＬＬオン／オフ信号がオフと
される。時間ｔ１は、ＶＣＯ１１２が正常発振状態とな
るのに必要な時間としてあらかじめ設定される。
【００２９】タイミング（ｔ１）で求めた積分回路１１
４の直流電圧は、ＶＣＯ１１２の出力周波数に対応した
レベルを有し、サンプルホールド回路１１６で保持され
基準電圧としてコンパレータ回路１１５に供給される。
【００３０】コンパレータ回路１１５、（ｔ２）のタイ
ミングで積分回路１１４の直流電圧をタイミング（ｔ
１）における直流電圧の基準電圧と比較し、その差が所
定の設定値を超える場合に制御信号ＦＬを出力する。
【００３１】前述した所定の設定値は、ＶＣＯ１１２
が、ＰＬＬ動作による位相同期状態を逸脱したことを示
す周波数誤差△ｆを含むレベルとしてあらかじめ設定さ
れる。
【００３２】次に、ＰＬＬ間欠動作回路１１７の動作を
図３のタイミングチャート、図４のフローチャートを併
用して説明する。
【００３３】一般に、ＰＬＬ回路の位相同期引込み時間
は、フリーランしている状態でのＶＣＯの発振周波数誤
差が少ないほど短くなる。
【００３４】図３に示すような同期システムの場合で、
タイムスロットの３グループに属しているとする。従来
のタイミングでは、ＰＬＬ回路の位相同期引込み時間の
余裕をみて破線で示されるようにＰＬＬオン／オフ信
号、ＶＣＯオン／オフ信号はデータ取込みタイミングよ
りＴ２秒早く立ち上げ、グループ終了のタイミング立ち
下げていた。
【００３５】本実施例では、位相同期が確立している場
合は、ＶＣＯの周波数誤差が少なく、従って引込み時間
が短いことを利用し、Ｔ２よりも著しく圧縮したＴ１秒
のタイミングでＰＬＬオン／オフ信号、ＶＣＯオン／オ
フ信号を立ち上げ、次にデータ取込みタイミングでＰＬ
Ｌオン／オフ信号をオフとしてグループ終了タイミング
までＶＣＯ１１２をフリーランさせておく。
【００３６】この時、ＰＬＬ回路１１３の位相比較器２
２の出力は高インピーダンス状態であるので、ループフ
ィルタ１１９に送出する誤差信号は保持される。このよ
うなＰＬＬ動作の間欠制御により、受信時の動作電流が
大幅に削減される。
【００３７】次に、リーク電流、外乱等により制御電圧
が低下し、ＶＣＯ１１２の周波数が変化した場合につい
て説明する。
【００３８】受信中に、周波数が△ｆ変化した場合、制
御信号ＦＬは（ｔ２）のタイミングでハイレベルとな
る。この時、ＰＬＬ間欠動作回路１１７は、次の自グル
ープ（３グループ）のタイミングでＰＬＬオン／オフ信
号、ＶＣＯオン／オフ信号の立上げタイミングをＴ０秒
としてＴ１秒より長くすることにより、ＰＬＬ回路１１
３の同期位相引込みを確実にする動作を行う。
【００３９】図４に示すステップ１０１〜ステップ１０
４は、上述したＰＬＬ回路１１３の位相引込みの確保動
作のフローを示す。
【００４０】
【発明の効果】以上説明したように本発明は、ＰＬＬ回
路の位相同期引込み状態の有無に応じてＰＬＬ回路の動
作を間欠動作とすることにより、ＰＬＬ回路の消費電流
を受信時に大幅に低減し、電池寿命を大幅に改善するこ
とができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図であ
る。
【図２】図１のＰＬＬ回路１１３の構成を示すブロック
図である。
【図３】図１のＰＬＬ間欠動作回路１１７の動作内容を
説明するためのタイミングチャートである。
【図４】図１のＰＬＬ間欠動作回路の動作フローチャー
トである。
【符号の説明】
２０ 可変分周器 ２１ 基準発振器 ２２ 位相比較器 ２３ 基準分周器 ２４ ＰＬＬ制御回路 ２５ 周波数指定ＲＯＭ １０１ アンテナ １０２ 高周波増幅器 １０３ 高周波フィルタ １０４ 第１ミキサ １０５ 第１中間周波フィルタ １０６ 第２ミキサ １０７ 第２中間周波フィルタ １０８ リミッタ増幅器 １０９ 検波回路 １１０ 低周波フィルタ １１１ コンパレータ回路 １１２ ＶＣＯ １１３ ＰＬＬ回路 １１４ 積分回路 １１５ コンパレータ回路 １１６ サンプルホールド回路 １１７ ＰＬＬ間欠動作回路 １１８ 同期回路 １１９ ループフィルタ １２０ 第２局部発振回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ２値のディジタル信号のベースバンド信
    号で周波数変調したＦＳＫ変調波の回線周波数を受信す
    るダブルスーパヘテロダイン形式のＦＳＫ受信機におい
    て、前記ＦＳＫ変調波に対する位相同期ループを確保し
    前記ＦＳＫ変調波の復調に必要な第１の局部発振周波数
    を出力するＰＬＬ局部発振手段と、前記第１の局部発振
    周波数による第１中間周波数を第２の局部発振周波数に
    より第２中間周波数に低周波変換したのち復調してベー
    スバンド信号を抽出する復調手段と、前記復調手段の復
    調した信号の平均値が前記位相同期ループによる位相同
    期の逸脱状態を示すとき所定の制御信号を出力する制御
    信号検出手段と、前記復調手段の復調した信号にもとづ
    いてビット同期およびフレーム同期を検出し同期信号を
    出力する同期検出手段と、前記同期検出手段と前記制御
    信号検出手段の出力を受けつつ前記制御信号の入力不在
    で前記ＰＬＬ局部発振手段が位相同期状態を確保してい
    る場合は前記ＰＬＬ局部発振手段の位相同期ループ動作
    を停止させた状態で前記第１の局部発振周波数を保持さ
    せ、前記制御信号入力時には前記位相同期ループ動作を
    活動させて前記第１の局部発振周波数を保持させるＰＬ
    Ｌ間欠動作手段とを備えることを特徴とするＦＳＫ受信
    機。
  2. 【請求項２】 前記ＰＬＬ局部発振手段が、電圧制御発
    振器と、ループフィルタと、ＰＬＬ回路とを備えた位相
    同期ループとして構成され、かつ前記ＰＬＬ回路は、基
    準発振器と、前記電圧制御発振器の出力に対する可変分
    周器と、前記基準発振器の分周出力と前記可変分周器の
    出力との差分を誤差信号として前記ループフィルタに提
    供する位相比較器とを含んで構成されたことを特徴とす
    る請求項１記載のＦＳＫ受信機。
JP24700392A 1992-09-17 1992-09-17 Ｆｓｋ受信機 Expired - Fee Related JP3146673B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24700392A JP3146673B2 (ja) 1992-09-17 1992-09-17 Ｆｓｋ受信機
US08/119,676 US5402446A (en) 1992-09-17 1993-09-13 FSK receiver having a PLL local oscillator operable in intermittent operation in accordance with its phase locked state
CA002106140A CA2106140C (en) 1992-09-17 1993-09-14 Fsk receiver having a pll local oscillator operable in intermittent operation in accordance with its phase locked state
GB9319226A GB2271230B (en) 1992-09-17 1993-09-16 FSK receiver having an intermittently-operating PLL local oscillator
KR1019930018605A KR960007809B1 (ko) 1992-09-17 1993-09-16 위상 록크 상태에 따른 간헐 동작시 동작가능한 위상 록크 루프 국부 발진기를 갖는 주파수-변위 방식 수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24700392A JP3146673B2 (ja) 1992-09-17 1992-09-17 Ｆｓｋ受信機

Publications (2)

Publication Number Publication Date
JPH06104941A true JPH06104941A (ja) 1994-04-15
JP3146673B2 JP3146673B2 (ja) 2001-03-19

Family

ID=17156939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24700392A Expired - Fee Related JP3146673B2 (ja) 1992-09-17 1992-09-17 Ｆｓｋ受信機

Country Status (5)

Country Link
US (1) US5402446A (ja)
JP (1) JP3146673B2 (ja)
KR (1) KR960007809B1 (ja)
CA (1) CA2106140C (ja)
GB (1) GB2271230B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2080050C (en) * 1991-10-09 1997-01-21 Hidehiko Norimatsu Power supply controller and frequency synthesizer using the same
US5621757A (en) * 1993-04-22 1997-04-15 Nec Corporation Circuit for measuring electric field by rapid measurement and normal measurement in a mobile communication system and method of using same
JPH07105739B2 (ja) * 1993-06-08 1995-11-13 日本電気株式会社 受信機
US5584062A (en) * 1994-01-24 1996-12-10 Motorola, Inc. Method and apparatus for compensating phase locked receivers
JP3073670B2 (ja) * 1995-06-30 2000-08-07 松下電器産業株式会社 間欠受信動作受信機
JPH09162936A (ja) * 1995-12-11 1997-06-20 Nec Corp 周波数オフセット補正機能付き通信装置
KR100193836B1 (ko) * 1995-12-29 1999-06-15 윤종용 감소된 위상동기루프를 가지는 디지털 무선통신시스템 및 그 동기화 방법
JP2852240B2 (ja) * 1996-05-30 1999-01-27 埼玉日本電気株式会社 間欠受信装置
JPH1065566A (ja) * 1996-08-23 1998-03-06 Matsushita Electric Ind Co Ltd 小型無線機
US6011816A (en) * 1996-09-18 2000-01-04 Wireless Access Direct demodulation method and apparatus
CA2217840C (en) 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
US6292522B1 (en) * 1997-11-13 2001-09-18 Lsi Logic Corporation Frequency decoder databank for phase-locked loop
JP3070733B2 (ja) * 1997-12-12 2000-07-31 日本電気株式会社 自動周波数制御方法および装置
SE9804420L (sv) * 1998-12-17 2000-06-18 Ericsson Telefon Ab L M Förfarande för minskning av effektkonsumtionen vid portabla radiokommunikationssystem under passningsmod, jämte en mobilstation anpassad för att minska effektkonsumtionen under passningsmod
US6157260A (en) * 1999-03-02 2000-12-05 Motorola, Inc. Method and apparatus for calibrating a local oscillator in a direct conversion receiver
FR2794310A1 (fr) * 1999-05-28 2000-12-01 St Microelectronics Sa Dispositif de verrouillage de phase a consommation electrique reduite
JP2001127728A (ja) * 1999-10-29 2001-05-11 Oki Electric Ind Co Ltd 受信回路
FR2822616B1 (fr) * 2001-03-21 2003-08-01 St Microelectronics Sa Recepteur de signaux modules en frequence avec demodulateur numerique
KR100416339B1 (ko) * 2001-05-23 2004-01-31 (주)맥서스테크놀로지스 위상동기 루프회로를 가지는 주파수전이 키잉방식의 이동통신 중계기용 무선통신 모뎀
JP3689021B2 (ja) * 2001-05-25 2005-08-31 三菱電機株式会社 タイミング制御装置及びタイミング制御方法
KR100482009B1 (ko) * 2002-10-22 2005-04-14 삼성전자주식회사 반도체 웨이퍼 이송장치
JP4349866B2 (ja) * 2003-09-02 2009-10-21 三洋電機株式会社 Ｆｓｋ信号復調回路
KR101104111B1 (ko) * 2009-02-28 2012-01-13 옥윤선 포대 제조 장치 및 포대 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355923A (ja) * 1989-07-25 1991-03-11 Toyo Commun Equip Co Ltd 受信機の局部発振回路制御方法
JPH03139942A (ja) * 1989-10-25 1991-06-14 Nec Corp 周波数変調波受信装置
JPH0445636A (ja) * 1990-06-13 1992-02-14 Nec Corp Ｆｓｋ受信機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521918A (en) * 1980-11-10 1985-06-04 General Electric Company Battery saving frequency synthesizer arrangement
GB2155262B (en) * 1984-03-01 1988-01-20 Standard Telephones Cables Ltd Radio receiver
US4860321A (en) * 1985-09-13 1989-08-22 Hughes Aircraft Company Lock detector for feedback loops
CA1282464C (en) * 1985-10-23 1991-04-02 Masanori Ienaka Phase-locked oscillator
JP2805767B2 (ja) * 1988-09-26 1998-09-30 日本電気株式会社 無線送受信機
US4955075A (en) * 1988-10-17 1990-09-04 Motorola, Inc. Battery saver circuit for a frequency synthesizer
US4977613A (en) * 1988-10-17 1990-12-11 Motorola, Inc. Fine tuning frequency synthesizer with feedback loop for frequency control systems
US5103464A (en) * 1990-05-31 1992-04-07 Northern Telecom Limited Method and apparatus for timing recovery in digital data communications systems
US5175884A (en) * 1990-06-01 1992-12-29 Motorola, Inc. Voltage controlled oscillator with current control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355923A (ja) * 1989-07-25 1991-03-11 Toyo Commun Equip Co Ltd 受信機の局部発振回路制御方法
JPH03139942A (ja) * 1989-10-25 1991-06-14 Nec Corp 周波数変調波受信装置
JPH0445636A (ja) * 1990-06-13 1992-02-14 Nec Corp Ｆｓｋ受信機

Also Published As

Publication number Publication date
US5402446A (en) 1995-03-28
CA2106140A1 (en) 1994-03-18
JP3146673B2 (ja) 2001-03-19
KR940008319A (ko) 1994-04-29
CA2106140C (en) 1998-10-13
GB2271230A (en) 1994-04-06
KR960007809B1 (ko) 1996-06-12
GB9319226D0 (en) 1993-11-03
GB2271230B (en) 1996-06-26

Similar Documents

Publication Publication Date Title
JPH06104941A (ja) Ｆｓｋ受信機
US5140698A (en) Mobile telephone system with intermittent control of receiver components in standby state
US5396521A (en) Receiver capable of reducing power consumption in a PLL circuit
US5606739A (en) Radio communication apparatus having a battery saving function
US6240147B1 (en) Auto frequency control apparatus
US3806822A (en) Phase locked loop employing gated alternating current injection for fast synchronization
JP3125469B2 (ja) Ｆｓｋ受信機
JP2687851B2 (ja) 受信機
JP3134530B2 (ja) Ｆｓｋ受信機
US7010077B1 (en) Gated clock recovery circuit
JPH06164531A (ja) Ｔｄｍａ受信フレーム同期方式
JP2850321B2 (ja) バッテリーセービング型チャンネルスキャン機能を有する携帯型無線機器
JP2001024482A (ja) 受信機
US3982198A (en) Oscillators
JP4265844B2 (ja) 移動無線機のロック／アンロック状態認定装置
JP3288163B2 (ja) 自動検針用無線装置
JPS6089155A (ja) 位相同期方式
JPH06338784A (ja) 位相同期回路
JP3270268B2 (ja) Ｐｌｌシンセサイザ装置及びこれを用いた無線装置
JPH1098459A (ja) クロック同期方式
JPH01824A (ja) バッテリーセービング型チャンネルスキャン機能を有する携帯型無線機器
JPH08307256A (ja) Ｐｌｌ回路
JPH077454A (ja) 受信装置
JPH02253749A (ja) 同期検波回路
JPS6315578A (ja) 残留側波帯復調器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000613

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001205

LAPS Cancellation because of no payment of annual fees