JP4265844B2 - 移動無線機のロック／アンロック状態認定装置 - Google Patents
移動無線機のロック／アンロック状態認定装置 Download PDFInfo
- Publication number
- JP4265844B2 JP4265844B2 JP29192099A JP29192099A JP4265844B2 JP 4265844 B2 JP4265844 B2 JP 4265844B2 JP 29192099 A JP29192099 A JP 29192099A JP 29192099 A JP29192099 A JP 29192099A JP 4265844 B2 JP4265844 B2 JP 4265844B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- signal
- lock
- unlock
- unlocked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は移動無線機に係わり、特に、低消費電力化が可能なPLLのロック、アンロックの検出が可能な移動無線機に関する。
に関する。
【０００２】
【従来の技術】
移動無線機においては、年々低消費電力化が進んでいるが、少しでも無駄な動作が少なく、ソフトの処理も少ない検出方法が必要とされている。
図１１は従来の移動無線機のPLLアンロック／ロック検出回路のブロック図、図１２は図１１の各部タイムチャートである。PLL回路１は変復調用及びアップ／ダウンコンバート用の周波数信号を発生して図示しない無線部に入力する。又、PLL回路はロック状態時にハイレベル、アンロック状態時にローレベルとなるロック状態信号PLLROCKを出力する。受信タイミング制御回路２は、SYNCNT信号を用いて移動機の待ち受け時にパワーセーブ制御を行う。すなわち、受信タイミング制御回路２は待ち受け時、基地局から送出されるデータを受信するタイミングにおいてSYNCNT信号を発生してPLL回路１にクロック信号の発振動作開始を指示し、それ以外はPLL回路の発信動作の停止を指示する。アラーム検出回路３は同期状態信号PLLROCKに基づいて送信マスク信号TXMASKを発生すると共に、アンロック状態検出時及びロック状態検出時にそれぞれ割込み信号IRQを発生してＣＰＵ５に入力する。
【０００３】
全体の動作を簡単に説明すると、受信タイミング制御回路２は、移動機待ち受け時、基地局からのデータを受信するタイミングで図７に示すSYNCNT信号をPLL回路１及び検出回路３へ出力し、受信開始を通知する。PLL回路１はSNNCNT信号の受信によりクロックの発振制御を開始し、発信周波数がロックレンジ内に存在してPLL回路がロック状態にあればハイレベルの、又、発信周波数がロックレンジ内に存在せずアンロック状態にあればローレベルのロック状態信号PLLROCKを発生してアラーム検出回路３へ入力する。
アラーム検出回路３は、SYNCNT信号とロック状態信号PLLROCKを受け、アンロック状態における送信を防ぐ為、送信マスク信号TXMASKを発生して送信部４に入力する。また、アラーム検出回路３は、送信マスク信号TXMASKの立上り、立ち下がり時、すなわち、PLL回路のアンロック、ロック検出時、アラーム検出としてＣＰＵ５に対して割込み信号IRQを出力する。送信部４は送信マスク信号TXMASK信号によりアンロック時にデータ送信をしないように制御し、ＣＰＵ５はアンロック検出時及びロック検出時に所定のアンロック処理、ロック処理を行う。
【０００４】
PLL回路１がロック中にアンロックになる理由は、(1) 障害発生、(2) 周辺レベル測定のためである。後者について説明すると、移動電話機は待ち受け時、周辺レベル測定という動作を常時繰り返す。これは、現在捕捉中の基地局と自局の周囲にある他の基地局との受信レベルを測定し、受信レベルが強い基地局へ乗り換えるためである。つまり、一時的に他の基地局の周波数に切り替えてレベル測定し、再び元の基地局の周波数に戻す動作を繰り返す。この時にPLL回路の設定を代えて発振周波数を変えるため一瞬アンロック状態が発生する。
【０００５】
図１３は割込み信号IRQ発生時におけるＣＰＵ５の制御処理フローである。
割込み信号IRQが発生すると（ステップ１０１）、ＣＰＵ５はロック状態においてアンロックを検出したのか、アンロック状態においてロック状態を検出したのかチェックする（ステップ１０２）。ロック状態検出による割込みであれば、アンロックを解除し、ステップ１０１以降の処理を繰り返す。
アンロック状態検出による割込みであれば、一時的にアンロックになったのかチェックするために以下の処理を実行する。すなわち、10msecタイマを設定し(ステップ１０３）、10msecタイマのタイムアウトを待つ(ステップ１０４）。10msecタイムアウトの割込みが発生すればアンロック中であるかチェックし(ステップ１０５）、アンロック中でなくロック状態になっていれば、アンロック処理を終了し、ステップ１０１以降の処理を繰り返す。
アンロック中であれば、５連続アンロック中であるかチェックし（ステップ１０６）、５回に達していなければ、ステップ１０３以降の処理を繰り返す。５連続アンロック中であれば、故障表示その他のアンロック処理を行う（ステップ１０７）。
【０００６】
【発明が解決しようとする課題】
以上のように、移動機のＣＰＵはロック／アンロック状態が検出されて割込み信号が発生すると上記ソフト処理を行う。このソフト処理には相当の消費電流が流れる。又、図１２に示すように従来は、送受信周波数を生成するPLLのロック状態／アンロック状態を検出すると即座に割込み信号IRQを発生してＣＰＵに通知するもので、割込みが頻繁に発生する。このため、状態変化が一時的なもので短時間のうちに元の状態に復旧する場合であっても、従来の移動機はソフト処理を実行してしまい、ソフト処理による消費電流の増加を招く問題があった。
以上から本発明の目的は、低消費電力化が可能なPLLのロック、アンロック状態検出機能を備えた移動無線機を提供することである。
本発明の別の目的は、ソフト処理によらずハード的に状態変化（ロック→アンロック、アンロック→ロック）が一時的であるか否かを判定し、ソフト処理による消費電流の増加を軽減することである。
【０００７】
【課題を解決するための手段】
本発明は、送受信周波数を有するクロック信号を発生する PLL 回路がロック状態あるいはアンロック状態になっていると認定する移動無線機のロック／アンロック状態認定装置であり、基地局から送信されてくるデータを受信するタイミングの直前に PLL 回路に対してクロック信号の発振開始を指示すると共に、該タイミングで受信タイミング信号を発生するタイミング信号発生回路、 PLL 回路より該 PLL 回路がアンロック状態であるかロック状態であるかを示す状態信号を受信し、ロック状態認定中に該状態信号よりアンロック状態になったことを検出したとき、アンロック検出中であることを保持するアンロック検出保持部、アンロック検出中であって前記受信タイミング信号発生時に、前記 PLL 回路からの前記状態信号がアンロック状態を示していればアンロック継続中であると判定し、前記状態信号がロック状態を示していればアンロック継続中でないと判定するアンロック継続判定部、前記 PLL 回路より該 PLL 回路がアンロック状態であるかロック状態であるかを示す状態信号を受信し、アンロック状態認定中に該状態信号よりロック状態になったことを検出したとき、ロック検出中であることを保持するロック検出保持部、ロック検出中であって前記受信タイミング信号発生時に、前記 PLL 回路からの前記状態信号がロック状態を示していればロック継続中であると判定し、前記状態信号がアンロック状態を示していればロック継続中でないと判定するロック継続判定部、前記アンロック継続判定部によりアンロック継続中であると判定されたとき、アンロック状態になったと認定して第１の割込み信号を発生し、かつ、前記ロック継続判定部によりロック継続中であると判定されたとき、ロック状態になったと認定して第２の割込み信号を発生する状態認定部、前記アンロック継続判定部によりアンロック継続中でないと判定されたとき、及び前記第１の割込み信号が発生したとき、前記アンロック検出保持部による前記アンロック検出中であること示す保持状態をクリアするアンロック検出クリア回路、前記ロック継続判定部によりロック継続中でないと判定されたとき、及び前記第２の割込み信号が発生したとき、前記ロック検出保持部による前記ロック検出中であること示す保持状態をクリアするロック検出クリア回路、を備えている。
本発明によれば、ソフト処理によらずハード的に状態変化（ロック→アンロック、アンロック→ロック）が一時的であるか否かを判定でき、ソフト処理による消費電流の増加を軽減できる。
【０００８】
【発明の実施の形態】
（Ａ）本発明の概略
（ａ）アンロック状態に変化したと認定する場合
図１はロック状態認定中にアンロック状態に変化したと認定する本発明の第１の概略説明図、図２は図１の各部のタイムチャートである。
ＰＬＬ回路１０は無線部で使用する所定周波数のクロック信号を発生すると共に、ロック状態時にハイレベル、アンロック状態時にローレベルとなるロック状態信号PLLROCKを出力する。PLLアラーム検出回路２０はロック状態認定中にPLL回路がアンロック状態になったものと認定すると共にこのアンロック状態認定時に割込み信号IRQを出力する。
【０００９】
受信タイミング発生部２１はSYNCNT信号を用いて移動機の待ち受け時におけるパワーセーブ制御を行う。すなわち、受信タイミング発生部２１は、待ち受け時、基地局から送出されるデータを受信するタイミングでSYNCNT信号をPLL回路１０に入力し、該PLL回路の発振開始/停止を制御する。又、受信タイミング発生部２１は受信タイミング信号RXTIMを発生する。
PLLアラーム検出回路２０の送信マスク信号発生部２２は、PLL回路１０から出力するロック状態信号PLLROCKに基づいてPLL回路がアンロック状態にあるときにハイレベル、ロック状態にある時にローレベルの送信マスク信号TXMASKを発生し、送信部３０にアンロック時基地局に対して送信を行わないよう制御する。
【００１０】
アンロック検出保持部２３ａは、送信マスク信号TXMASK（ロック状態信号PLLROCKの反転信号に相当）を受信し、ロック状態認定中に該送信マスク信号TXMASKよりPLL回路がアンロック状態になったことを検出すれば、以後、(1) アンロック状態になったと認定されるまで、あるいは、(2) 一時的にアンロック状態になったにすぎないと判定されるまで、ハイレベルのアンロック検出中信号DETUを出力する。すなわち、図２のタイムチャートのＡにおいて一時的にロック状態になっても、アンロック検出保持部２３ａはアンロック検出中信号DETUをハイレベルに維持する。又、ロック状態認定中にＡにおいてアンロック→ロックに変化しても後述するロック状態検出保持部２６ａ（図３）はロック検出は行わない。
【００１１】
アンロック継続判定部２３ｂは、アンロック検出中（DETU="1")において、受信タイミング発生部２１から受信タイミング信号RXTIMが発生した時に、送信マスク信号TXMASKがアンロック状態を示していればアンロック継続中であると判定し、信号DETを出力する。又、送信マスク信号TXMASKがロック状態を示していればアンロック継続中でないと判定し、すなわち、一時的にアンロック状態になったに過ぎないとしてみなして信号UNDETUを出力する。
状態認定部２４は、信号DETの入力により継続してアンロックであることが検出された時、まさしくアンロック状態になったと認定して割込み信号IRQを発生する。図２のタイムチャートでは、状態認定部２４より割込信号IRQを出力する場合を示している。
ＣＰＵ４０は割込み信号IRQが発生すれば、直ちに故障表示等のアンロック処理を行う。又、クリア回路２５は割込み信号IRQあるいは信号UNDETUが発生すればクリア信号CLRUを発生してアンロック検出保持部２３ａの保持状態（アンロック中）をクリアする。
【００１２】
（ｂ）ロック状態に変化したと認定する場合
図３はアンロック状態認定中にロック状態に変化したと認定する本発明の第２の概略説明図であり、図１と同一部分には同一符号を付している。図４は図１及び図３の各部のタイムチャートである。
ＰＬＬ回路１０は無線部で使用する所定周波数のクロック信号を発生すると共に、ロック状態時にハイレベル、アンロック状態時にローレベルとなるロック状態信号PLLROCKを出力する。PLLアラーム検出回路２０はアンロック状態認定時にPLL回路がロック状態になったものと認定すると共にこのロック状態認定時に割込み信号IRQを出力する。
受信タイミング発生部２１はSYNCNT信号を用いて移動機の待ち受け時におけるパワーセーブ制御を行う。すなわち、受信タイミング発生部２１は、待ち受け時、基地局から送出されるデータを受信するタイミングでSYNCNT信号をPLL回路１０に入力し、該PLL回路の発振開始/停止を制御する。又、受信タイミング発生部２１は受信タイミング信号RXTIMを発生する。
【００１３】
PLLアラーム検出回路２０の送信マスク信号発生部２２は、PLL回路１０から出力するロック状態信号PLLROCKに基づいてPLL回路がアンロック状態にあるときにハイレベル、ロック状態にある時にローレベルの送信マスク信号TXMASKを発生し、送信部３０にアンロック時基地局に対して送信を行わないよう制御する。
ロック検出保持部２６ａは、送信マスク信号TXMASKを受信し、アンロック状態認定中に該送信マスク信号TXMASKよりPLL回路がロック状態になったことを検出したとき、以後、(1) ロック状態になったと認定されるまで、あるいは、(2) 一時的にロック状態になったにすぎないと判定されるまで、ハイレベルのロック検出中信号DETDを出力する。すなわち、図４のタイムチャートのＢで示すように途中でアンロック状態になってもロック検出保持部２６ａは、ロック検出中信号DETDをハイレベルに維持する。又、アンロック状態認定中にロック→アンロックに変化しても図１のアンロック検出保持部２３ａはアンロック検出をしない。
【００１４】
ロック継続判定部２６ｂは、ロック検出中（DETD="1")において、受信タイミング発生部２１から受信タイミング信号RXTIMが発生した時に、送信マスク信号TXMASKがロック状態を示していればロック継続中であると判定し、信号DETを出力する。しかし、送信マスク信号TXMASKがアンロック状態を示していればロック継続中でないと判定し、すなわち、一時的にロック状態になったに過ぎないとみなして信号UNDETDを出力する。
状態認定部２４は、信号UNDETDの入力によりロックが検出されてから継続してロックであることが検出された時、まさしくロック状態になったと認定して割込み信号IRQを発生する。図４のタイムチャートでは、受信タイミング信号RXTIMが発生した時、送信マスク信号TXMASKはアンロック状態であるため割込み信号IRQが発生せず、ロック継続判定部２６ｂから信号UNDETDが出力する場合が示されている。
ＣＰＵ４０は割込み信号IRQが発生すれば、直ちにアンロック処理を中断し、復旧処理を行う。又、クリア回路２７は割込み信号IRQあるいは信号UNDETDが発生すればクリア信号CLRDを発生してロック検出保持部２６ａの保持状態（ロック中）をクリアする。
【００１５】
（Ｂ）移動無線機の全体の構成
図５は移動無線機の全体の構成図で、図１及び図３と同一部分には同一符号を付しており、１０はPLL回路、２０はPLLアラーム検出回路、２１は受信タイミング制御回路、３０は送信部、４０はＣＰＵである。
移動無線機は、大別するとベースバンド部１０１と無線部１０２で構成され、ベースバンド１０１はPLLアラーム検出回路２０、受信タイミング制御回路２１、送信部３０、ＣＰＵ４０に加えて、受信部５０、送信データをアナログに変換したり、受信データをディジタルに変換する変換部６０を有している。
【００１６】
無線部１０２において、PLL回路１０は直交変復調用及び周波数変換用のクロックを発生し、発振部８１はPLL回路から出力するクロック信号を持ちいて直交変調／直交復調用の周波数を有する正弦波信号を発生し、発振部８２はクロック信号を持ちいてアップコンバート／ダウンコンバート用の周波数を有する正弦波信号を発生する。直交変調部８３は入力信号に直交変調を施し、周波数アップコンバータ８４は直交変調部の出力信号を高周波信号に変換し(IF→RF)、パワーアンプ８５→デュープレックス８６→アンテナ８７を介して放射する。周波数ダウンコンバータ８９はアンテナ８７→デュープレックス８６→ＲＦアンプ８８を介して受信した高周波信号を中間周波信号に変換し(RF→IF)、直交復調部９０は入力信号に直交復調処理を施してベースバンド部１０１に入力する。
【００１７】
（Ｃ）送受信タイミング
図６は基地局との送受信タイミング説明図であり、図６（ａ）は３チャンネルTDMAの場合（１フレーム３多重の場合）を示している。各チャンネルは１フレーム毎に受信スロットＲ、アイドルスロットＩ、送信スロットＴを交互に繰り返すと共に、Ｒ→Ｉ→Ｔの変化タイミングをずらし、各タイムスロットにおいて受信スロットが重ならず、かつ、送信スロットが重ならないようにしている。０番目から３５番目の３６フレームで１マルチフレームを構成している。
受信タイミング制御回路２１は待ち受け時、図６（ｂ）に示すように所定フレームの受信タイミング（受信スロットＲ）より少し早目にSYNCNT信号を発生し、受信スロットＲの終了によりその発生を停止する。この結果、PLL回路１０はSYNCNT信号によりクロック信号の発振動作を開始し、受信スロットＲの期間において確実にロックして基地局の送受信を可能にする。又、受信タイミング制御回路２１は、受信スロットＲの先頭で受信タイミング信号RXTIMを発生する。
一方、通話中において、受信タイミング制御回路２１は、図６（ｃ）に示すように連続してSYNCNT信号を発生し、各フレームの受信スロットＲの先頭で受信タイミング信号RXTIMを発生する。
【００１８】
（Ｄ）PLL回路構成
図７はPLL回路の構成図であり、１０ａは基準周波数のクロックを発生する基準周波数発振器、１０ｂは基準周波数のクロックを分周して周波数ｆrの基準クロックを出力する基準分周回路、１０ｃは基準クロック信号と後述する比較分周回路から出力するクロック信号の位相を比較する位相比較器、１０ｄは位相差に応じた電圧信号を出力するチャージャポンプ、１０ｅは出力信号を平滑化するループフィルタ、１０ｆはループフィルタ出力(位相差)に比例した周波数ｆ0のクロック信号を出力するVCO(voltage vontrol oscillator)、１０ｅはプリスケーラを備え、周波数ｆ0の出力クロック信号を１／Ｎに分周して周波数ｆiのクロック信号を出力する比較分周回路、１０ｇはロック検出回路であり、発振周波数がロックレンジ内にあって周波数制御が可能な状態(ロック状態)であるか、発振周波数がロックレンジ外にあって周波数制御が不可能な状態(アンロック状態)にあるか検出し、ロック時ハイレベル、アンロック時ローレベルのロック状態信号PLLROCKを出力する。１０ｈはパワーセーブ制御を行う間欠動作制御回路で、SYNCNT信号がハイレベルになったときPLL回路の発振動作を開始し、ローレベルになったとき発振動作を停止させるものである。
【００１９】
SYNCNT信号がハイレベルになると、PLL回路11は発振動作を開始する。すなわち、基準分周回路１０ｂは基準周波数発振器１０ａから出力するクロックを分周し、得られた基準クロックを位相比較器１０ｃに入力する。比較分周回路１０ｅはPLL回路の外部端子から入力するプリスケーラ設定値Ｎで出力クロックを分周し、比較用のクロックを生成し、位相比較器１０ｃに入力する。
位相比較器１０ｃは入力端子に入力する２つのクロックの位相を比較し、チャージャポンプ１０ｄに比較結果を出力する。チャージャポンプ１０ｄは、比較結果に位相差があると該位相差に比例したレベルを有する電圧信号を出力し、ループフィルタ１０ｅを経由してVCO １０ｆに入力する。VCO １０ｆは入力電圧レベルに比例した周波数ｆ0のクロックを出力し、該出力クロックを比較分周回路１０ｅに入力する。以後、上記制御を位相差がなくなるまで繰り返す。
【００２０】
VCO １０ｆから出力するクロック周波数をｆ0、比較分周回路１０ｅから出力すクロック周波数をｆi、基準クロック周波数をｆr、プリスケーラ設定値をＮとすれば、位相差が零になったとき、次式
ｆi＝ｆr
ｆi＝ｆ0／Ｎ
が成立し、出力クロックの周波数ｆ0は
ｆ0＝Ｎ・ｆr (1)
となる。(1)式よりＮを代えることによりPLL回路より任意の周波数のクロックを出力することができる。
【００２１】
（Ｅ）PLLアラーム検出回路
図８は本発明のPLLアラーム検出回路２０の詳細回路で、図１、図３と同一部分には同一符号を付している。図９は図８の各部信号のタイムチャートである。
送信マスク信号発生部22はNOR回路221で構成され、SYNCNT信号の反転信号とロック状態信号PLLROCKのNOR演算を行って、PLL回路のアンロック、ロックに応じた送信マスク信号TXMASKを発生する。
アンロック検出保持部２３ａは、前段の２つのＤフリップフロップ23a1,23a2とAND回路23a3により、送信マスク信号がハイレベルになった瞬間(アンロックになった瞬間)にパルスを発生し、このとき信号DETDがローレベルであればJKフリップフロップ23a4をセットし、アンロック検出状態を保存する。信号DETDがローレベルということは、現在PLL回路がロック状態であると認定中であることを意味する。JKフリップフロップ23a4は検出クリア回路２５からクリア信号CLRUが発生するまでアンロック検出状態を保持し、ハイレベルのアンロック検出中信号DETUを出力する。
【００２２】
アンロック継続判定部２３ｂは、受信タイミング信号RXTIM発生時に、(1) 送信マスク信号TKMASKがハイレベルであり(Dフリップフロップ23a1がハイレベル)、(2) アンロック検出保持部２３ａがハイレベルのアンロック検出中信号DETUを出力しているとき、AND回路23b1の出力信号DETをハイレベルにする。この結果、JKフリップフロップ23b2がセットされ、又、状態認定部２４はアンロック検出回数を１カウントアップする。
アンロック継続判定部２３ｂは、次の受信タイミング信号RXTIM発生時にも、(1) 送信マスク信号TXMASKがハイレベルであり、(2) アンロック検出保持部２３ａがハイレベルのアンロック検出中信号DETUを出力していれば、再度AND回路23b1の出力信号DETをハイレベルにし、状態認定部２４はアンロック検出回数を再び１カウントアップする。
しかし、前記次の受信タイミング信号RXTIM発生時に、送信マスク信号 TXMASKがローレベルであれば、AND回路23b1の出力信号DETはハイレベルとならない。一方、AND回路23b3の出力がハイレベルになり、JKフリップフロップ23b4がセットされて信号UNDETUが発生し、クリア回路２５に入力する。
【００２３】
状態認定部２４の検出回数保持回路２４ａはカウンタ２４ａ1を備え、アンロック継続判定部２３ｂのAND回路23b1の出力信号DETがハイレベルになった回数(アンロック検出回数)Ｍを保持し、一致回路２３ｂは予め設定されている設定回数CNTと検出回数Ｍを比較し、一致すれば割込み信号IRQを発生する。
クリア回路２５は割込み信号IRQが発生すると、あるいは、設定回数になる前にロック状態に戻って信号UNDETUが発生すると、クリア信号CLRUを発生し、JKフリップフロップ23a4, 23b2, 23b4及びカウンタ24a1をクリアする。
図９のタイムチャートでは、２回連続してAND回路23b1の出力がハイレベルになり(信号DETがハイレベル)、これによりカウンタ24a1の検出回数が２になり、設定回数２と一致して割込み信号IRQが発生した場合を示している。
一方、ロック検出保持部２６ａは、前段の２つのＤフリップフロップ26a1,26a2とNOR回路26a3により、送信マスク信号がローレベルになった瞬間(ロックになった瞬間)にパルスを発生し、このとき信号DETUがローレベルであればJKフリップフロップ26a4をセットし、ロック検出状態を保存する。信号DETUがローレベルということは、現在PLL回路がアンロック状態であると認定中であることを意味する。 JKフリップフロップ26a4は検出クリア回路２７からクリア信号CLRDが発生するまでロック検出状態を保持し、ハイレベルのロック検出中信号DETDを出力する。
【００２４】
ロック継続判定部２６ｂは、受信タイミング信号RXTIM発生時に、(1) 送信マスク信号TKMASKがローレベルであり(Dフリップフロップ26a1がローレベル)、(2)ロック検出保持部２６ａがハイレベルのロック検出中信号DETDを出力しているとき、AND回路26b1の出力信号DETをハイレベルにする。この結果、JKフリップフロップ26b2がセットされ、又、状態認定部２４はロック検出回数を１カウントアップする。
アンロック継続判定部２６ｂは、次の受信タイミング信号RXTIM発生時にも、 (1) 送信マスク信号TXMASKがローレベルであり、(2) ロック検出保持部２６ａがハイレベルのロック検出中信号DETDを出力していれば、再度AND26b1の出力信号DETをハイレベルにし、状態認定部２４はロック検出回数を再び１カウントアップする。
しかし、前記次の受信タイミング信号RXTIM発生時に、送信マスク信号TXMASKがハイレベルであれば、AND回路26b1の出力信号DETはハイレベルにならない。一方、AND回路26b3の出力がハイレベルになり、JKフリップフロップ26b4がセットされて信号UNDETDが発生し、クリア回路２７に入力する。
【００２５】
状態認定部２４の検出回数保持回路２４ａは、ロック継続判定部２６ｂのAND回路26b1の出力信号DETがハイレベルになった回数(ロック検出回数)Ｍを保持し、一致回路２４ｂは予め設定されている設定回数CNTと検出回数Ｍを比較し、一致すれば割込み信号IRQを発生する。
クリア回路２７は割込み信号IRQが発生すると、あるいは、設定回数になる前にアンロック状態に戻って信号UNDETDが発生すると、クリア信号CLRDを発生し、JKフリップフロップ26a4, 26b2, 26b4及びカウンタ24a1をクリアする。
図９のタイムチャートでは、２回連続してAND回路23b1の出力がハイレベルにならず、このため、割込み信号IRQが発生せず、代りに信号UNDETDが発生した場合を示している。すなわち、２回目の受信タイミング信号RXTIM発生時にロック状態に復帰しており、AND回路26b1の出力信号DETがハイレベルにならず、信号UNDETDが発生した場合を示している。
【００２６】
（Ｆ）アンロック／ロック認定時における割込み処理
図１０は割込み信号IRQ発生時におけるＣＰＵの割込み処理フローである。割込み信号IRQが発生すれば(ステップ２０１)、アンロック状態になったと認定されて割込み信号が発生したのか、ロック状態になったと認定されて割込み信号が発生したのかチェックする（ステップ２０２）。アンロック状態になったと認定されて割込み信号が発生した場合には、故障表示などのアンロック処理を行うステップ２０３）。一方、ロック状態になったと認定されて割込み信号が発生した場合には、復旧処理を行い（ステップ２０４）、以後ステップ２０１以降の処理を行う。
本発明では、ハードウェアで真にアンロック状態なったことを検出しているため、割込み信号が発生してもソフト処理で従来のように真のアンロックか一時的なアンロックかを判定する必要がないため、ソフト処理による消費電流を軽減できる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００２７】
【発明の効果】
以上本発明によれば、ロック状態認定中にPLL回路がアンロック状態になった時、該アンロック状態が所定時間以上継続するかをハードウェアで検出し、継続する場合のみアンロック状態になったと認定してＣＰＵに割込み信号を入力してアンロック割込み処理を実行させ、又、アンロック状態認定中にPLL回路がロック状態になった時、該ロック状態が所定時間以上継続するかをハードウェアで検出し、継続する場合のみロック状態になったと認定してＣＰＵに割込み信号を入力してロック割込み処理を実行させるようにしたから、ソフト処理によらずハード的に状態変化（ロック→アンロック、アンロック→ロック）が一時的であるか否かを判定でき、ソフト処理による消費電流の増加を軽減できる。
【００２８】
又、本発明によれば、アンロック検出中であって受信タイミング信号発生時にPLL回路が依然としてアンロック状態を示していればアンロック継続中であると判定し、又、ロック検出中であって受信タイミング信号発生時にPLL回路がロック状態を示していれば依然としてロック継続中であると判定するようにしたから、簡単にアンロック状態及びロック状態が継続していることを判断できる。
又、本発明によれば、アンロック状態またはロック状態になったと認定する回数を設定しておき、同じ状態を設定回数検出したかによりアンロック状態あるいはロック状態になったと認定するから、正確に状態認定時間を設定できる。
又、本発明によれば、一時的にアンロック状態あるいはロック状態になたっと判定された時、アンロック検出中あるいはロック検出中をクリアして最初からアンロック継続判断あるいはロック継続判断を行うようにしたから、正確な状態認定を行うことができる。
又、本発明によれば、PLL回路から出力する状態信号に基づいてPLL回路がアンロック状態にあるとき送信マスク信号を発生して基地局に対し送信を行わないように制御することができる。
【図面の簡単な説明】
【図１】ロック状態認定中にアンロック状態に変化したと認定する本発明の概略説明図である。
【図２】図１のタイムチャートである。
【図３】アンロック状態認定中にロック状態に変化したと認定する本発明の概略説明図である。
【図４】図３のタイムチャートである。
【図５】移動無線機の全体構成図である。
【図６】送受信タイミング説明図である。
【図７】 PLL回路の構成図である。
【図８】本発明のPLLアラーム検出回路の詳細図である。
【図９】図８の各部信号タイムチャートである。
【図１０】本発明の割込み信号発生時の処理フローである。
【図１１】従来の移動無線機のPLLアンロック/ロック検出回路である。
【図１２】図１１のタイムチャートである。
【図１３】割込み信号発生時の処理フローである。
【符号の説明】
１０・・ＰＬＬ回路
２０・・PLLアラーム検出回路
２１・・受信タイミング発生部
２２・・送信マスク信号発生部
２３ａ・・アンロック検出保持部
２３ｂ・・アンロック継続判定部
２４・・状態認定部
２５・・クリア回路
３０・・送信部
４０・・ＣＰＵ
【発明の属する技術分野】
本発明は移動無線機に係わり、特に、低消費電力化が可能なPLLのロック、アンロックの検出が可能な移動無線機に関する。
に関する。
【０００２】
【従来の技術】
移動無線機においては、年々低消費電力化が進んでいるが、少しでも無駄な動作が少なく、ソフトの処理も少ない検出方法が必要とされている。
図１１は従来の移動無線機のPLLアンロック／ロック検出回路のブロック図、図１２は図１１の各部タイムチャートである。PLL回路１は変復調用及びアップ／ダウンコンバート用の周波数信号を発生して図示しない無線部に入力する。又、PLL回路はロック状態時にハイレベル、アンロック状態時にローレベルとなるロック状態信号PLLROCKを出力する。受信タイミング制御回路２は、SYNCNT信号を用いて移動機の待ち受け時にパワーセーブ制御を行う。すなわち、受信タイミング制御回路２は待ち受け時、基地局から送出されるデータを受信するタイミングにおいてSYNCNT信号を発生してPLL回路１にクロック信号の発振動作開始を指示し、それ以外はPLL回路の発信動作の停止を指示する。アラーム検出回路３は同期状態信号PLLROCKに基づいて送信マスク信号TXMASKを発生すると共に、アンロック状態検出時及びロック状態検出時にそれぞれ割込み信号IRQを発生してＣＰＵ５に入力する。
【０００３】
全体の動作を簡単に説明すると、受信タイミング制御回路２は、移動機待ち受け時、基地局からのデータを受信するタイミングで図７に示すSYNCNT信号をPLL回路１及び検出回路３へ出力し、受信開始を通知する。PLL回路１はSNNCNT信号の受信によりクロックの発振制御を開始し、発信周波数がロックレンジ内に存在してPLL回路がロック状態にあればハイレベルの、又、発信周波数がロックレンジ内に存在せずアンロック状態にあればローレベルのロック状態信号PLLROCKを発生してアラーム検出回路３へ入力する。
アラーム検出回路３は、SYNCNT信号とロック状態信号PLLROCKを受け、アンロック状態における送信を防ぐ為、送信マスク信号TXMASKを発生して送信部４に入力する。また、アラーム検出回路３は、送信マスク信号TXMASKの立上り、立ち下がり時、すなわち、PLL回路のアンロック、ロック検出時、アラーム検出としてＣＰＵ５に対して割込み信号IRQを出力する。送信部４は送信マスク信号TXMASK信号によりアンロック時にデータ送信をしないように制御し、ＣＰＵ５はアンロック検出時及びロック検出時に所定のアンロック処理、ロック処理を行う。
【０００４】
PLL回路１がロック中にアンロックになる理由は、(1) 障害発生、(2) 周辺レベル測定のためである。後者について説明すると、移動電話機は待ち受け時、周辺レベル測定という動作を常時繰り返す。これは、現在捕捉中の基地局と自局の周囲にある他の基地局との受信レベルを測定し、受信レベルが強い基地局へ乗り換えるためである。つまり、一時的に他の基地局の周波数に切り替えてレベル測定し、再び元の基地局の周波数に戻す動作を繰り返す。この時にPLL回路の設定を代えて発振周波数を変えるため一瞬アンロック状態が発生する。
【０００５】
図１３は割込み信号IRQ発生時におけるＣＰＵ５の制御処理フローである。
割込み信号IRQが発生すると（ステップ１０１）、ＣＰＵ５はロック状態においてアンロックを検出したのか、アンロック状態においてロック状態を検出したのかチェックする（ステップ１０２）。ロック状態検出による割込みであれば、アンロックを解除し、ステップ１０１以降の処理を繰り返す。
アンロック状態検出による割込みであれば、一時的にアンロックになったのかチェックするために以下の処理を実行する。すなわち、10msecタイマを設定し(ステップ１０３）、10msecタイマのタイムアウトを待つ(ステップ１０４）。10msecタイムアウトの割込みが発生すればアンロック中であるかチェックし(ステップ１０５）、アンロック中でなくロック状態になっていれば、アンロック処理を終了し、ステップ１０１以降の処理を繰り返す。
アンロック中であれば、５連続アンロック中であるかチェックし（ステップ１０６）、５回に達していなければ、ステップ１０３以降の処理を繰り返す。５連続アンロック中であれば、故障表示その他のアンロック処理を行う（ステップ１０７）。
【０００６】
【発明が解決しようとする課題】
以上のように、移動機のＣＰＵはロック／アンロック状態が検出されて割込み信号が発生すると上記ソフト処理を行う。このソフト処理には相当の消費電流が流れる。又、図１２に示すように従来は、送受信周波数を生成するPLLのロック状態／アンロック状態を検出すると即座に割込み信号IRQを発生してＣＰＵに通知するもので、割込みが頻繁に発生する。このため、状態変化が一時的なもので短時間のうちに元の状態に復旧する場合であっても、従来の移動機はソフト処理を実行してしまい、ソフト処理による消費電流の増加を招く問題があった。
以上から本発明の目的は、低消費電力化が可能なPLLのロック、アンロック状態検出機能を備えた移動無線機を提供することである。
本発明の別の目的は、ソフト処理によらずハード的に状態変化（ロック→アンロック、アンロック→ロック）が一時的であるか否かを判定し、ソフト処理による消費電流の増加を軽減することである。
【０００７】
【課題を解決するための手段】
本発明は、送受信周波数を有するクロック信号を発生する PLL 回路がロック状態あるいはアンロック状態になっていると認定する移動無線機のロック／アンロック状態認定装置であり、基地局から送信されてくるデータを受信するタイミングの直前に PLL 回路に対してクロック信号の発振開始を指示すると共に、該タイミングで受信タイミング信号を発生するタイミング信号発生回路、 PLL 回路より該 PLL 回路がアンロック状態であるかロック状態であるかを示す状態信号を受信し、ロック状態認定中に該状態信号よりアンロック状態になったことを検出したとき、アンロック検出中であることを保持するアンロック検出保持部、アンロック検出中であって前記受信タイミング信号発生時に、前記 PLL 回路からの前記状態信号がアンロック状態を示していればアンロック継続中であると判定し、前記状態信号がロック状態を示していればアンロック継続中でないと判定するアンロック継続判定部、前記 PLL 回路より該 PLL 回路がアンロック状態であるかロック状態であるかを示す状態信号を受信し、アンロック状態認定中に該状態信号よりロック状態になったことを検出したとき、ロック検出中であることを保持するロック検出保持部、ロック検出中であって前記受信タイミング信号発生時に、前記 PLL 回路からの前記状態信号がロック状態を示していればロック継続中であると判定し、前記状態信号がアンロック状態を示していればロック継続中でないと判定するロック継続判定部、前記アンロック継続判定部によりアンロック継続中であると判定されたとき、アンロック状態になったと認定して第１の割込み信号を発生し、かつ、前記ロック継続判定部によりロック継続中であると判定されたとき、ロック状態になったと認定して第２の割込み信号を発生する状態認定部、前記アンロック継続判定部によりアンロック継続中でないと判定されたとき、及び前記第１の割込み信号が発生したとき、前記アンロック検出保持部による前記アンロック検出中であること示す保持状態をクリアするアンロック検出クリア回路、前記ロック継続判定部によりロック継続中でないと判定されたとき、及び前記第２の割込み信号が発生したとき、前記ロック検出保持部による前記ロック検出中であること示す保持状態をクリアするロック検出クリア回路、を備えている。
本発明によれば、ソフト処理によらずハード的に状態変化（ロック→アンロック、アンロック→ロック）が一時的であるか否かを判定でき、ソフト処理による消費電流の増加を軽減できる。
【０００８】
【発明の実施の形態】
（Ａ）本発明の概略
（ａ）アンロック状態に変化したと認定する場合
図１はロック状態認定中にアンロック状態に変化したと認定する本発明の第１の概略説明図、図２は図１の各部のタイムチャートである。
ＰＬＬ回路１０は無線部で使用する所定周波数のクロック信号を発生すると共に、ロック状態時にハイレベル、アンロック状態時にローレベルとなるロック状態信号PLLROCKを出力する。PLLアラーム検出回路２０はロック状態認定中にPLL回路がアンロック状態になったものと認定すると共にこのアンロック状態認定時に割込み信号IRQを出力する。
【０００９】
受信タイミング発生部２１はSYNCNT信号を用いて移動機の待ち受け時におけるパワーセーブ制御を行う。すなわち、受信タイミング発生部２１は、待ち受け時、基地局から送出されるデータを受信するタイミングでSYNCNT信号をPLL回路１０に入力し、該PLL回路の発振開始/停止を制御する。又、受信タイミング発生部２１は受信タイミング信号RXTIMを発生する。
PLLアラーム検出回路２０の送信マスク信号発生部２２は、PLL回路１０から出力するロック状態信号PLLROCKに基づいてPLL回路がアンロック状態にあるときにハイレベル、ロック状態にある時にローレベルの送信マスク信号TXMASKを発生し、送信部３０にアンロック時基地局に対して送信を行わないよう制御する。
【００１０】
アンロック検出保持部２３ａは、送信マスク信号TXMASK（ロック状態信号PLLROCKの反転信号に相当）を受信し、ロック状態認定中に該送信マスク信号TXMASKよりPLL回路がアンロック状態になったことを検出すれば、以後、(1) アンロック状態になったと認定されるまで、あるいは、(2) 一時的にアンロック状態になったにすぎないと判定されるまで、ハイレベルのアンロック検出中信号DETUを出力する。すなわち、図２のタイムチャートのＡにおいて一時的にロック状態になっても、アンロック検出保持部２３ａはアンロック検出中信号DETUをハイレベルに維持する。又、ロック状態認定中にＡにおいてアンロック→ロックに変化しても後述するロック状態検出保持部２６ａ（図３）はロック検出は行わない。
【００１１】
アンロック継続判定部２３ｂは、アンロック検出中（DETU="1")において、受信タイミング発生部２１から受信タイミング信号RXTIMが発生した時に、送信マスク信号TXMASKがアンロック状態を示していればアンロック継続中であると判定し、信号DETを出力する。又、送信マスク信号TXMASKがロック状態を示していればアンロック継続中でないと判定し、すなわち、一時的にアンロック状態になったに過ぎないとしてみなして信号UNDETUを出力する。
状態認定部２４は、信号DETの入力により継続してアンロックであることが検出された時、まさしくアンロック状態になったと認定して割込み信号IRQを発生する。図２のタイムチャートでは、状態認定部２４より割込信号IRQを出力する場合を示している。
ＣＰＵ４０は割込み信号IRQが発生すれば、直ちに故障表示等のアンロック処理を行う。又、クリア回路２５は割込み信号IRQあるいは信号UNDETUが発生すればクリア信号CLRUを発生してアンロック検出保持部２３ａの保持状態（アンロック中）をクリアする。
【００１２】
（ｂ）ロック状態に変化したと認定する場合
図３はアンロック状態認定中にロック状態に変化したと認定する本発明の第２の概略説明図であり、図１と同一部分には同一符号を付している。図４は図１及び図３の各部のタイムチャートである。
ＰＬＬ回路１０は無線部で使用する所定周波数のクロック信号を発生すると共に、ロック状態時にハイレベル、アンロック状態時にローレベルとなるロック状態信号PLLROCKを出力する。PLLアラーム検出回路２０はアンロック状態認定時にPLL回路がロック状態になったものと認定すると共にこのロック状態認定時に割込み信号IRQを出力する。
受信タイミング発生部２１はSYNCNT信号を用いて移動機の待ち受け時におけるパワーセーブ制御を行う。すなわち、受信タイミング発生部２１は、待ち受け時、基地局から送出されるデータを受信するタイミングでSYNCNT信号をPLL回路１０に入力し、該PLL回路の発振開始/停止を制御する。又、受信タイミング発生部２１は受信タイミング信号RXTIMを発生する。
【００１３】
PLLアラーム検出回路２０の送信マスク信号発生部２２は、PLL回路１０から出力するロック状態信号PLLROCKに基づいてPLL回路がアンロック状態にあるときにハイレベル、ロック状態にある時にローレベルの送信マスク信号TXMASKを発生し、送信部３０にアンロック時基地局に対して送信を行わないよう制御する。
ロック検出保持部２６ａは、送信マスク信号TXMASKを受信し、アンロック状態認定中に該送信マスク信号TXMASKよりPLL回路がロック状態になったことを検出したとき、以後、(1) ロック状態になったと認定されるまで、あるいは、(2) 一時的にロック状態になったにすぎないと判定されるまで、ハイレベルのロック検出中信号DETDを出力する。すなわち、図４のタイムチャートのＢで示すように途中でアンロック状態になってもロック検出保持部２６ａは、ロック検出中信号DETDをハイレベルに維持する。又、アンロック状態認定中にロック→アンロックに変化しても図１のアンロック検出保持部２３ａはアンロック検出をしない。
【００１４】
ロック継続判定部２６ｂは、ロック検出中（DETD="1")において、受信タイミング発生部２１から受信タイミング信号RXTIMが発生した時に、送信マスク信号TXMASKがロック状態を示していればロック継続中であると判定し、信号DETを出力する。しかし、送信マスク信号TXMASKがアンロック状態を示していればロック継続中でないと判定し、すなわち、一時的にロック状態になったに過ぎないとみなして信号UNDETDを出力する。
状態認定部２４は、信号UNDETDの入力によりロックが検出されてから継続してロックであることが検出された時、まさしくロック状態になったと認定して割込み信号IRQを発生する。図４のタイムチャートでは、受信タイミング信号RXTIMが発生した時、送信マスク信号TXMASKはアンロック状態であるため割込み信号IRQが発生せず、ロック継続判定部２６ｂから信号UNDETDが出力する場合が示されている。
ＣＰＵ４０は割込み信号IRQが発生すれば、直ちにアンロック処理を中断し、復旧処理を行う。又、クリア回路２７は割込み信号IRQあるいは信号UNDETDが発生すればクリア信号CLRDを発生してロック検出保持部２６ａの保持状態（ロック中）をクリアする。
【００１５】
（Ｂ）移動無線機の全体の構成
図５は移動無線機の全体の構成図で、図１及び図３と同一部分には同一符号を付しており、１０はPLL回路、２０はPLLアラーム検出回路、２１は受信タイミング制御回路、３０は送信部、４０はＣＰＵである。
移動無線機は、大別するとベースバンド部１０１と無線部１０２で構成され、ベースバンド１０１はPLLアラーム検出回路２０、受信タイミング制御回路２１、送信部３０、ＣＰＵ４０に加えて、受信部５０、送信データをアナログに変換したり、受信データをディジタルに変換する変換部６０を有している。
【００１６】
無線部１０２において、PLL回路１０は直交変復調用及び周波数変換用のクロックを発生し、発振部８１はPLL回路から出力するクロック信号を持ちいて直交変調／直交復調用の周波数を有する正弦波信号を発生し、発振部８２はクロック信号を持ちいてアップコンバート／ダウンコンバート用の周波数を有する正弦波信号を発生する。直交変調部８３は入力信号に直交変調を施し、周波数アップコンバータ８４は直交変調部の出力信号を高周波信号に変換し(IF→RF)、パワーアンプ８５→デュープレックス８６→アンテナ８７を介して放射する。周波数ダウンコンバータ８９はアンテナ８７→デュープレックス８６→ＲＦアンプ８８を介して受信した高周波信号を中間周波信号に変換し(RF→IF)、直交復調部９０は入力信号に直交復調処理を施してベースバンド部１０１に入力する。
【００１７】
（Ｃ）送受信タイミング
図６は基地局との送受信タイミング説明図であり、図６（ａ）は３チャンネルTDMAの場合（１フレーム３多重の場合）を示している。各チャンネルは１フレーム毎に受信スロットＲ、アイドルスロットＩ、送信スロットＴを交互に繰り返すと共に、Ｒ→Ｉ→Ｔの変化タイミングをずらし、各タイムスロットにおいて受信スロットが重ならず、かつ、送信スロットが重ならないようにしている。０番目から３５番目の３６フレームで１マルチフレームを構成している。
受信タイミング制御回路２１は待ち受け時、図６（ｂ）に示すように所定フレームの受信タイミング（受信スロットＲ）より少し早目にSYNCNT信号を発生し、受信スロットＲの終了によりその発生を停止する。この結果、PLL回路１０はSYNCNT信号によりクロック信号の発振動作を開始し、受信スロットＲの期間において確実にロックして基地局の送受信を可能にする。又、受信タイミング制御回路２１は、受信スロットＲの先頭で受信タイミング信号RXTIMを発生する。
一方、通話中において、受信タイミング制御回路２１は、図６（ｃ）に示すように連続してSYNCNT信号を発生し、各フレームの受信スロットＲの先頭で受信タイミング信号RXTIMを発生する。
【００１８】
（Ｄ）PLL回路構成
図７はPLL回路の構成図であり、１０ａは基準周波数のクロックを発生する基準周波数発振器、１０ｂは基準周波数のクロックを分周して周波数ｆrの基準クロックを出力する基準分周回路、１０ｃは基準クロック信号と後述する比較分周回路から出力するクロック信号の位相を比較する位相比較器、１０ｄは位相差に応じた電圧信号を出力するチャージャポンプ、１０ｅは出力信号を平滑化するループフィルタ、１０ｆはループフィルタ出力(位相差)に比例した周波数ｆ0のクロック信号を出力するVCO(voltage vontrol oscillator)、１０ｅはプリスケーラを備え、周波数ｆ0の出力クロック信号を１／Ｎに分周して周波数ｆiのクロック信号を出力する比較分周回路、１０ｇはロック検出回路であり、発振周波数がロックレンジ内にあって周波数制御が可能な状態(ロック状態)であるか、発振周波数がロックレンジ外にあって周波数制御が不可能な状態(アンロック状態)にあるか検出し、ロック時ハイレベル、アンロック時ローレベルのロック状態信号PLLROCKを出力する。１０ｈはパワーセーブ制御を行う間欠動作制御回路で、SYNCNT信号がハイレベルになったときPLL回路の発振動作を開始し、ローレベルになったとき発振動作を停止させるものである。
【００１９】
SYNCNT信号がハイレベルになると、PLL回路11は発振動作を開始する。すなわち、基準分周回路１０ｂは基準周波数発振器１０ａから出力するクロックを分周し、得られた基準クロックを位相比較器１０ｃに入力する。比較分周回路１０ｅはPLL回路の外部端子から入力するプリスケーラ設定値Ｎで出力クロックを分周し、比較用のクロックを生成し、位相比較器１０ｃに入力する。
位相比較器１０ｃは入力端子に入力する２つのクロックの位相を比較し、チャージャポンプ１０ｄに比較結果を出力する。チャージャポンプ１０ｄは、比較結果に位相差があると該位相差に比例したレベルを有する電圧信号を出力し、ループフィルタ１０ｅを経由してVCO １０ｆに入力する。VCO １０ｆは入力電圧レベルに比例した周波数ｆ0のクロックを出力し、該出力クロックを比較分周回路１０ｅに入力する。以後、上記制御を位相差がなくなるまで繰り返す。
【００２０】
VCO １０ｆから出力するクロック周波数をｆ0、比較分周回路１０ｅから出力すクロック周波数をｆi、基準クロック周波数をｆr、プリスケーラ設定値をＮとすれば、位相差が零になったとき、次式
ｆi＝ｆr
ｆi＝ｆ0／Ｎ
が成立し、出力クロックの周波数ｆ0は
ｆ0＝Ｎ・ｆr (1)
となる。(1)式よりＮを代えることによりPLL回路より任意の周波数のクロックを出力することができる。
【００２１】
（Ｅ）PLLアラーム検出回路
図８は本発明のPLLアラーム検出回路２０の詳細回路で、図１、図３と同一部分には同一符号を付している。図９は図８の各部信号のタイムチャートである。
送信マスク信号発生部22はNOR回路221で構成され、SYNCNT信号の反転信号とロック状態信号PLLROCKのNOR演算を行って、PLL回路のアンロック、ロックに応じた送信マスク信号TXMASKを発生する。
アンロック検出保持部２３ａは、前段の２つのＤフリップフロップ23a1,23a2とAND回路23a3により、送信マスク信号がハイレベルになった瞬間(アンロックになった瞬間)にパルスを発生し、このとき信号DETDがローレベルであればJKフリップフロップ23a4をセットし、アンロック検出状態を保存する。信号DETDがローレベルということは、現在PLL回路がロック状態であると認定中であることを意味する。JKフリップフロップ23a4は検出クリア回路２５からクリア信号CLRUが発生するまでアンロック検出状態を保持し、ハイレベルのアンロック検出中信号DETUを出力する。
【００２２】
アンロック継続判定部２３ｂは、受信タイミング信号RXTIM発生時に、(1) 送信マスク信号TKMASKがハイレベルであり(Dフリップフロップ23a1がハイレベル)、(2) アンロック検出保持部２３ａがハイレベルのアンロック検出中信号DETUを出力しているとき、AND回路23b1の出力信号DETをハイレベルにする。この結果、JKフリップフロップ23b2がセットされ、又、状態認定部２４はアンロック検出回数を１カウントアップする。
アンロック継続判定部２３ｂは、次の受信タイミング信号RXTIM発生時にも、(1) 送信マスク信号TXMASKがハイレベルであり、(2) アンロック検出保持部２３ａがハイレベルのアンロック検出中信号DETUを出力していれば、再度AND回路23b1の出力信号DETをハイレベルにし、状態認定部２４はアンロック検出回数を再び１カウントアップする。
しかし、前記次の受信タイミング信号RXTIM発生時に、送信マスク信号 TXMASKがローレベルであれば、AND回路23b1の出力信号DETはハイレベルとならない。一方、AND回路23b3の出力がハイレベルになり、JKフリップフロップ23b4がセットされて信号UNDETUが発生し、クリア回路２５に入力する。
【００２３】
状態認定部２４の検出回数保持回路２４ａはカウンタ２４ａ1を備え、アンロック継続判定部２３ｂのAND回路23b1の出力信号DETがハイレベルになった回数(アンロック検出回数)Ｍを保持し、一致回路２３ｂは予め設定されている設定回数CNTと検出回数Ｍを比較し、一致すれば割込み信号IRQを発生する。
クリア回路２５は割込み信号IRQが発生すると、あるいは、設定回数になる前にロック状態に戻って信号UNDETUが発生すると、クリア信号CLRUを発生し、JKフリップフロップ23a4, 23b2, 23b4及びカウンタ24a1をクリアする。
図９のタイムチャートでは、２回連続してAND回路23b1の出力がハイレベルになり(信号DETがハイレベル)、これによりカウンタ24a1の検出回数が２になり、設定回数２と一致して割込み信号IRQが発生した場合を示している。
一方、ロック検出保持部２６ａは、前段の２つのＤフリップフロップ26a1,26a2とNOR回路26a3により、送信マスク信号がローレベルになった瞬間(ロックになった瞬間)にパルスを発生し、このとき信号DETUがローレベルであればJKフリップフロップ26a4をセットし、ロック検出状態を保存する。信号DETUがローレベルということは、現在PLL回路がアンロック状態であると認定中であることを意味する。 JKフリップフロップ26a4は検出クリア回路２７からクリア信号CLRDが発生するまでロック検出状態を保持し、ハイレベルのロック検出中信号DETDを出力する。
【００２４】
ロック継続判定部２６ｂは、受信タイミング信号RXTIM発生時に、(1) 送信マスク信号TKMASKがローレベルであり(Dフリップフロップ26a1がローレベル)、(2)ロック検出保持部２６ａがハイレベルのロック検出中信号DETDを出力しているとき、AND回路26b1の出力信号DETをハイレベルにする。この結果、JKフリップフロップ26b2がセットされ、又、状態認定部２４はロック検出回数を１カウントアップする。
アンロック継続判定部２６ｂは、次の受信タイミング信号RXTIM発生時にも、 (1) 送信マスク信号TXMASKがローレベルであり、(2) ロック検出保持部２６ａがハイレベルのロック検出中信号DETDを出力していれば、再度AND26b1の出力信号DETをハイレベルにし、状態認定部２４はロック検出回数を再び１カウントアップする。
しかし、前記次の受信タイミング信号RXTIM発生時に、送信マスク信号TXMASKがハイレベルであれば、AND回路26b1の出力信号DETはハイレベルにならない。一方、AND回路26b3の出力がハイレベルになり、JKフリップフロップ26b4がセットされて信号UNDETDが発生し、クリア回路２７に入力する。
【００２５】
状態認定部２４の検出回数保持回路２４ａは、ロック継続判定部２６ｂのAND回路26b1の出力信号DETがハイレベルになった回数(ロック検出回数)Ｍを保持し、一致回路２４ｂは予め設定されている設定回数CNTと検出回数Ｍを比較し、一致すれば割込み信号IRQを発生する。
クリア回路２７は割込み信号IRQが発生すると、あるいは、設定回数になる前にアンロック状態に戻って信号UNDETDが発生すると、クリア信号CLRDを発生し、JKフリップフロップ26a4, 26b2, 26b4及びカウンタ24a1をクリアする。
図９のタイムチャートでは、２回連続してAND回路23b1の出力がハイレベルにならず、このため、割込み信号IRQが発生せず、代りに信号UNDETDが発生した場合を示している。すなわち、２回目の受信タイミング信号RXTIM発生時にロック状態に復帰しており、AND回路26b1の出力信号DETがハイレベルにならず、信号UNDETDが発生した場合を示している。
【００２６】
（Ｆ）アンロック／ロック認定時における割込み処理
図１０は割込み信号IRQ発生時におけるＣＰＵの割込み処理フローである。割込み信号IRQが発生すれば(ステップ２０１)、アンロック状態になったと認定されて割込み信号が発生したのか、ロック状態になったと認定されて割込み信号が発生したのかチェックする（ステップ２０２）。アンロック状態になったと認定されて割込み信号が発生した場合には、故障表示などのアンロック処理を行うステップ２０３）。一方、ロック状態になったと認定されて割込み信号が発生した場合には、復旧処理を行い（ステップ２０４）、以後ステップ２０１以降の処理を行う。
本発明では、ハードウェアで真にアンロック状態なったことを検出しているため、割込み信号が発生してもソフト処理で従来のように真のアンロックか一時的なアンロックかを判定する必要がないため、ソフト処理による消費電流を軽減できる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００２７】
【発明の効果】
以上本発明によれば、ロック状態認定中にPLL回路がアンロック状態になった時、該アンロック状態が所定時間以上継続するかをハードウェアで検出し、継続する場合のみアンロック状態になったと認定してＣＰＵに割込み信号を入力してアンロック割込み処理を実行させ、又、アンロック状態認定中にPLL回路がロック状態になった時、該ロック状態が所定時間以上継続するかをハードウェアで検出し、継続する場合のみロック状態になったと認定してＣＰＵに割込み信号を入力してロック割込み処理を実行させるようにしたから、ソフト処理によらずハード的に状態変化（ロック→アンロック、アンロック→ロック）が一時的であるか否かを判定でき、ソフト処理による消費電流の増加を軽減できる。
【００２８】
又、本発明によれば、アンロック検出中であって受信タイミング信号発生時にPLL回路が依然としてアンロック状態を示していればアンロック継続中であると判定し、又、ロック検出中であって受信タイミング信号発生時にPLL回路がロック状態を示していれば依然としてロック継続中であると判定するようにしたから、簡単にアンロック状態及びロック状態が継続していることを判断できる。
又、本発明によれば、アンロック状態またはロック状態になったと認定する回数を設定しておき、同じ状態を設定回数検出したかによりアンロック状態あるいはロック状態になったと認定するから、正確に状態認定時間を設定できる。
又、本発明によれば、一時的にアンロック状態あるいはロック状態になたっと判定された時、アンロック検出中あるいはロック検出中をクリアして最初からアンロック継続判断あるいはロック継続判断を行うようにしたから、正確な状態認定を行うことができる。
又、本発明によれば、PLL回路から出力する状態信号に基づいてPLL回路がアンロック状態にあるとき送信マスク信号を発生して基地局に対し送信を行わないように制御することができる。
【図面の簡単な説明】
【図１】ロック状態認定中にアンロック状態に変化したと認定する本発明の概略説明図である。
【図２】図１のタイムチャートである。
【図３】アンロック状態認定中にロック状態に変化したと認定する本発明の概略説明図である。
【図４】図３のタイムチャートである。
【図５】移動無線機の全体構成図である。
【図６】送受信タイミング説明図である。
【図７】 PLL回路の構成図である。
【図８】本発明のPLLアラーム検出回路の詳細図である。
【図９】図８の各部信号タイムチャートである。
【図１０】本発明の割込み信号発生時の処理フローである。
【図１１】従来の移動無線機のPLLアンロック/ロック検出回路である。
【図１２】図１１のタイムチャートである。
【図１３】割込み信号発生時の処理フローである。
【符号の説明】
１０・・ＰＬＬ回路
２０・・PLLアラーム検出回路
２１・・受信タイミング発生部
２２・・送信マスク信号発生部
２３ａ・・アンロック検出保持部
２３ｂ・・アンロック継続判定部
２４・・状態認定部
２５・・クリア回路
３０・・送信部
４０・・ＣＰＵ
Claims (3)
- 送受信周波数を有するクロック信号を発生するPLL回路がロック状態あるいはアンロック状態になっていると認定する移動無線機のロック／アンロック状態認定装置において、
基地局から送信されてくるデータを受信するタイミングの直前に PLL 回路に対してクロック信号の発振開始を指示すると共に、該タイミングで受信タイミング信号を発生するタイミング信号発生回路、
PLL回路より該PLL回路がアンロック状態であるかロック状態であるかを示す状態信号を受信し、ロック状態認定中に該状態信号よりアンロック状態になったことを検出したとき、アンロック検出中であることを保持するアンロック検出保持部、
アンロック検出中であって前記受信タイミング信号発生時に、前記PLL回路からの前記状態信号がアンロック状態を示していればアンロック継続中であると判定し、前記状態信号がロック状態を示していればアンロック継続中でないと判定するアンロック継続判定部、
前記PLL回路より該PLL回路がアンロック状態であるかロック状態であるかを示す状態信号を受信し、アンロック状態認定中に該状態信号よりロック状態になったことを検出したとき、ロック検出中であることを保持するロック検出保持部、
ロック検出中であって前記受信タイミング信号発生時に、前記PLL回路からの前記状態信号がロック状態を示していればロック継続中であると判定し、前記状態信号がアンロック状態を示していればロック継続中でないと判定するロック継続判定部、
前記アンロック継続判定部によりアンロック継続中であると判定されたとき、アンロック状態になったと認定して第１の割込み信号を発生し、かつ、前記ロック継続判定部によりロック継続中であると判定されたとき、ロック状態になったと認定して第２の割込み信号を発生する状態認定部、
前記アンロック継続判定部によりアンロック継続中でないと判定されたとき、及び前記第１の割込み信号が発生したとき、前記アンロック検出保持部による前記アンロック検出中であること示す保持状態をクリアするアンロック検出クリア回路、
前記ロック継続判定部によりロック継続中でないと判定されたとき、及び前記第２の割込み信号が発生したとき、前記ロック検出保持部による前記ロック検出中であること示す保持状態をクリアするロック検出クリア回路、
を備えたことを特徴とする移動無線機のロック／アンロック状態認定装置。 - 請求項１記載の移動無線機のロック／アンロック状態認定装置において、
前記状態認定部は、連続して複数回同じ状態を検出したとき、アンロック状態あるいはロック状態になったと認定することを特徴とするロック／アンロック状態認定装置。 - 請求項１記載の移動無線機のロック／アンロック状態認定装置において、
前記状態認定部は、
アンロック状態またはロック状態になったと認定する回数を設定する手段、
連続して前記設定回数同じ状態を検出したかチェックする手段を備え、
設定回数同じ状態を検出したときアンロック状態あるいはロック状態になったと認定することを特徴とするロック／アンロック状態認定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29192099A JP4265844B2 (ja) | 1999-10-14 | 1999-10-14 | 移動無線機のロック／アンロック状態認定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29192099A JP4265844B2 (ja) | 1999-10-14 | 1999-10-14 | 移動無線機のロック／アンロック状態認定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111449A JP2001111449A (ja) | 2001-04-20 |
| JP4265844B2 true JP4265844B2 (ja) | 2009-05-20 |
Family
ID=17775185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29192099A Expired - Fee Related JP4265844B2 (ja) | 1999-10-14 | 1999-10-14 | 移動無線機のロック／アンロック状態認定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4265844B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4921811B2 (ja) * | 2006-03-01 | 2012-04-25 | 株式会社東芝 | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 |
-
1999
- 1999-10-14 JP JP29192099A patent/JP4265844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001111449A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2001775C (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
| US5180992A (en) | Pll frequency synthesizer having a power saving circuit | |
| JP3146673B2 (ja) | Ｆｓｋ受信機 | |
| US6240147B1 (en) | Auto frequency control apparatus | |
| US6864729B2 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| US5335348A (en) | Radio receiver having frequency sweep control apparatus | |
| JP4265844B2 (ja) | 移動無線機のロック／アンロック状態認定装置 | |
| JPH04343525A (ja) | 周波数合成器を待機モードにする方法およびその装置 | |
| JPH0774671A (ja) | 送受信機の発振回路及びｐｌｌｉｃ | |
| JP2850321B2 (ja) | バッテリーセービング型チャンネルスキャン機能を有する携帯型無線機器 | |
| JP3134530B2 (ja) | Ｆｓｋ受信機 | |
| JP2956313B2 (ja) | 無線送受信機 | |
| JP2911276B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3270268B2 (ja) | Ｐｌｌシンセサイザ装置及びこれを用いた無線装置 | |
| JPH07183924A (ja) | 自動周波数制御回路 | |
| JP4459469B2 (ja) | 自動周波数制御装置 | |
| JPH0897717A (ja) | 位相同期ループのロック検出回路 | |
| JP3677980B2 (ja) | 受信装置 | |
| EP1379021B1 (en) | Wireless telephone | |
| JP2924666B2 (ja) | 移動局のロック状態検出回路 | |
| JPH08307256A (ja) | Ｐｌｌ回路 | |
| KR100432422B1 (ko) | 단일위상동기루프구조를갖는무선주파수송수신모듈제어방법 | |
| KR0156418B1 (ko) | 통신기기에서 pll의 고속 주파수 변환방법 | |
| JPH07326985A (ja) | スペクトル拡散受信回路 | |
| JPH11340846A (ja) | Ｄｅｃｔ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |