KR0156418B1 - 통신기기에서 pll의 고속 주파수 변환방법 - Google Patents

통신기기에서 pll의 고속 주파수 변환방법 Download PDF

Info

Publication number
KR0156418B1
KR0156418B1 KR1019960016547A KR19960016547A KR0156418B1 KR 0156418 B1 KR0156418 B1 KR 0156418B1 KR 1019960016547 A KR1019960016547 A KR 1019960016547A KR 19960016547 A KR19960016547 A KR 19960016547A KR 0156418 B1 KR0156418 B1 KR 0156418B1
Authority
KR
South Korea
Prior art keywords
frequency
pll
phase
communication device
wireless communication
Prior art date
Application number
KR1019960016547A
Other languages
English (en)
Other versions
KR970078029A (ko
Inventor
전경문
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960016547A priority Critical patent/KR0156418B1/ko
Publication of KR970078029A publication Critical patent/KR970078029A/ko
Application granted granted Critical
Publication of KR0156418B1 publication Critical patent/KR0156418B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 무선 통신기기에 관한 것으로, 송수신을 위하여 주파수 대역의 위상을 고정시키는 주파수 합성장치에서 송수신을 위한 중간 주파수 대역의 고속변환을 TDD(Time Division Duplex)신호의 제어를 통하여 일반적인 IC로 제어하도록 한 것이다.
본 발명은 무선 통신기기의 주파수 합성장치에서 송수신되는 신호의 위상을 고정시키기 위한 고속의 주파수 변환을 시스템으로부터 인가되는 TDD신호의 위상 변화에 따라 범용적으로 사용되는 IC의 입력 캡처 인터럽트와 SPI를 통하여 제어하므로 PLL의 주파수 변환을 위하여 주문형 IC의 사용이 배제되므로 무선 통신기기의 생산원가를 절감시켜 가격 경쟁력을 강화시킨다.

Description

통신기기에서 PLL의 고속 주파수 변환방법
제1도는 본 발명에 따른 통신기기에서 PLL의 고속 주파수 변환을 제어하는 주파수 합성장치의 구성 블록도.
제2도는 제1도에 도시된 본 발명에서 PLL의 고속 주파수 변환을 실행하기 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 주파수 발전기 20 : PLL
21 : 기준주파수 분배기 22 : 위상 비교기
23 : 피드백 증폭기 24 : 프리 스케일러
30 : 저역필터 40 : VCO50 : 증폭기
본 발명은 무선 통신기기에서 송수신을 위하여 주파수 대역의 위상을 고정시키는 주파수 합성장치에 관한 것으로, 특히 무선 통신기기에서 송수신을 위한 중간 주파수 대역의 고속변환을 TDD(Time Division Duplex)신호의 제어를 통하여 일반적인 범용 IC의 사용으로 제어하도록 한 무선 통신기기에서 PLL(Phase Locked Loop)의 고속 주파수 변환방법에 관한 것이다.
종래의 무선 통신기기에서 송수신되는 주파수의 고속변환을 제어하는 주파수 합성장치는 송신 주파수 대역과 수신 주파수 대역이 같고, 이 동일한 대역에서 시간의 반은 데이터를 송신하는데 할당되고 나머지 반은 데이터를 수신하는데 할당되는 TDD신호에 의해 송수신되는 데이터의 위상을 고정시키는 경우 TDD신호의 송신할당시간과 수신할당시간이 수 msec로 매우 짧기 때문에 송수신되는 주파수의 변환이 고속으로 이루어지도록 하기 위하여 PLL을 주파수 분주비가 설정되는 주문형 IC로 사용하고 있으나 이는 범용적으로 사용되지 않는 주문형 IC인 관계로 무선 통신기기의 제작원가를 상승시키게 되므로 무선 통신기기의 가격 경쟁력을 저하시키는 문제점이 있었다.
본 발명은 전술한 문제점을 감안하여 안출한 것으로, 그 목적은 무선 통신기기의 주파수 합성장치에서 송수신되는 주파수 대역의 위상을 고정시키기 위한 주파수의 고속변환을 TDD신호의 제어를 통하여 범용적으로 사용되는 IC에 의해 이루어지도록 함으로서 무선 통신기기의 제작원가를 절감시키도록 한 것이다.
이와같은 목적을 달성하기 위한 본 발명의 특징은 무선 통신기기의 주파수 합성장치에서 송수신되는 주파수의 위상고정 제어방법에 있어서, 범용으로 사용되는 일반적인 CPU는 시스템으로부터 인가되는 TDD신호를 분석하여 위상의 반전이 발생되는 입력 캡처 인터럽트가 검출되는지의 여부를 판단하는 제1과정과, 상기 제1과정에서 인가되는 TDD신호에 입력 캡처 인터럽트가 검출되면 인가되는 TDD신호의 시간 할당이 송신주기인지의 여부를 검출하는 제2과정과, 상기 제2과정에서 검출되는 TDD신호의 시간할당이 송신주기이면 SPI를 이용하여 송신 주파수의 고속변환을 위한 소정의 데이터를 PLL측에 인가하고, 검출되는 TDD신호의 시간할당이 수신주기이면 SPI를 이용하여 수신 주파수의 고속변환을 위한 소정의 데이터를 PLL측에 인가하여 PLL의 위상고정 주파수를 고속으로 변환시키는 제3과정을 포함하는 것을 특징으로 통신기기에서 PLL의 고속 주파수 변환방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
제1도는 본 발명에 따른 통신기기에서 PLL의 고속 주파수 변환을 제어하는 주파수 합성장치의 구성 블록도이고, 제2도는 제1도에 도시된 본 발명에서 PLL의 고속 주파수 변환을 실행하기 위한 흐름도이다.
제1도에서 알 수 있는 바와 같이 무선 통신기기의 주파수 합성장치는 주파수 발진기(10)와, PLL(20), 저역필터(30), VCO(40), 증폭기(50) 및 CPU(60)로 이루어지는데, 주파수 발진기(10)는 TCXO(Temperature Compensated Crystal Oscillator)로 송수신되는 무선신호의 주파수 대역에서 위상을 고정시키기 위해 설정된 소정의 기준 주파수를 발진한다. PLL(20)은 기준주파수 분배기(21)와 위상 비교기(22)와 피드백 증폭기(23) 및 프리 스케일러(24)로 이루어지는데, 기준주파수 분배기(21)는 주파수 발진기(10)로부터 인가되는 위상고정을 위한 기준 주파수를 분배한다. 위상 비교기(22)는 기준주파수 분배기(21)로부터 인가되는 발진 주파수의 위상과 송수신되는 주파수 대역의 위상을 비교하여 위상고정을 위한 소정의 신호를 출력한다. 피드백 증폭기(23)는 위상고정을 위한 전압제어 발진기(VCO)로부터 피드백되어 인가되는 발진 주파수를 소정의 레벨로 증폭한다. 프리 스케일러(24)는 소정이 레벨로 피드백되어 인가되는 발진 주파수의 대역을 설정하여 준다. 저역필터(30)는 PLL(20)의 위상 비교기(22)로부터 추출되어 인가되는 송수신을 위한 무선 주파수 대역에서 저주파 대역의 성분을 필터링한다. VCO(40)는 저역필터(40)를 통해 인가되는 주파수 대역을 전압제어한다. 증폭기(50)는 송수신을 위하여 위상고정된 주파수 대역을 증폭하여 미도시된 안테나를 통하여 출력한다. CPU(60)는 시스템으로부터 인가되는 송신 주파수 대역과 수신 주파수 대역이 같고, 이 동일한 대역에서 시간의 반은 데이터를 송신하는데 할당되고 나머지 반은 데이터를 수신하는데 할당되는 TDD신호에 따라 PLL을 제어하여 송수신되는 주파수의 위상고정을 위한 고속변환을 실행시킨다.
전술한 바와 같은 기능을 구비하여 이루어지는 본 발명에 따른 무선 통신기기 주파수 합성장치에서 PLL의 주파수 고속변환 동작을 설명하면 다음과 같다.
임의의 상대방과 통신을 실행하기 위하여 주파수 발진기(10)가 내부의 온도에 따라 소정의 주파수를 발진하여 PLL(20)의 기준주파수 분배기(21)측에 인가되면 기준주파수 분배기(21)는 인가되는 발진 주파수를 분배한 후 위상 비교기(22)를 통하여 저역필터(30)측에 인가한다. 저역필터(30)는 PLL(20)의 위상 비교기(22)를 통하여 인가되는 주파수 대역을 설정된 소정대역의 성분으로 필터링한 다음 VCO(40)측에 인가한다. VCO(40)는 송수신을 위한 주파수 대역의 성분만으로 필터링되어 인가되는 발진 주파수의 전압 제어를 실행하여 증폭기(50)를 통해 소정의 레벨로 증폭한 후 미도시된 안테나를 통하여 무선으로 송출한다.
이때, 송수신되는 주파수 대역은 무선 통신기기가 사용되는 지역의 조건에 따라 그 주파수의 대역이 변화하므로, PLL(20)의 피드백 증폭기(23)는 VCO(40)에 의해 전압이 제어되어 인가되는 주파수를 설정된 소정의 레벨로 증폭한 다음 프리 스케일러(24)를 통해 위상 고정을 위한 주파수의 대역을 설정하여 위상 비교기(22)측에 인가한다. 위상 비교기(22)는 기준주파수 분배기(21)로부터 인가되는 발진 주파수와 프리 스케일러(24)를 통하여 피드백 되어 인가되는 주파수의 위상을 비교하여 송수신되는 주파수의 위상을 고정시키는데, 이때, CPU(60)는 PLL(20)에서 송수신을 위해 고정되는 주파수 변환을 고속으로 제어하기 위하여 첨부된 도면 제2도에서 알 수 있는 바와 같이 시스템으로부터 인가되는 TDD신호를 분석하여 위상이 반전되는 입력 캡처 인터럽트(Input Capture Interrupt)가 검출되는지의 여부를 판단한다(스텝101). 상기 스텝101에서 인가되는 TDD신호의 위상이 반전되는 입력 캡처 인터럽트가 검출되면 TDD신호의 시간할당이 송신을 위한 주기로 할당되어 있는지의 여부를 판단한다(스텝102). 상기 스텝102에서 TDD신호의 시간할당이 송신을 위한 주기로 할당되어 있지 않으면 수신을 위한 시간할당으로 간주하여 CPU(60)는 고속의 데이터 전송을 실행시키는 SPI(Serial Peripheral Interface)를 이용하여 수신 주파수 대역의 위상을 고정시키기 위한 소정의 데이터를 PLL(20)측에 인가하여 수신되는 주파수의 위상고정을 위한 주파수 대역을 지정하고(스텝103), 상기 스텝102에서 인가되는 TDD신호의 시간할당이 송신을 위한 주기이면 CPU(60)는 고속의 데이터 전송을 실행시키는 SPI를 이용하여 송신 주파수 대역의 위상을 고정시키기 위한 데이터를 PLL(20)측에 인가한다.
따라서, PLL(20)은 CPU(60)로부터 지정되는 대역의 위상을 고정시켜 송수신되는 주파수를 고속으로 변경시키므로 양질의 통화 서비스를 제공한다.
이상에서 설명한 바와 같이 본 발명은 무선 통신기기의 주파수 합성장치에서 송수신되는 신호의 위상을 고정시키기 위한 고속의 주파수 변환을 시스템으로부터 인가되는 TDD신호의 위상 변화에 따라 범용적으로 사용되는 IC의 입력 캡처 인터럽트와 SPI를 통하여 제어하므로 PLL의 고속 주파수 변환을 위하여 주문형 IC의 사용이 배제되므로 무선 통신기기의 생산원가를 절감시킨다.

Claims (1)

  1. 무선 통신기기의 주파수 합성장치에서 송수신되는 주파수의 위상고정 제어방법에 있어서, PLL의 위상고정을 위해 구비되는 일반적인 CPU는 시스템으로부터 인가되는 TDD신호를 분석하여 위상의 반전이 발생되는 입력 캡처 인터럽트가 검출되는지의 여부를 판단하는 제1과정과, 상기 제1과정에서 인가되는 TDD신호에 입력 캡처 인터럽트가 검출되면 인가되는 TDD신호의 시간 할당이 송신주기인지의 여부를 검출하는 제2과정과, 상기 제2과정에서 검출되는 TDD신호의 시간 할당이 송신주기이면 SPI를 이용하여 송신 주파수의 고속변환을 위한 소정의 데이터를 PLL측에 인가하고, 검출되는 TDD신호의 시간할당이 수신주기이면 SPI를 이용하여 수신 주파수의 고속변환을 위한 소정의 데이터를 PLL측에 인가하여 PLL의 위상고정 주파수를 고속으로 변환시키는 제3과정을 포함하는 것을 특징으로 통신기기에서 PLL의 고속 주파수 변환방법.
KR1019960016547A 1996-05-17 1996-05-17 통신기기에서 pll의 고속 주파수 변환방법 KR0156418B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016547A KR0156418B1 (ko) 1996-05-17 1996-05-17 통신기기에서 pll의 고속 주파수 변환방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016547A KR0156418B1 (ko) 1996-05-17 1996-05-17 통신기기에서 pll의 고속 주파수 변환방법

Publications (2)

Publication Number Publication Date
KR970078029A KR970078029A (ko) 1997-12-12
KR0156418B1 true KR0156418B1 (ko) 1998-12-15

Family

ID=19458955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016547A KR0156418B1 (ko) 1996-05-17 1996-05-17 통신기기에서 pll의 고속 주파수 변환방법

Country Status (1)

Country Link
KR (1) KR0156418B1 (ko)

Also Published As

Publication number Publication date
KR970078029A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
KR100397716B1 (ko) 송신기및송수신기
CA2156269C (en) Frequency synthesizer
US5259007A (en) Phase locked loop frequency synthesizer
KR0143023B1 (ko) 디지탈 무선전화기의 송수신 신호처리 회로
US5825813A (en) Transceiver signal processor for digital cordless communication apparatus
JPS63290414A (ja) 自動車電話装置
KR0178619B1 (ko) 위상 고정 방식 주파수 합성기를 무선 주파수의 채널 간격에 따라 동작시키는 장치 및 방법
CN101136631A (zh) 频率合成器及其频率合成方法
US5598448A (en) Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
KR19980087241A (ko) 위상동기루프를 사용한 주파수 합성기의 락-업 고속화회로
KR0156418B1 (ko) 통신기기에서 pll의 고속 주파수 변환방법
US6185411B1 (en) Apparatus and method for enabling elements of a phase locked loop
US4097816A (en) Tuning system
US4095190A (en) Tuning system
JPH10107677A (ja) 送受信装置
JP3874942B2 (ja) 周波数可変方式、これを用いた電圧制御発振器およびこれを用いたスペクトラム拡散通信の受信機
KR100186225B1 (ko) 시분할 전이중 스프레드 스펙트럼 통신방식의 송수신장치
KR0145863B1 (ko) 공진회로를 이용한 대역확산통신시스템의 주파수 합성기
JPH08298459A (ja) 周波数シンセサイザー装置
JPS61103324A (ja) 無線通信装置のシンセサイザ回路
JPH06104790A (ja) 移動電話機
JPH09326752A (ja) 移動体通信端末装置
JP3248453B2 (ja) 発振装置
JPH1041833A (ja) 送信機及び通信機
JPH02112323A (ja) 無線通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee