JP2001127728A

JP2001127728A - 受信回路

Info

Publication number: JP2001127728A
Application number: JP30902699A
Authority: JP
Inventors: Kiyohiko Yamazaki; 清彦山崎
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1999-10-29
Filing date: 1999-10-29
Publication date: 2001-05-11
Also published as: US6959059B1

Abstract

(57)【要約】【目的】ビット誤り率特性の測定をより正確に実行で
きる受信回路を提供することを目的とする。【解決手段】先に受信した、連続した疑似ランダムパ
ターンの一部を有するバースト信号から同期パターンを
検出したことを指示する指示信号ＤＥＴ１に応じて計数
値がリセット可能なカウンタとして動作するパルス発生
回路２０１を設けて、パルス発生回路２０１は、続いて
受信する疑似ランダムパターンの連続した一部を有する
バースト信号の同期パターンが検出されるべきタイミン
グまで計数すると、指示信号ＤＥＴ１と同様なカウント
アップ信号ＣＯを出力するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＤＭＡ（Ｔｉｍ
ｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓ
ｓ：時分割多元接続）方式等を用いた無線装置における
受信回路に関するものである。

【０００２】

【従来の技術】ディジタル方式の移動体通信は基本周期
となるフレームが定められ、このフレーム内で割り当て
られた一定時間幅（主にタイムスロットと称される）を
用いて無線信号の送受信を行なっている。

【０００３】このため、同一周波数の無線回線を時分割
で使用することができるため、通信を行なう各局は共通
の時間基準を持ち、送信された無線信号には各局にて時
間基準とするための情報として、同期パターン（ユニー
クワードとも称される）を持たせることにより、無線回
線上で重ならないようにタイミング制御を可能としてい
る。

【０００４】つまり、送信側（例えば、基地局）は、送
信すべきディジタルデータを変調し、この変調されたデ
ータと同期パターンを含めた、所定のフォーマットのバ
ースト信号を、無線信号として送信する。受信側（例え
ば、移動局）は、受信した無線信号を復調し、復調され
たデータ（以下、復調データと称する）から同期パター
ンを検出する。同期パターンが検出できた場合には、こ
れを時間基準として、復調データを格納及び出力すべき
クロック信号に基づいて格納するようにしている。同期
パターンが検出されることで、復調データのどの位置か
らが所望のデータであるかを判断できるようになってい
る。

【０００５】格納されたデータは、外部のマイクロコン
ピュータや上位回路に出力され、目的に基づいて所望の
処理が施される。

【０００６】なお、同期パターンが検出されない場合に
は、先に受信し、格納しているデータ、あるいは全ての
ビットが論理‘０’あるいは論理‘１’に固定されたデ
ータが、外部のマイクロコンピュータや上位回路に出力
される。

【０００７】

【発明が解決しようとする課題】無線装置において、ビ
ット誤り率特性を測定することがある。ビット誤り率特
性とは、無線信号とノイズとの比をパラメータとして、
受信し、復調した復調データがどの程度誤るかを測定す
ることにより得られるものである。ビット誤り率特性を
測定することで、送受信を行なう２局間でのディジタル
伝送の品質を判定することができる。

【０００８】ビット誤り率特性の測定においては、送信
側、例えば試験信号発生装置が送信するバースト信号に
おいて、変調されたデータとして、疑似ランダムパター
ンと称される、所定の法則に基づいた疑似ランダムパタ
ーンからなる変調データを同期パターンとともに送信す
る。

【０００９】受信側、例えば、移動局側では、送信され
たバースト信号を受信し、復調する。受信側の受信回路
では、復調データから同期パターンを検出し、同期パタ
ーンが検出できた場合には、復調データから疑似ランダ
ムパターンに相当するデータを格納することができる。
この格納されたデータは、例えば、試験装置等に出力さ
れ、試験装置は、格納されたデータが、送信時に疑似ラ
ンダムパターンを発生させるのに用いられた法則に基づ
いているかどうかをビット単位で確認する。受信したデ
ータのうち、送信時に疑似ランダムパターンを発生させ
るのに用いられた法則に基づいていないビットについて
は誤りとしてカウントされる。このカウント数によって
ビット誤り率特性が測定される。

【００１０】ここで、送信側は、連続した疑似ランダム
パターンを、連続した複数のフレームに渡って、各フレ
ームにおける所定のバースト信号にて分割して送信して
いる。このため、受信回路が、送信されたバースト信号
の復調データから同期パターンを検出できなかった場
合、そのバースト信号においては復調データから疑似ラ
ンダムパターンに相当するデータが抽出できない。この
ため、同期パターンを検出できなかったバースト信号に
対しては、確率的に約５０％の誤りとなってしまうこと
となる。この結果、正確なビット誤り率特性を測定する
ことができないこととなる。

【００１１】本発明は、上記課題を解決し、ビット誤り
率特性の測定をより正確に実行できる受信回路を提供す
ることを目的とするものである。

【００１２】また、本発明は、上記目的を通常の動作へ
の影響、受信回路を構成する構成要素の増加、消費電力
の増加のそれぞれを極力低減して上記目的を実現する受
信回路を提供することを目的とするものである。

【００１３】

【課題を解決するための手段】上記目的を実現するため
に、本発明にて講じた手段は、受信信号を復調し、復調
された復調データから同期パターンを検出することによ
り、この検出された同期パターンに応答して、復調デー
タに含まれる所望のデータの格納及び出力を制御する受
信回路において、受信信号を復調し、復調データを出力
する復調回路と、復調データに含まれる同期パターンを
検出し、検出結果を指示する指示信号を出力する検出回
路と、指示信号を受信し、この指示信号を受信してから
所定時間経過毎にパルス信号を出力可能なパルス発生回
路と、指示信号とパルス信号との少なくともいずれか一
方に応じた制御信号を出力する制御回路と、制御信号に
応答して、復調データに含まれる所望のデータを格納及
び出力するためのクロック信号を発生するクロック発生
回路と、を有するようにしている。

【００１４】また、本発明においては、モード信号に
て、パルス発生回路から出力されるパルス信号の発生の
伝達を制御するようにしてもよい。

【００１５】

【発明の実施の形態】本発明の受信回路について、以下
に図面を用いて詳細に説明する。図１は、本発明の第１
の実施の形態における受信回路の回路図である。なお、
本発明においては、受信回路が、移動局側の無線装置に
内蔵されるものとして説明するが、これに限らず、基地
局側の装置に内蔵されるものであっても適用可能であ
る。

【００１６】図１において、受信回路は、復調回路１０
１、検出回路１０２、格納手段であるレジスタ１０３、
クロック発生回路１０４、パルス発生回路２０１、制御
回路２０２から構成されている。

【００１７】復調回路１０１には無線信号ＲＦとして、
各フレームのバースト信号が入力される。復調回路１０
１は、受信したバースト信号を復調し、復調データＲＤ
を出力するものである。

【００１８】検出回路１０２には、復調データＲＤが入
力される。検出回路１０２は、受信した復調データＲＤ
から同期パターンを検出するものである。検出回路１０
２が所望の同期パターンを検出した時に、指示信号ＤＥ
Ｔ１として、一時的に短い時間だけ電圧レベルが電源電
圧レベル（論理レベルがＨレベル、以下、単にＨレベル
と称する）となるワンショットパルスを出力する。検出
回路１０２が所望の同期パターンを検出できなかった時
は、指示信号ＤＥＴ１は電圧レベルは接地電圧レベル
（論理レベルがＬレベル、以下、単にＬレベルと称す
る）を維持したままである。

【００１９】パルス発生回路２０１は、指示信号ＤＥＴ
１と、復調回路１０１や検出回路１０２の動作等、受信
回路の動作に用いられる動作用クロック信号ＣＬＫが入
力されている。パルス発生回路２０１は、例えば、カウ
ンタから構成されるものである。つまり、パルス発生回
路２０１は、初期値（例えば、０カウント状態）から動
作用クロック信号ＣＬＫのクロック数を計数し、この計
数値がカウンタとしてのパルス発生回路２０１の計数限
度に到達し、オーバーフローした際に、カウントアップ
信号ＣＯとしてワンショットパルスを発生する。カウン
トアップ信号ＣＯは、このワンショットパルスを発生し
ていない状態では、Ｌレベルを維持している。また、オ
ーバーフローした後は、パルス発生回路２０１は、再び
初期値から計数を行なうものである。つまり、パルス発
生回路２０１は、所定の計数値を巡回して計数するタイ
マ回路である。また、このパルス発生回路２０１は、指
示信号ＤＥＴ１として、ワンショットパルスが入力され
た時、つまり、検出回路１０２が、同期パターンを検出
した時に、パルス発生回路２０１の計数値は初期値にリ
セットされるようになっている。なお、パルス発生回路
２０１の計数限度については後述する。

【００２０】パルス発生回路２０１は、例えば、複数の
フリップフロップから構成されるカウンタにて実現可能
である。この場合、複数のフリップフロップのリセット
端子に指示信号ＤＥＴ１が入力されるようにしておけば
よい。

【００２１】制御回路２０２は、２入力１出力のＯＲゲ
ートで構成されている。このＯＲゲートの入力側には、
指示信号ＤＥＴ１とカウントアップ信号ＣＯとがそれぞ
れ入力されている。このため、制御回路２０２は、指示
信号ＤＥＴ１とカウントアップ信号ＣＯとがともに電圧
レベルがＬレベルの時には、電圧レベルがＬレベルの制
御信号ＤＥＴ２を出力しており、指示信号ＤＥＴ１とカ
ウントアップ信号ＣＯのいずれか一方がワンショットパ
ルスを発生した時に、これに応じた制御信号ＤＥＴ２を
出力するものである。

【００２２】クロック発生回路１０４は、制御信号ＤＥ
Ｔ２が入力されている。クロック発生回路１０４は、制
御信号ＤＥＴ２としてワンショットパルスを受信した時
に、所定の周期の第１のクロック信号ＣＫ１と、この第
１のクロック信号ＣＫ１の発生が終了した後に発生する
第２のクロック信号ＣＫ２とを発生する。

【００２３】この第１のクロック信号ＣＫ１は、復調デ
ータに含まれる所望のデータ（受信回路の後段に位置す
るマイクロコンピュータや外部装置にて、処理されるデ
ータ）を順次格納するのに用いられるものである。この
ため、第１のクロック信号ＣＫ１は、復調データに含ま
れる所望のデータに相当するデータが後述するレジスタ
１０３に到達するタイミングにて発生が開始し、このデ
ータのビット数分だけクロックが発生される。第２のク
ロック信号ＣＫ２は、格納したデータを順次出力するの
に用いられるものである。このため、第２のクロック信
号ＣＫ２は、第１のクロック信号ＣＫ１と同様に、この
データのビット数分だけクロックが発生される。

【００２４】つまり、クロック発生回路１０４は、復調
データに含まれる所望のデータの格納や出力のタイミン
グを制御する第１のクロック信号ＣＫ１や第２のクロッ
ク信号ＣＫ２を発生するタイミング制御回路としての役
割も有するものである。

【００２５】レジスタ１０３は、例えば、格納すべき所
望のデータのビット数分の格納を行なうシフトレジスタ
から構成されるものである。レジスタ１０３は、第１の
クロック信号ＣＫ１に応じて、受信される復調データの
所望のデータを順次格納し、第２のクロック信号ＣＫ２
に応じて、格納したデータを順次出力データＤＯとして
出力するものである。つまり、第１のクロック信号ＣＫ
１は、レジスタ１０３におけるデータ格納用のシフトク
ロックとして用いられ、第２のクロック信号ＣＫ２は、
レジスタ１０３における格納したデータの出力用のシフ
トクロックとして用いられるものである。

【００２６】このように構成された図１の受信回路は、
バースト信号を受信し、所望の同期パターンが検出され
た場合に、そのバースト信号の復調データから所望のデ
ータを格納し、出力するように動作する。

【００２７】ここで、送信されてくるバースト信号とこ
のバースト信号のフォーマットについてを図面を用いて
説明する。図２は、送信されるバースト信号と、そのバ
ースト信号のフォーマットを説明する図である。

【００２８】無線信号ＲＦは、バースト（間欠）状態で
信号を送信してくるものである。このうち、同期パター
ンを有するバーストデータが、各フレームに複数配置さ
れている。図２に示すバースト信号ＢＤは、それぞれ同
期パターンを有し、本発明における受信回路を内蔵する
無線装置にて取り込むべきデータを有するものとする。

【００２９】このバースト信号ＢＤは所定のフォーマッ
トで構成されている。図２に示されるように、各バース
ト信号ＢＤは、プリアンブルＰＲ、同期パターンに相当
するユニークワードＵＷ、マイクロコンピュータ等にて
処理が施されるべきデータＤＡＴＡ、誤り検出ビットＣ
ＲＣを有している（実際には、ランプタイムやスタート
シンボル等も有するが、本発明の説明上においては必要
ないので、説明を簡略にするため示していない）。プリ
アンブルＰＲ、ユニークワードＵＷ、データＤＡＴＡ、
誤り検出ビットＣＲＣはそれぞれビット数が予め決めら
れているものである。このため、復調データからユニー
クワードＵＷに基づく同期パターンを検出できれば、デ
ータＤＡＴＡの位置も確認することができる。なお、上
記説明においては、復調したデータＤＡＴＡをレジスタ
１０３に格納するものとして説明している。

【００３０】また、各フレーム間隔も予め決められてい
るものである。このため、先に受信したバースト信号Ｂ
Ｄにおいて、同期パターンが検出できれば、次に受信す
べきバースト信号ＢＤの同期パターンの位置、及びデー
タＤＡＴＡの位置は確認できる。例えば、先に受信した
バースト信号ＢＤにおいて、同期パターンが検出されて
から、次に受信すべきバースト信号ＢＤのデータＤＡＴ
Ａの位置までは、約５ｍｓの間隔である。このため、パ
ルス発生回路２０１の計数限度は、この間隔（約５ｍ
ｓ）を、カウント対象の動作用クロック信号ＣＬＫの１
周期の時間で割った数に相当するようにしておけばよ
い。

【００３１】ここで、ビット誤り率特性の測定に用いら
れる疑似ランダムパターンは、図２に示すデータＤＡＴ
Ａに配置されるものである。図２に示すバースト信号Ｂ
Ｄそれぞれに連続した疑似ランダムパターンが分割され
て順次送信されることとなる。

【００３２】このように、ビット誤り率特性の測定をよ
り正確に行なうためには、分割されて送信される連続し
た疑似ランダムパターンを確実に、データとしてレジス
タ１０３に格納していくことが要求される訳である。

【００３３】次に、図１における受信回路におけるビッ
ト誤り率特性の測定時の動作を以下に説明する。図３
は、本発明の第１の実施の形態における受信回路の動作
を説明するタイミングチャートである。図３における各
信号の符号は、図１における信号の符号と対応してい
る。

【００３４】図３において、初期状態、つまり、無線信
号ＲＦとして所望の疑似ランダムパターンを有したバー
スト信号を受信していない状態では、指示信号ＤＥＴ１
の電圧レベルはＬレベルになっている。また、パルス発
生回路２０１はカウント動作をしているが、カウントア
ップ信号ＣＯの電圧レベルもＬレベルのままであるとす
る。このため、制御信号ＤＥＴ２の電圧レベルもＬレベ
ルのままであり、第１及び第２のクロック信号ＣＫ１，
ＣＫ２ともに発生していない。

【００３５】時刻Ｔ１において、受信回路が、無線信号
ＲＦとして受信したバースト信号から所望の同期パター
ンが得られたとする。このため、指示信号ＤＥＴ１は時
刻Ｔ２まで、電圧レベルがＨレベルとなるワンショット
パルスを発生する。これに伴い、制御信号ＤＥＴ２も時
刻Ｔ１から時刻Ｔ２まで、電圧レベルがＨレベルとな
る。クロック発生回路１０４は、制御信号ＤＥＴ２の変
化に基づき、第１のクロック信号ＣＫ１を、受信したバ
ースト信号の復調データのうち、レジスタ１０３に格納
すべきデータ（疑似ランダムパターン）のビット数分発
生する。図３においては、時刻Ｔ３の前まで、第１のク
ロック信号ＣＫ１を発生している。つまり、時刻Ｔ３ま
でにレジスタ１０３には、格納すべきデータが格納され
る訳である。

【００３６】また、時刻Ｔ１において発生した指示信号
ＤＥＴ１の変化に基づいて、パルス発生回路２０１の計
数値は一旦初期値にリセットされる。時刻Ｔ２からパル
ス発生回路２０１は、初期値からの計数動作を再び始め
ることとなる。

【００３７】時刻Ｔ３において、クロック発生回路１０
４は、第１のクロック信号ＣＫ１に続いて、第２のクロ
ック信号ＣＫ２を発生する。第２のクロック信号ＣＫ２
は、レジスタ１０３に格納されたデータのビット数分発
生する。図３においては、時刻Ｔ４の前まで、第２のク
ロック信号ＣＫ２を発生している。つまり、時刻Ｔ４ま
でにレジスタ１０３から、格納されたデータが順次出力
データＤＯとして出力される訳である。

【００３８】時刻Ｔ４の前に、次に受信すべきバースト
信号を受信したとする。ただし、ここで受信したバース
ト信号の復調データから同期パターンが検出されなかっ
たとする。この結果、時刻Ｔ４にてワンショットパルス
を発生すべき指示信号ＤＥＴ１の電圧レベルはＬレベル
のままである。

【００３９】ここで、時刻Ｔ４にて、パルス発生回路２
０１の計数値がカウンタとしてのパルス発生回路２０１
の計数限度に到達し、カウントアップ信号ＣＯとしてワ
ンショットパルスを発生する。つまり、パルス発生回路
２０１の計数限度は、時刻Ｔ２から時刻Ｔ４までの時間
（約５ｍｓ）に相当する計数値となっている。このよう
にすることで、パルス発生回路２０１は、先に検出され
たバースト信号の同期を検出してから次に受信するバー
スト信号の復調データに含まれた疑似ランダムパターン
の位置を予測し、その疑似ランダムパターンをレジスタ
１０３に格納できるタイミングで、制御信号ＤＥＴ２を
変化させることができる。よって、時刻Ｔ４にて、カウ
ントアップ信号ＣＯは、時刻Ｔ５まで、電圧レベルがＨ
レベルとなるワンショットパルスを発生する。これに伴
い、制御信号ＤＥＴ２も時刻Ｔ４から時刻Ｔ５まで、電
圧レベルがＨレベルとなる。

【００４０】このように、受信したバースト信号の復調
データから同期パターンが検出されなかったとしても、
パルス発生回路２０１により、制御信号ＤＥＴ２にワン
ショットパルスを発生させることができる。この結果、
クロック発生回路１０４から第１及び第２のクロック信
号ＣＫ１，ＣＫ２を発生させることができ、同期パター
ンが検出されなかったバースト信号の復調データからも
疑似ランダムパターンをレジスタ１０３へ格納すること
ができる。

【００４１】時刻Ｔ５においての受信回路の動作は時刻
Ｔ２と同様に、第１のクロック信号ＣＫ１によりレジス
タ１０３に疑似ランダムパターンを格納し、時刻Ｔ６に
おいての受信回路の動作は時刻Ｔ３と同様に、第２のク
ロック信号ＣＫ２によりレジスタ１０３に格納した疑似
ランダムパターンを出力データＤＯとして出力すること
ができる。

【００４２】なお、時刻Ｔ４にて、カウントアップ信号
ＣＯとしてワンショットパルスを発生したパルス発生回
路２０１は、時刻Ｔ５から初期値に戻って再び計数動作
を続ける。

【００４３】時刻Ｔ７の前に、次に受信すべきバースト
信号を受信したとする。ここで受信したバースト信号の
復調データから同期パターンが検出されたとする。この
結果、時刻Ｔ７において、指示信号ＤＥＴ１の電圧レベ
ルは、時刻Ｔ８まで電圧レベルがＨレベルとなるワンシ
ョットパルスを発生する。

【００４４】また、時刻Ｔ７においては、再びパルス発
生回路２０１の計数値が計数限度に到達し、パルス発生
回路２０１はカウントアップ信号ＣＯとしてワンショッ
トパルスを発生する。

【００４５】このため、時刻Ｔ７から時刻Ｔ８までにお
いては、指示信号ＤＥＴ１とカウントアップ信号ＣＯと
がともにワンショットパルスを発生し、これに基づき制
御信号ＤＥＴ２もワンショットパルスを発生することと
なる。

【００４６】なお、指示信号ＤＥＴ１とカウントアップ
信号ＣＯとがそれぞれ電圧レベルがＨレベルとなるタイ
ミングが異なることが考えられるが、正確に同期パター
ンが検出されればこのタイミングのずれはわずかであ
り、レジスタ１０３にデータを格納するのに問題はな
い。

【００４７】時刻Ｔ８においての受信回路の動作は時刻
Ｔ２と同様に、第１のクロック信号ＣＫ１によりレジス
タ１０３に疑似ランダムパターンを格納し、時刻Ｔ９に
おいての受信回路の動作は時刻Ｔ３と同様に、第２のク
ロック信号ＣＫ２によりレジスタ１０３に格納した疑似
ランダムパターンを出力データＤＯとして出力すること
ができる。

【００４８】以上のように、図１に示す本発明の受信回
路においては、送信されてくるバースト信号の復調デー
タから同期パターンが検出されない場合があっても、分
割されて送信される連続した疑似ランダムパターンを確
実に、連続したデータとしてレジスタ１０３に格納して
いくことができる。このため、ビット誤り率特性の測定
をより正確に行なうことが可能となる。

【００４９】ここで、図１における受信回路において
は、通常動作時においてもパルス発生回路２０１は計数
動作を行なっているので、受信回路の動作の初期状態に
おいては、指示信号ＤＥＴ１がワンショットパルスを発
生すべきでないタイミングにおいて、カウントアップ信
号ＣＯとしてワンショットパルスを発生する可能性があ
る。この場合は、レジスタ１０３に格納されたデータ
は、このデータに含まれる誤り検出ビットＣＲＣにてデ
ータの誤りとして判断され、このデータを破棄すること
ができるので問題はない。この後、受信されるバースト
信号の復調データから同期パターンが検出されれば、以
降は、図３と同様な動作を実現することが可能となる。
このため、図１の受信回路を適用しても、通常動作を十
分実行することができる。

【００５０】また、図１の受信回路においては、構成す
る構成要素の数もそれほど増加するものではない。

【００５１】次に、本発明の第２の実施の形態における
受信回路についてを、図面を用いて詳細に説明する。図
４は、本発明の第２の実施の形態における受信回路の回
路図である。なお、図４において、図１と同じ構成要素
については同じ符号を付けて、説明の重複を避けてい
る。

【００５２】図４においては、パルス伝達制御回路３０
１を設けている。図４におけるパルス伝達制御回路３０
１は、２入力１出力のＡＮＤゲートから構成されてい
る。パルス伝達制御回路３０１には、カウントアップ信
号ＣＯとモード信号ＣＮＴとが入力されている。パルス
伝達制御回路３０１からの出力信号は、図１の制御回路
２０２の一方の入力信号であったカウントアップ信号Ｃ
Ｏの代わりに、入力されるようになっている。

【００５３】ここで、モード信号ＣＮＴとは、受信回路
を通常動作の状態と、ビット誤り率特性を測定する状態
とを選択的に設定する制御信号としての役割を有するも
のである。図４においては、モード信号ＣＮＴの電圧レ
ベルがＬレベルの時には、通常動作の状態を指示し、モ
ード信号ＣＮＴの電圧レベルがＨレベルの時には、ビッ
ト誤り率特性を測定する状態を指示するものとしてい
る。図４におけるその他の構成については、図１と同様
である。

【００５４】このように構成することにより、図４にお
ける受信回路は、次のように動作制御される。モード信
号ＣＮＴの電圧レベルがＨレベルの時には、カウントア
ップ信号の電圧レベルに応じた電圧レベルの信号が、パ
ルス伝達制御回路３０１から出力される。この場合は、
各構成要素の関係は図１の受信回路と同様になるので、
図１と同様な動作が可能となる。

【００５５】モード信号ＣＮＴの電圧レベルがＬレベル
の時には、カウントアップ信号の電圧レベルにかかわら
ず、電圧レベルがＬレベルに固定された信号が、パルス
伝達制御回路３０１から出力される。つまり、通常動作
において、パルス発生回路２０１の出力信号であるカウ
ントアップ信号ＣＯの影響を、制御回路２０２やクロッ
ク発生回路１０４に与えないようになっている。

【００５６】このように、図４における受信回路におい
ては、通常動作時に、カウントアップ信号ＣＯの変化に
基づいて、クロック発生回路１０４からクロック信号が
発生されることがないようになっている。よって、通常
動作時において、受信回路の動作の初期状態において
は、指示信号ＤＥＴ１がワンショットパルスを発生すべ
きでないタイミングにおいて、カウントアップ信号ＣＯ
としてワンショットパルスを発生することで、レジスタ
１０３が格納すべきでないデータを格納してしまうこと
が防止できる。この結果、より確実かつ高速に格納すべ
きデータをレジスタ１０３に得ることができる。

【００５７】また、通常動作時に、同期パターンの検出
に基づく指示信号ＤＥＴ１の変化タイミングと、カウン
トアップ信号ＣＯの変化タイミングとがずれてしまうこ
とにより、格納すべきデータの正常な格納を妨げること
もない。

【００５８】なお、第２の実施の形態においては、図１
の受信回路にパルス伝達制御回路３０１が追加すること
で上述のような効果を得ることができるため、受信回路
全体の回路構成を複雑化したり、受信回路を構成する構
成要素それぞれの回路変更も必要ない。よって、製造工
程が複雑化することや、受信回路を構成する構成要素が
大幅に増加することを極力低減できる。

【００５９】次に、本発明の第３の実施の形態における
受信回路についてを、図面を用いて詳細に説明する。図
５は、本発明の第３の実施の形態における受信回路の回
路図である。なお、図５において、図１あるいは図４と
同じ構成要素については同じ符号を付けて、説明の重複
を避けている。

【００６０】図５においては、図１の回路構成とほぼ同
様であるが、更にクロック伝達制御回路４０１を設けて
いる。図５におけるクロック伝達制御回路４０１は、２
入力１出力のＡＮＤゲートから構成されている。クロッ
ク伝達制御回路４０１には、動作用クロック信号ＣＬＫ
と図４と同様なモード信号ＣＮＴとが入力されている。
クロック伝達制御回路４０１からの出力信号は、パルス
発生回路２０１に入力されている。つまり、図５におい
ては、パルス発生回路２０１がクロック伝達制御回路４
０１の出力信号を、計数する対象としている。図５にお
けるその他の構成要素は図１と同様である。

【００６１】このように構成することにより、図５にお
ける受信回路は、次のように動作制御される。モード信
号ＣＮＴの電圧レベルがＨレベルの時には、動作用クロ
ック信号ＣＬＫの電圧レベルに応じた電圧レベルの信号
が、クロック伝達制御回路４０１から出力される。この
場合は、各構成要素の関係は図１の受信回路と同様にな
るので、図１と同様な動作が可能となる。

【００６２】モード信号ＣＮＴの電圧レベルがＬレベル
の時には、動作用クロック信号ＣＬＫの電圧レベルにか
かわらず、電圧レベルがＬレベルに固定された信号が、
クロック伝達制御回路４０１から出力される。つまり、
通常動作において、パルス発生回路２０１へ動作用クロ
ック信号ＣＬＫを与えないようにして、通常動作時にお
けるパルス発生回路２０１の計数動作を止めている。こ
のため、パルス発生回路２０１は、通常動作時におい
て、出力信号であるカウントアップ信号ＣＯの電圧レベ
ルはＬレベルに維持することができる。よって、第２の
実施の形態と同様に、通常動作時におけるカウントアッ
プ信号ＣＯの影響を、制御回路２０２やクロック発生回
路１０４に与えないようになっている。

【００６３】このように、図５における受信回路におい
ては、その方法は異なるが、図４における受信回路と同
様に、通常動作時に、カウントアップ信号ＣＯの変化に
基づいて、クロック発生回路１０４からクロック信号が
発生されることがないようになっている。よって、通常
動作時において、受信回路の動作の初期状態において
は、指示信号ＤＥＴ１がワンショットパルスを発生すべ
きでないタイミングにおいて、カウントアップ信号ＣＯ
としてワンショットパルスを発生することで、レジスタ
１０３が格納すべきでないデータを格納してしまうこと
が防止できる。この結果、より確実かつ高速に格納すべ
きデータをレジスタ１０３に得ることができる。

【００６４】また、図５においては、パルス発生回路２
０１の計数動作をも止めてしまうので、パルス発生回路
２０１における消費電力を低減でき、本発明の受信回路
を内蔵した無線装置における全体の消費電力を低減する
ことに寄与できる。

【００６５】また、図５の受信回路においても、通常動
作時に、同期パターンの検出に基づく指示信号ＤＥＴ１
の変化タイミングと、カウントアップ信号ＣＯの変化タ
イミングとがずれてしまうことにより、格納すべきデー
タの正常な格納を妨げることもない。

【００６６】なお、第３の実施の形態においても、図１
の受信回路にクロック伝達制御回路４０１が追加するこ
とで上述のような効果を得ることができるため、受信回
路全体の回路構成を複雑化したり、受信回路を構成する
構成要素それぞれの回路変更も必要ない。よって、製造
工程が複雑化することや、受信回路を構成する構成要素
が大幅に増加することを極力低減できる。

【００６７】以上のように、本発明の受信回路について
を詳細に説明したが、本発明の受信回路の構成は上記実
施の形態のものに限定されるものではない。

【００６８】例えば、パルス発生回路２０１は、指示信
号ＤＥＴ１にて計数値がリセットされるものとしている
がこれに限定されず、例えば、任意の初期値から計数を
開始可能なように、この初期値格納用レジスタを設け
て、指示信号ＤＥＴ１にてこのレジスタに格納された設
定値をパルス発生回路２０１に格納し、これを初期値と
して計数動作をするようにしてもよい。

【００６９】また、レジスタ１０３は、第２のクロック
信号ＣＫ２にて格納しているデータを出力するようにし
ているが、第１のクロック信号ＣＫ１にて出力可能なよ
うにすることも可能である。

【００７０】また、制御回路２０２、パルス伝達制御回
路３０１、クロック伝達制御回路４０１は、それぞれ上
述したような動作が可能であれば、他の論理ゲートや回
路構成としてもよい。

【００７１】また、パルス発生回路２０１は、所定の計
数値を巡回して計数動作を行なうタイマであれば、他の
構成であっても適用可能である。また、パルス発生回路
２０１の回路構成の変更を伴うが、モード信号によっ
て、パルス発生回路２０１への動作用電源の供給を制御
して、パルス発生回路２０１の活性化を制御すること
で、消費電力を低減するようにしてもよい。この場合、
パルス発生回路２０１の出力であるカウントアップ信号
ＣＯの電圧レベルを安定にするため、モード信号ＣＮＴ
の電圧レベルがＨレベルの際、パルス発生回路２０１を
非活性とし、この時にパルス発生回路２０１の出力であ
るカウントアップ信号ＣＯの電圧レベルに固定するよう
な素子を設けた方がよい。このような素子としては、素
子数の増加を極力低減することを考慮すれば、例えば、
ゲート電極にモード信号ＣＮＴが入力され、カウントア
ップ信号ＣＯを伝達する信号線と接地電圧源との間に接
続されたＮチャネル型ＭＯＳトランジスタが考えられ
る。

【００７２】また、レジスタ１０３に格納されるデータ
も、復調データのうちのデータＤＡＴＡに限られるもの
ではなく、データＤＡＴＡの他にも格納すべきデータが
あれば、そのビット数に応じて、レジスタ１０３を格納
可能なビット数とし、クロック発生回路１０４から発生
する第１のクロック信号ＣＫ１と第２のクロック信号Ｃ
Ｋ２のクロック数を必要な数だけ発生するようにして、
レジスタ１０３に格納するようにしてもよい。

【００７３】

【発明の効果】以上のように、本発明の受信回路によれ
ば、ビット誤り率特性の測定をより正確に実行できる受
信回路を提供することができる。

【００７４】また、本発明の受信回路によれば、通常の
動作への影響、受信回路を構成する構成要素の増加、消
費電力の増加のそれぞれを極力低減して上記の効果を実
現する受信回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における受信回路の
回路図である。

【図２】本発明の第１の実施の形態における受信回路の
動作を説明するタイミングチャートである。

【図３】送信されるバースト信号と、そのバースト信号
のフォーマットを説明する図である。

【図４】本発明の第２の実施の形態における受信回路の
回路図である。

【図５】本発明の第３の実施の形態における受信回路の
回路図である。

【符号の説明】

１０１復調回路１０２検出回路１０３レジスタ１０４クロック発生回路２０１パルス発生回路（カウンタ）２０２制御回路３０１パルス伝達制御回路４０１クロック伝達制御回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5K028 AA14 BB04 HH00 MM05 MM09 MM17 NN05 PP12 5K042 AA06 BA01 BA05 CA02 CA13 DA27 EA01 EA06 FA11 GA01 GA11 JA01 LA01 LA11 MA01 5K047 AA11 BB01 CC06 GG02 HH12 HH43 JJ02 KK01 MM56

Claims

【特許請求の範囲】

【請求項１】受信信号を復調し、復調された復調デー
タから同期パターンを検出することにより、該検出され
た同期パターンに応答して、前記復調データに含まれる
所望のデータの格納及び出力を制御する受信回路におい
て、前記受信信号を復調し、前記復調データを出力する
復調回路と、前記復調データに含まれる同期パターンを
検出し、検出結果を指示する指示信号を出力する検出回
路と、前記指示信号を受信し、該指示信号を受信してか
ら所定時間経過毎にパルス信号を出力可能なパルス発生
回路と、前記指示信号と前記パルス信号との少なくとも
いずれか一方に応じた制御信号を出力する制御回路と、
前記制御信号に応答して、前記復調データに含まれる所
望のデータを格納及び出力するためのクロック信号を発
生するクロック発生回路と、を有することを特徴とする
受信回路。
【請求項２】前記パルス信号を受信し、モード信号に
応じて、前記パルス信号に応じた信号の前記制御回路へ
の伝達を制御するパルス伝達制御回路を有することを特
徴とする請求項１記載の受信回路。
【請求項３】前記パルス発生回路は、受信回路の動作
に用いられる動作用クロック信号に基づき計数動作を行
なうカウンタから構成されるものであり、前記受信回路
は、前記動作用クロック信号を受信し、モード信号に応
じて、前記動作用クロック信号に応じた信号の前記パル
ス発生回路への伝達を制御するクロック伝達制御回路を
有することを特徴とする請求項１記載の受信回路。
【請求項４】前記モード信号は、第１の電圧レベルに
て通常動作モードを指示し、前記第１の電圧レベルとは
異なる第２の電圧レベルにてビット誤り率測定モードと
を指示するものであり、前記パルス伝達制御回路は、前
記モード信号が前記第１の電圧レベルの時に前記パルス
信号に応じた信号を前記制御回路へ伝達することを抑制
し、前記モード信号が前記第２の電圧レベルの時に前記
パルス信号に応じた信号を前記制御回路へ伝達すること
を許可することを特徴とする請求項２記載の受信回路。
【請求項５】前記モード信号は、第１の電圧レベルに
て通常動作モードを指示し、前記第１の電圧レベルとは
異なる第２の電圧レベルにてビット誤り率測定モードと
を指示するものであり、前記クロック伝達制御回路は、
前記モード信号が前記第１の電圧レベルの時に前記動作
用クロック信号に応じた信号を前記パルス発生回路へ伝
達することを抑制し、前記モード信号が前記第２の電圧
レベルの時に前記動作用クロック信号に応じた信号を前
記パルス発生回路へ伝達することを許可することを特徴
とする請求項３記載の受信回路。