JP2836637B2

JP2836637B2 - 無線通信機の制御装置

Info

Publication number: JP2836637B2
Application number: JP2178991A
Authority: JP
Inventors: 隆之野並
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-06
Filing date: 1990-07-06
Publication date: 1998-12-14
Anticipated expiration: 2013-12-14
Also published as: CA2038645A1; EP1353457A2; EP0464314B1; JPH0468827A; DE69133621D1; CA2038645C; US5237592A; EP0464314A3; EP1353457A3; EP1353457B1; EP0464314A2; DE69133488D1; DE69133488T2

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、時分割多元接続方式による無線通信方式
に適した無線通信機の制御装置に関するものである。

〔従来の技術〕

第22図は例えば三菱電機技報第60巻第10号（1986年）
pp.55〜59に示された従来の無線通信機である自動車電
話システムの移動局の構成を示すブロック図である。図
において、１は送受信アンテナ、２は送信と受信とを１
つのアンテナで行うために設けられたアンテナ共用器、
３は送信信号の変調や増幅を行う送信部、４は必要な周
波数を発振する周波数シンセサイザ、５は所定の帯域の
信号を復調する受信部、６は各部を制御する制御部、７
は音声信号を扱うベースバンド信号処理部、８は送話
部、９は受話部である。また、第23図は制御部６をマイ
クロコンピュータで構成した場合の構成図である。図に
おいて、10はCPU、11はデータが読み書きされるRAM、12
はプログラムが格納されたROM、13はタイマ回路、141〜
146は外部とインタフェースするための入出力ポート（I
/Oポート）、16はバスである。

次に動作について説明する。CPU10は、ROM12内のプロ
グラムに従って動作する。つまり、I/Oポート141〜146
のうち送信部３、周波数シンセサイザ４、受信部５（こ
れらをまとめて無線部という。また、無線部のうち送信
に関連する部分を無線送信部という。）およびベースバ
ンド信号処理部７に割り当てられているI/Oポートを介
して必要な制御信号を与えるとともに、それらから必要
な情報を入力する。これらを制御しているときに、時間
管理が必要な場合には、タイマ回路13にタイマ割り込み
を発生させ、そのタイマ割り込みに応じて実時間制御を
行う。例えば、送信部起動信号（TXON）を扱うときに
は、無線チャネルの割当て後の一定時間内にTXONに割り
当てられているI/Oポートをアクティブとする。また、
通信が了すると、その後一定時間内にそのI/Oポートを
インアクティブとする。

このように、CPU10はTXON等の制御信号をI/Oポート14
1〜146を介して無線部に与えている。従って、周波数分
割多元接続方式（FDMA方式）により通信が行われる場合
には、無線部の動作は定常的であるので、CPU10のこの
ような制御により無線部は問題なく動作する。しかし、
例えば米国TIAで検討されている次期自動車電話システ
ム（規格番号IS−54）のような時分割多元接続方式（TD
MA方式）により通信が行われる場合には、無線機の動作
は間欠的である。つまり、第24図に示すように、１つの
TDMAフレームの中の割り当てられたタイムスロットのみ
について送受信を行わなければならない。第24図は３多
重TDMA方式の場合を示している。従って、TXONを例にと
れば、第25図に示すように、そのタイムスロットに応じ
たTXONが出力される必要がある。

〔発明が解決しようとする課題〕

従来の無線通信機に使用されている制御装置（以下、
単に制御装置という。）は以上のように構成されてお
り、CPU10が制御信号の入出力制御を行なっていたた
め、マイクロ秒オーダで入出力される必要があるTDMA方
式における制御信号を正確なタイミングで入出力するこ
とがむずかしいという問題があった。仮にCPU10やその
他の周辺回路として高速に動作するものを使用したとし
ても、消費電力が増大したり装置が高価になるなどの課
題があった。

この発明は上記のような課題を解消するためになされ
たもので、TDMA方式の通信であっても、制御信号を正確
なタイミングで処理することができ、しかも、制御信号
の入出力タイミングの設定変更を容易に行うことができ
る柔軟な制御装置を得ることを目的とする。さらに、制
御が複雑なため難しい送信系のタイミング制御を容易に
実現することができる制御装置を得ることを目的とす
る。

〔課題を解決するための手段〕

この発明に係る制御装置は、外部から与えられたマス
タクロックを計数するとともに、制御回路の指定による
所定数のマスタクロックを計数したときに計数値を計数
開始時の値にもどかしてTDMAフレーム周期に応じた周期
動作を行いうる第１のタイマ回路と、この第１のタイマ
回路から出力された計数値と制御回路が設定した設定値
とを比較して、それらが一致したときに無線受信部に対
してストローブ信号を出力する第１のストローブ信号発
生回路と、第１のタイマ回路から出力された計数値と制
御回路が設定したタイミング補正値とを比較して、それ
らが一致したときにトリガ信号を出力する比較回路と、
この比較回路が出力したトリガ信号を契機としてマスタ
クロックの計数を開始する第２のタイマ回路と、この第
２のタイマ回路から出力された計数値と制御回路が設定
した送信用設定値とを比較して、それらが一致したとき
に無線送信部に対してストローブ信号を出力する第２の
ストローブ信号発生回路とを備えたものである。

〔作用〕

この発明における比較回路は、第１のタイマ回路が出
力する周期的な計数値が、あらかじめ設定されたタイミ
ング補正値となったときにトリガ信号を出力つう。第２
のタイマ回路および第２のストローブ信号発生回路が作
成する無線送信部に対するストローブ信号は、タイミン
グ補正値に対応した値だけタイミング補正されたストロ
ーブ信号となる。

〔実施例〕

以下、この発明を一実施例を図について説明する。第
１図において、20はTDMAフレームに対応した周期で計数
値（タイマカウント値）が初期値にもどるタイマ回路、
22は基準クロックとなるベースバンドマスタクロック
（以下、マスタクロックという。）の入力線、24はタイ
マカウント値の供給線、31〜3nはストローブ信号を出力
する比較回路、41〜4nはそれぞれストローブ信号（ST
B）が出力されるストローブ出力線であり、その他のも
のは同一符号を付して第23図に示したものと同一のもの
である。ただし、ROM12に格納されているプログラムの
内容は従来のものと異なる。なお、ここでは、厳しいタ
イミング制御を要求されない信号が通過するI/Oポート1
41,142のみが設けられている。また、この実施例では、
ストローブ信号発生回路は比較回路31〜3nとして実現さ
れている。制御回路はCPU10およびROM12内のプログラム
として実現されている（従来のプログラムとは異な
る。）。

第３図はタイマ回路20の構成例を示した構成図であ
り、図において、202はバス16に接続されCPU10から与え
られた初期値を一時格納する初期値レジスタ、204はマ
スタクロックを計数するタイマカウンタである。

また、第４図は比較回路31の構成例を示す構成図であ
り、図において、302はバス16に接続されCPU10により設
定値が設定される入力レジスタ、304は設定値を出力す
る出力レジスタ、306はタイマカウンタ204の計数値をラ
ッチするラッチ回路、308は出力レジスタ304から出力さ
れる設定値とラッチ回路306が保持している値とを比較
する比較器、310は比較器308が出力した一致検出パルス
をマスタクロックに同期させる出力ラッチ回路である。
なお、他の比較回路32〜3nの構成も同じである。

次に動作について説明する。まず、CPU10は次のよう
な初期設定を行う。つまり、タイマ回路20の初期値レジ
スタ202に、（TDMAフレームの１フレーム時間）÷（マ
スタクロック周期）の値に対応した初期値を設定する。
また、各比較回路31〜3nの入力レジスタ302に、無線部
が必要とする各種のストローブタイミングに応じた設定
値を設定する。CPU10は、以後、ストローブタイミング
を変更する等の必要を生じたとき以外のときには、スト
ローブ信号の発生に関与しない。

タイマ回路20のタイマカウンタ204は、マスタクロッ
クを計数してカウントアップしたらキャリー信号を発生
する。このキャリー信号により、初期値レジスタ202が
保持している初期値が、タイマカウンタ204にロードさ
れる。以後、タイマカウンタ204は、初期値から計数を
開始しカウントアップによりキャリー信号を発生する動
作を繰り返す。よって、キャリー信号の発生周期は、TD
MAフレームの周期に等しい。つまり、この場合には、初
期値は、初期値とカウントアップ値との差が、（TDMAフ
レーム１のフレーム時間）÷（マスタクロックの周期）
となる値となっている。また、このキャリー信号は、CP
U10に対するフレーム割込み信号（INT）ともなる。

そして、タイマカウンタ204の計数値は、常時供給線2
4に出力されている。よって、計数値は各比較回路31〜3
nに供給される。各比較回路31〜3nにおいて、入力レジ
スタ302内の設定値は、フレーム割込み信号により出力
レジスタ304に移送されているので、比較機308は、設定
値とラッチ回路306に取込まれた計数値とを比較でき
る。そして、それらが一致したときに一致検出信号を出
力する。この一致検出信号は、出力ラッチ回路310にマ
スタクロックによってラッチされる。この出力ラッチ回
路310の出力はストローブ信号として無線部に出力され
る。第２図は、比較回路愛31に「３」が設定され、比較
回路32に「10」が設定された場合の計数値とストローブ
信号との関係を示したものである。このストローブ信号
は、無線部で必要とされるタイミング制御に用いられ
る。そして、例えばｎ個の比較回路31〜3nを設けた場合
には、無線部に対してｎ種類のストローブ信号が供給さ
れる。以上の説明から明らかなように、各ストローブ信
号も、TDMAフレームの周期と同一の周期で発生する。

なお、ストローブ信号のパルス幅よりも長いパルス値
の信号が要求されるときには、第５図に示すように、出
力ラッチ回路310の後段に、RSフリップフロップ（F/F）
50を設ければよい。このようにして、第６図に示すよう
なパルス幅が広がった信号を作成できる。この信号のタ
イミングおよびパルス幅は、F/F50の入力となる２つの
ストローブ信号に対応した比較回路31〜3nの設定値を制
御することにより、任意の値に設定される。

また、ストローブ信号の発生タイミングを変更するこ
とも容易である。つまり、タイミング変更が必要とされ
るときに受信するTDMAフレームの直前のTDMAフレームを
受信しているときに、CPU10が比較回路31〜3nの入力レ
ジスタ302に変更された設定値を設定しておけばよい。
このようにすれば、次のフレーム割込み信号が出力され
たときに出力レジスタ304に新たな設定値が設定され、
ストローブ信号の発生タイミングが変更される。

そして、TDMAフレームの位相の調整または変更を行う
こと、すなわちフレーム割込み信号の発生タイミングを
ずらすことも容易である。つまり、タイマ回路20に与え
る初期値を、ずらしたい位相量に応じた値とし、フレー
ム割込み信号が出力されたら正規の初期値を再びタイマ
回路20に与えればよい。

ところで、パルス幅の長い信号を発生させるために２
つのストローブ信号を用いた場合について説明したが、
同様の目的のためにカウンタ回路51を用いてもよい。例
えば、第７図に示すように、CPU10がカウンタ回路51に
パルス幅に相当するカウント値Ｋを設定しておく。そし
て、第８図に示すように、ストローブ信号ｎをトリガと
してカウントダウンを開始し、ボロー信号によってF/F5
0をリセットする。このようにして、カウント値Ｋに応
じたパルス幅を有する信号が作成される。なお、カウン
ト値Ｋはカウンタ回路51の内部に保持され、フレーム割
込み信号によってカウンタ回路51におけるカウントを行
う部分にロードされる。

また、無線部の周波数シンセサイザに対する周波数設
定などのように、シリアルデータの転送が必要な場合に
は、第９図に示すように、出力ラッチ回路310の後段
に、あらかじめデータが設定されるレジスタ52と出力回
路54とを設ければよい。この場合には、CPU10はレジス
タ52に所定のデータを設定しておく。そして、出力回路
54は、ストローブ信号をトリガとしてデータを取込み、
マスタクロックに同期して所定のデータをシリアルデー
タとして出力する。また、シリアルデータが出力されて
いる間はイネーブル信号をアクティブとする。このよう
にして、無線部に対して任意のシリアルデータを出力す
ることが可能になる。そして、このような回路を２つ設
けることにより、TDMAフレーム内での自チャネル以外の
他のチャネルのモニタが容易になる。

第10図はこの発明の第２の実施例による制御装置を示
すブロック図である。図において、30は計数値と設定値
とを比較する比較回路、60は複数の設定値が設定されう
るデータ更新回路、62は所定のストローブ出力線41〜4n
にストローブ信号を出力する選択回路である。この場合
には、ストローブ信号発生回路は、比較回路30、データ
更新回路60および選択回路62で構成されている。なお、
61は比較回路30が出力する一致検出パルスを示してい
る。

また、第11図はデータ更新回路60の構成例を示す構成
図である。図において、64はバス16に接続され、CPU10
から必要なデータを受け取って、そのデータをRAM66に
書き込む書込制御回路、68は一致検出パルス61を受けて
比較回路30および選択回路62に必要なデータを与える読
出制御回路である。

次に動作について説明する。CPU10は初期設定時に、
データ更新回路60に対して、必要なストローブ発生タイ
ミングを作成するための設定値とこれらの設定値に対応
したストローブ信号の出力先を示す情報とを、ストロー
ブ発生タイミング順に与える。すると、書込制御回路64
は、RAM66に設定値とストローブ信号の出力先を示す情
報とを書き込む。比較回路30は、例えば第４図に示すよ
うな構成となっている。ただし、この場合には、入力レ
ジスタ302に設定された設定値は、直ちに出力レジスタ3
04に移送される。読出制御回路68は、フレーム割込み信
号を入力すると、第１番目の設定値を比較回路30に与え
る。また、選択回路62に第１番目の情報を与える。する
と、比較回路30は、この設定値とタイマ回路20の計数値
とを比較し、それらが一致したら一致検出パルス61を選
択回路62および読出制御回路68に出力する。選択回路62
は、第１番目の情報が示しているストローブ出力線41〜
4nを選択し、選択されたストローブ出力線41〜4nにスト
ローブ信号を出力する。一方、読出制御回路68は、一致
検出パルス61を受けると次の設定値を比較回路30に与え
るとともに、その設定値に対応した情報を選択回路62に
与える。以後、この動作が繰り返されて必要な個数のス
トローブ信号が選択回路62から出力される。また、各ス
トローブ信号の周期はTDMAフレームの周期に一致する。

なお、上記各実施例は移動局について説明したが、送
受信周期カウンタ設定を固定とし、ストローブ信号発生
回路を複数チャネル分設けることにより、基地局につい
ても適用可能である。

また、移動局が高速で移動すると受信タイミング同期
にずれが生ずるが、第12図に示すような受信タイミング
を検出するための回路を付加してこれを補正することが
できる。第12図に示す第３の実施例による制御装置は、
受信タイミングを補正するためにユニークワード検出回
路112とラッチ回路114とをさらに設けたものである。ま
た、ユニークワード検出回路112は、ストローブ信号の
うちの所定の１本を導入している。このストローブ信号
はその時点における基準タイミング信号を意味する信号
となる。そして、まず、ユニークワード検出回路112
は、CPU10の検出指示により動作を開始する。次に、基
準タイミング信号に従って、ユニークワード検出回路11
2は、受信データと受信再生クロックとからユニークワ
ードの検出を行う。ユニークワードが検出できると検出
パルスを出力する。この検出パルスは、タイマ回路20の
計数値を導入しているラッチ回路114に与えられる。ラ
ッチ回路114は、検出パルスによりそのときの計数値を
ラッチする。そして、CPU10は、ラッチ回路114に保持さ
れている値を読み出す。読み出した値からTDMAフレーム
ごとの受信同期タイミングを検出することができる。CP
U10は、各TDMAフレームの受信同期タイミングをもとに
移動平均値処理などを行うことにより、受信タイミング
のずれを検出できる。CPU10は、検出されたずれ量に応
じた値をタイマ回路20に設定し、その後、初期値を再設
定することで、受信タイミングの補正を行うことができ
る。

上記各実施例による制御装置は、間欠受信動作時にも
TDMAフレーム単位のフレーム割込みによりCPU10が割込
まれることになる。従って、受信処理を必要としないと
きにもCPU10を動作させておく必要があり、余分な電力
を消費してしまう。第13図に示す第４の実施例による制
御装置は、そのような問題にも対応しうるものである。
この場合には、受信したTDMAフレームの数をカウントす
るフレーム数カウンタ122、アクティブフレーム検出器1
24およびゲート回路126が設けられる。つまり、タイマ
回路20が出力するキャリー信号をフレーム割込み信号と
はせず、キャリー信号はフレームパルス（FP）としてフ
レーム数カウンタ122に入力される。フレーム数カウン
タ122は、スーパフレームを構成するTDMAフレームの数
が１周分となるようなカウンタとなっている。例えば、
スーパフレームが12個のTDMAフレームで構成されている
場合には、カウント値は「０」〜「11」の値を循環す
る。また、アクティブフレーム検出器124には、あらか
じめCPU10から、受信すべきTDMAフレームの番号を示す
データが通知されている。よって、アクティブフレーム
検出器124は、フレーム数カウンタ122のカウント値と設
定されている番号データとを比較して、それらが一致し
ている間、受信起動信号を出力する。この受信起動信号
はゲート回路126のゲート信号となっていて、ゲート回
路126は、受信起動信号がアクティブとなっている間だ
け、フレームパルスをフレーム割込み信号としてCPU10
に出力する。第14図はスーパフレーム中の３つのTDMAフ
レームを間欠受信する場合の各信号の発生例を示したも
のである。このようにして、受信が必要とされる場合に
のみフレーム割込み信号が発生するようにすれば、受信
動作を要求されないときには、CPU10を非起動状態とす
ることができ、低消費電力化が実現できる。

ところで、基地局（BS）と移動局（MS）との間の伝送
では、第15図に示すように伝搬遅延時間t_aが生ずる。TD
MA方式による通信にあっては、この伝搬遅延時間t_aを補
償して移動局から送信信号を出力することが要求され
る。

第16図はそのような補償をも行いうるこの発明の第５
図の実施例による制御装置を示すブロック図である。図
において、３は無線受信部に与えるストローブ信号（RX
STB）を発生する第１のストローブ信号発生回路、70はC
PU10より与えられるタイミング補正値とタイマ回路（第
１のタイマ回路）20の計数値とを比較する比較回路、80
はトリガ信号を契機としてマスタクロックの計数を開始
する第２のタイマ回路、90は無線送信部に与えるストロ
ーブ信号（TXSTB）を発生する第２のストローブ信号発
生回路である。91〜9mは無線送信部に接続されるストロ
ーブ出力線である。なお、第１のストローブ信号発生回
路３および第２のストローブ信号発生回路90の構成とし
て、第１の実施例または第２の実施例におけるストロー
ブ信号発生回路（第１図に示したものまたは第10図に示
したもの）の構成をそのまま採用できる。

第17図は比較回路70の構成例を示す構成図である。図
において、702はバス16に接続され、CPU10によりタイミ
ング補正値が設定される入力レジスタ、704はタイミン
グ補正値を出力する出力レジスタ、706はタイマ回路20
の計数値をラッチするラッチ回路、708は出力レジスタ7
04から出力されるタイミング補正値とラッチ回路706が
保持している値とを比較する比較器、710は比較器708が
出力したトリガ信号をマスタクロックに同期させる出力
ラッチ回路である。なお、709は第２のタイマ回路80に
与えられるトリガ信号を示す。

また、第18図は第２のタイマ回路80の構成例を示す構
成図である。図において、802はバス16に接続されCPU10
から与えられた初期値を一時格納する初期値レジスタ、
804はマスタクロックを計数するタイマカウンタであ
る。

次に動作について説明する。タイマ回路20および第１
のストローブ信号発生回路３の動作については、第１の
実施例または第２の実施例における動作と同じであるか
ら、ここでは説明を省略する。この場合には、CPU10は
初期設定時に、比較回路70、第２のタイマ回路80および
第２のストローブ信号発生回路90にも各初期値を設定す
る。つまり、比較回路70に対しては、基地局さら指定さ
れた送信タイミング補正量にもとづいて作成されたタイ
ミング補正値を、第２のタイマ回路80に対しては例えば
「0000」の初期値を、そして第２のストローブ発生回路
90に対しては各ストローブ信号を発生させるための各設
定値（各送信用設定値）を与える。ここで、第２のスト
ローブ発生回路90の構成として、第１図に示す構成を採
用したときには、第19図に示すようになる。従って、各
比較回路911〜91mに各設定値が与えられる。

比較回路70において、入力レジスタ702に設定された
タイミング補正値は、フレーム割込み信号によって出力
レジスタ704に移送させる。すると、比較器708はタイミ
ング補正値とラッチ回路706に保持された第１のタイマ
回路20の計数値とを比較する。そして、それらが一致す
ると出力ラッチ回路710を介してトリガ信号を出力す
る。従って、CPU10が設定したタイミング補正値は、
（タイミング補正値−第１のタイマ回路20の初期値）×
（マスタクロックの周期）が送信タイミングの補償値と
なるような値である。第２のタイマ回路80において、タ
イマカウンタ804はこのトリガ信号の入力により初期値
レジスタ802内の値を取り込んで計数を開始する。初期
値が「0000」であったときには、「0000」からカウント
アップする。そして、計数値は第２のストローブ信号発
生回路90に出力される。そして、以後、比較回路70はTD
MAフレームの周期と同じ周期でトリガ信号を出力し、第
２のタイマ回路80の計数値はそれに応じて「0000」にも
どされる。なお、比較回路70は、CPU10によりタイミン
グ補正値が設定された後１回だけトリガ信号を出力し、
第２のタイマ回路80はそのトリガ信号により起動され、
以後、第１のタイマ回路20と同様に自身により初期値を
再ロードするように構成してもよい。

次に、第２のストローブ信号発生回路90の各比較回路
911〜91mは、第２のタイマ回路80の計数値と各設定値と
を比較して、それらが一致したらストローブ信号を出力
する。出力されたストローブ信号は、無線送信部に与え
られる。無線送信部は、与えられたストローブ信号に応
じてタイミング制御を行う。このようにして、無線送信
部は、補正された送信タイミングで送信制御を行える。

そして、通信中に基地局から送信タイミング補正量の
変更が通知されたときには、CPU10は変更が必要とされ
るTDMAフレームの直前のフレームを受信しているとき
に、比較回路70の入力レジスタ702に対して変更された
タイミング補正値を設定する。すると、次のフレーム割
込み信号により、新たなタイミング補正値が出力レジス
タ704に移送される。従って、次TDMAフレームから新た
な補正タイミングで送信制御が可能となる。なお、この
場合にも、第２のストローブ信号発生回路90の後段に、
第５図、第７図または第９図に示した回路を付加して、
ストローブ信号を加工することも可能である。

なお、移動局が高速で移動すると受信タイミング同期
にずれが生ずるが、第20図に示すような受信タイミング
を検出するための回路を付加してこれを補正することが
できる。補正の動作については、第12図に示す第３の実
施例の場合と同じであり、ここでは説明を省略する。

また、第21図に示すように、フレーム数カウンタ12
2、アクティブフレーム検出器124およびゲート回路126
を付加すれば、スーパフレームにおいて受信を要求さな
いTDMAフレームが入力したときに、フレーム割込み信号
は発生せずCPU10の間欠起動が可能になる。動作につい
ては、第13図に示す第４の実施例の場合と同じであり、
ここでは説明を省略する。

〔発明の効果〕

この発明によれば、制御装置を、さらに第１のタイマ
回路の計数値を送信タイミング補正量分だけずらした計
数値と設定値とを比較して無線送信部に与えるストロー
ブ信号を発生するように構成したので、CPU等の制御部
分が介在せずにタイミング制御が可能となることにより
実時間制御が可能となり、しかも、容易にタイミング変
更可能なものが得られる効果がある。さらに送信系のタ
イミング制御を容易に実現でき、しかも、容易にそのタ
イミングを変更可能なものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例による制御装置を示す
ブロック図、第２図はストローブ信号と計数値との関係
を示すタイミング図、第３図はタイマ回路の構成を示す
構成図、第４図は比較回路の構成を示す構成図、第５図
はストローブ信号のパルス幅を変更する回路を示す回路
図、第６図はストローブ信号とF/F出力との関係を示す
タイミング図、第７図はストローブ信号のパルス幅を変
更する他の回路を示す回路図、第８図はカウンタ回路の
出力とF/F出力との関係を示すタイミング図、第９図は
シリアルデータを出力する回路の構成を示す構成図、第
10図はこの発明の第２の実施例による制御装置を示すブ
ロック図、第11図はデータ更新回路の構成を示す構成
図、第12図はこの発明の第３の実施例による制御装置を
示すブロック図、第13図はこの発明の第４の実施例によ
る制御装置を示すブロック図、第14図は送信起動信号と
CPU動作との関係を示すタイミング図、第15図は伝搬遅
延時間を示すタイミング図、第16図はこの発明の第５の
実施例による制御装置を示すブロック図、第17図は比較
回路の構成を示す構成図、第18図は第２のタイマ回路の
構成を示す構成図、第19図は第２のストローブ発生回路
の構成を示す構成図、第20図はこの発明の第６の実施例
による制御装置を示すブロック図、第21図はこの発明の
第７の実施例による制御装置を示すブロック図、第22図
は自動車電話システムの移動局を示すブロック図、第23
図は従来の制御装置を示すブロック図、第24図はTDMAフ
レームを示す説明図、第25図はTXONのタイミングを示す
タイミング図である。 10はCPU、11はRAM、12はROM、16はバス、20はタイマ回
路、202は初期値レジスタ、204はタイマカウンタ、３は
第１のストローブ信号発生回路、30,31〜3nは比較回
路、302は入力レジスタ、304は出力レジスタ、306はラ
ッチ回路、308は比較器、310は出力ラッチ回路、60はデ
ータ更新回路、62は選択回路、64は書込制御回路、66は
RAM、68は読出制御回路、70は比較回路、702は入力レジ
スタ、704は出力レジスタ、706はラッチ回路、708は比
較器、710は出力ラッチ回路、80は第２のタイマ回路、8
02は初期値レジスタ、804はタイマカウンタ、90は第２
のストローブ信号発生回路、911〜91mは比較回路、112
はユニークワード検出回路、114はラッチ回路、122はフ
レーム数カウンタ、124はアクティブ検出器、126はゲー
ト回路。なお、図中、同一符号は同一、または相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】TDMA通信方式用の無線通信機に設けられた
制御装置であって、外部から与えられたマスタクロック
を計数するとともに、所定の周期で計数値を循環させる
タイマ回路と、複数のストローブ信号発生タイミングを
作成するための複数の設定値と前記複数の設定値に対応
する各ストローブ信号の出力先を示す複数の出力先情報
とを記憶し、当該複数の設定値のうちの任意の設定値と
ともに当該設定値に対応する前記出力先情報を出力する
データ更新回路と、前記タイマ回路の前記計数値と前記
データ更新回路より出力された前記設定値とを比較し
て、一致したときにストローブ信号を出力するストロー
ブ信号発生回路と、前記データ更新回路より出力された
前記出力先情報にもとづいて前記ストローブ信号発生回
路より出力された前記ストローブ信号を無線部に対して
出力する選択回路と、前記タイマ回路に前記所定の周期
を設定するとともに、前記データ更新回路に前記設定値
および前記出力先情報を設定する制御回路とを備えた無
線通信機の制御装置。
【請求項２】TDMA通信方式用の無線通信機に設けられた
制御装置であって、受信信号からユニークワードを検出
するユニークワード検出回路と、外部から与えられたマ
スタクロックを計数するとともに、所定の周期で計数値
を循環させるタイマ回路と、このタイマ回路の前記計数
値と設定値とを比較して、一致したときに無線部に対し
てストローブ信号を出力するストローブ信号発生回路
と、前記タイマ回路に所定の周期を設定するとともに、
ストローブ信号発生回路に前記設定値を設定し、前記ユ
ニークワードを検出したときの前記タイマ回路の計数値
に応じた受信タイミングのずれ量を用いて前記タイマ回
路の計数値を補正する制御回路とを備えた無線通信機の
制御装置。
【請求項３】TDMA通信方式用の無線通信機に設けられた
制御装置であって、外部から与えられたマスタクロック
を計数するとともに、受信信号の一つのTDMAフレームに
対応した周期で計数値を循環させるタイマ回路と、無線
部が受信起動されている間、前記タイマ回路の前記計数
値と設定値とを比較して、一致したときに無線部に対し
てストローブ信号を出力するストローブ信号発生回路
と、前記タイマ回路がカウントアップする毎に計数を行
い、受信信号のスーパーフレームを構成する１周分のTD
MAフレームの数に対応した周期で計数値を循環させるフ
レーム数カウンタと、このフレーム数カウンタの計数値
と第２の設定値とを比較して、一致したときに無線部に
対して受信起動信号を出力する受信起動信号発生回路
と、前記タイマ回路に所定の周期を設定し、前記ストロ
ーブ信号発生回路に前記設定値を設定するとともに、前
記受信起動信号発生回路に前記第２の設定値を設定する
制御回路とを備えた無線通信機の制御装置。
【請求項４】TDMA通信方式用の無線通信機に設けられた
制御装置であって、外部から与えられたマスタクロック
を計数するとともに、所定の周期で計数値を循環させる
第１のタイマ回路と、この第１のタイマ回路の前記計数
値と設定値とを比較して、一致したときに無線受信部に
対してストローブ信号を出力する第１のストローブ信号
発生回路と、前記第１のタイマ回路の前記計数値と相手
局との通信で生ずる伝搬遅延時間に相当したタイミング
補正値とを比較して、一致したときにトリガ信号を出力
する比較回路と、前記トリガ信号を契機として前記マス
タクロックの計数を開始する第２のタイマ回路と、この
第２のタイマ回路の計数値と送信用設定値とを比較し
て、一致したときに無線送信部に対してストローブ信号
を出力する第２のストローブ信号発生回路と、前記第１
のタイマ回路に前記所定の周期を設定するとともに前記
第１のストローブ信号発生回路に前記設定値を設定し、
かつ、前記比較回路に対してタイミング補正値を設定す
るとともに前記第２のストローブ信号発生回路に対して
前記送信用設定値を設定する制御回路とを備えた無線通
信機の制御装置。