JPH0567005U - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH0567005U
JPH0567005U JP014454U JP1445492U JPH0567005U JP H0567005 U JPH0567005 U JP H0567005U JP 014454 U JP014454 U JP 014454U JP 1445492 U JP1445492 U JP 1445492U JP H0567005 U JPH0567005 U JP H0567005U
Authority
JP
Japan
Prior art keywords
tie bar
lead
frame
semiconductor device
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP014454U
Other languages
English (en)
Other versions
JP2602570Y2 (ja
Inventor
忠明 佐藤
広之 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1992014454U priority Critical patent/JP2602570Y2/ja
Publication of JPH0567005U publication Critical patent/JPH0567005U/ja
Application granted granted Critical
Publication of JP2602570Y2 publication Critical patent/JP2602570Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置用リードフレームに設けられるタ
イバーの幅を小さくし、切断荷重等を低減し、かつモー
ルドに近い位置にタイバーを設けることを可能にする。 【構成】 半導体ペレット1を搭載するアイランド2
と、このアイランド2に臨んで配列されるステッチ4
と、このステッチ4に連続されるリード5と、リード相
互及びリードとフレーム部8をつなぐタイバー6とを備
え、タイバー6のリード5びフレーム部8との接続箇所
を除く部位に幅広部6aを形成することで、タイバーを
細くしても成形時の変形を防止し、かつ一方では切断荷
重等を低減して生産性を向上し、かつモールドに極めて
近い位置にタイバーを配置することを可能にしてリード
成形の精度を改善する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は半導体装置のリードフレームに関し、特に樹脂封止型半導体装置用の リードフレームに関する。
【0002】
【従来の技術】
従来の半導体装置用リードフレームは、図2に示すように、半導体ペレット1 を搭載するためのアイランド2と、半導体ペレット1の電極部との電気接続を行 うボンディングワイヤ3を接続するためのステッチ4と、このステッチ4に連続 されて外部に電気配線を導出するためのリード5と、樹脂封止を行うまでリード 5を帯状に連結するタイバー6と、これらを支持補強しておく枠状のフレーム部 8とで構成される。
【0003】
【考案が解決しようとする課題】
前記したタイバー6は樹脂封止の際に樹脂が外部に洩れないようにするために も利用される。このため、タイバー6の幅寸法を小さくすると、樹脂封止工程で の射出圧力によってタイバーが変形され、樹脂が外部に洩れてリード5の表面に 付着し、外装メッキの付着性が劣化される。したがって、タイバー6の幅は樹脂 封止での射出圧力で変形されない幅寸法が必要とされ、近年における表面実装式 の半導体装置において要求されるような、リード成形の精度を高めるためにタイ バーの幅を狭くしてモールドに極めて近い位置に設けることが困難になる。
【0004】 又、タイバーの幅寸法が小さくできないことにより、タイバーの切断荷重が大 きくなり、かつ切断取り数が少なくなり、これにより一貫生産ラインでのタイバ ー切断、加工洩れ検出が困難で、後工程での設備ジャミング、稼働率低下、金型 破損等の問題が生じている。 本考案の目的は、タイバーの幅を小さくすることを可能にした半導体装置用リ ードフレームを提供することにある。
【0005】
【課題を解決するための手段】
本考案は、タイバーのリード及びフレーム部との接続箇所を除く部位に幅広部 を形成する。 又、タイバーのリード及びフレーム部との接続箇所を除く部位に、フレーム部 につながるT型タイバーを連結し、この連結部位を幅広に形成する。
【0006】
【実施例】
次に、本考案について図面を参照して説明する。図1は本考案の一実施例の半 導体装置用リードフレームの平面図である。半導体ペレット1を搭載するための アイランド2と、半導体ペレットに設けられた電極部との間でボンディングワイ ヤ3を接続するためのステッチ4と、このステッチ4に連続されて外方に延びて いるリード5と、このリード5をつないでいるタイバー6と、これらをつないで おくフレーム部8とで構成されている。ここで前記タイバー6は細く形成する一 方で、リード5及びフレーム部8との接続箇所を除く部位、換言すれば後工程で の切断箇所を除く部位に、その幅寸法を部分的に大きくした幅広部6aを設けて いる。
【0007】 このようにタイバーを構成すると、タイバーの切断箇所を含む部分を細くして も、幅広部6aによって全体の強度が高められる。このため、封入工程にて溶融 した樹脂がランナー及びゲート(図示せず)を通って、封入金型(図示せず)の パッケージエリア7に注入されるとき、タイバー6はプランジャによる射出圧力 を受けるが、幅広部6aにより強度が増大されたことによって射出圧力によって も変形され難くなり、樹脂の洩れを防ぐこともできる。これにより、タイバーを 細くしてタイバーの切断荷重を小さくし、或いは切断取り数を多くして生産能力 を向上する。又、モールドパッケージに極力近い位置に細いタイバーを形成する ことが可能となり、SOP等のリードの曲げ精度を向上することができる。
【0008】 図3は本考案の第2実施例の平面図であり、図1と同一部分には同一符号を付 してある。この実施例では、タイバー6のリード5との接続箇所以外の部分にフ レーム部8につながるT型タイバー6Aを新たに設け、かつこのT型タイバー6 Aとの接続部分を三角形状に形成して幅広部6bを設けている。 この構成によれば、タイバー6にT型タイバー6Aを連結し、かつこの連結部 分に幅広部6bを形成することで、タイバー6の強度を更に向上でき、タイバー 6を一層細くすることが可能になる。
【0009】
【考案の効果】
以上説明したように本考案は、タイバーの後工程での切断箇所以外の部位に幅 広部を設けているので、封入工程でのタイバー変形、樹脂洩れ等の不具合が生じ ない程度にタイバー切断部を細くできる。これにより、タイバー切断荷重を小さ くでき、或いは切断取り数を多くとれるため、生産能力が向上される。又、タイ バー切断部の幅が小さくできるため、モールドに極めて近い位置にタイバーが設 けられ、リード成形時の精度向上ができる効果がある。
【図面の簡単な説明】
【図1】本考案のリードフレームの一実施例の平面図で
ある。
【図2】従来のリードフレームの平面図である。
【図3】本考案の第2実施例の平面図である。
【符号の説明】
2 アイランド 4 ステッチ 5 リード 6 タイバー 6A T型タイバー 6a,6b 幅広部 7 パッケージエリア 8 フレーム部

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 半導体ペレットを搭載するアイランド
    と、このアイランドに臨んで配列されるステッチと、こ
    のステッチに連続されるリードと、リード相互及びリー
    ドとフレーム部をつなぐタイバーとを備えるリードフレ
    ームにおいて、前記タイバーにはリード及びフレーム部
    との接続箇所を除く部位に幅広部を形成したことを特徴
    とする半導体装置用リードフレーム。
  2. 【請求項2】 リード及びフレーム部との接続箇所を除
    く部位に、フレーム部につながるT型タイバーを連結
    し、この連結部位を幅広に形成してなる請求項1の半導
    体装置用リードフレーム。
JP1992014454U 1992-02-15 1992-02-15 半導体装置用リードフレーム Expired - Lifetime JP2602570Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992014454U JP2602570Y2 (ja) 1992-02-15 1992-02-15 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992014454U JP2602570Y2 (ja) 1992-02-15 1992-02-15 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH0567005U true JPH0567005U (ja) 1993-09-03
JP2602570Y2 JP2602570Y2 (ja) 2000-01-17

Family

ID=11861494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992014454U Expired - Lifetime JP2602570Y2 (ja) 1992-02-15 1992-02-15 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2602570Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45857E1 (en) 1995-07-14 2016-01-19 Solid State Storage Solutions, Inc External storage device and memory access control method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181154U (ja) * 1984-10-31 1986-05-29
JPS61134048U (ja) * 1985-02-09 1986-08-21
JPS61253844A (ja) * 1985-05-02 1986-11-11 Nec Kyushu Ltd 半導体装置用リ−ドフレ−ム
JPH01201945A (ja) * 1988-02-05 1989-08-14 Mitsubishi Electric Corp リードフレーム
JPH0297048A (ja) * 1988-10-03 1990-04-09 Nec Kyushu Ltd リードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181154U (ja) * 1984-10-31 1986-05-29
JPS61134048U (ja) * 1985-02-09 1986-08-21
JPS61253844A (ja) * 1985-05-02 1986-11-11 Nec Kyushu Ltd 半導体装置用リ−ドフレ−ム
JPH01201945A (ja) * 1988-02-05 1989-08-14 Mitsubishi Electric Corp リードフレーム
JPH0297048A (ja) * 1988-10-03 1990-04-09 Nec Kyushu Ltd リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45857E1 (en) 1995-07-14 2016-01-19 Solid State Storage Solutions, Inc External storage device and memory access control method thereof

Also Published As

Publication number Publication date
JP2602570Y2 (ja) 2000-01-17

Similar Documents

Publication Publication Date Title
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
JPS63233555A (ja) 樹脂封止型半導体装置
JPH0783036B2 (ja) キヤリアテープ
JPH0567005U (ja) 半導体装置用リードフレーム
JPS6232622A (ja) 半導体装置用樹脂封止金型
JP2838948B2 (ja) リードフレーム
JPH07169780A (ja) Col半導体装置、及びそのリードフレーム
KR200331874Y1 (ko) 반도체의다핀형태패키지
JP4002235B2 (ja) 樹脂封止型半導体装置
JP2855787B2 (ja) 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JP2503561Y2 (ja) リ―ドフレ―ム
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
KR20010069063A (ko) 접착성 댐-바를 갖는 리드프레임
JPS61252640A (ja) 樹脂封止型半導体装置の製造方法
JPS62128164A (ja) 半導体装置のリ−ドフレ−ム
JPH02281636A (ja) 樹脂封止型半導体装置
JPH0730033A (ja) リードフレーム、リードフレームの製造方法およびリードフレームを用いた半導体装置
JPH04192351A (ja) 半導体装置及びその形成方法
JPH0758262A (ja) リードフレーム
JPS63273324A (ja) 樹脂封止型回路装置の製造方法
JPH04192343A (ja) 半導体装置及びその形成方法
JPH0437513A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term