JPH05289885A - 初期プログラムロード処理方式 - Google Patents
初期プログラムロード処理方式Info
- Publication number
- JPH05289885A JPH05289885A JP11965292A JP11965292A JPH05289885A JP H05289885 A JPH05289885 A JP H05289885A JP 11965292 A JP11965292 A JP 11965292A JP 11965292 A JP11965292 A JP 11965292A JP H05289885 A JPH05289885 A JP H05289885A
- Authority
- JP
- Japan
- Prior art keywords
- program
- service processor
- initial program
- bootstrap
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 ブーツストラッププログラムを保持するため
の専用バックアップ電源や読出し専用記憶領域を用いな
いようにすることにより、安価な情報処理システムを実
現し、また、高速の初期プログラムロード処理を行なえ
るようにする。 【構成】 サービスプロセッサ４１の制御下の固定ヘッ
ドディスク装置４２にブーツストラッププログラムを格
納しておき、システム電源投入時にサービスプロセッサ
４１により主記憶装置２に該プログラムを格納する。こ
うして初期プログラムロード時には中央制御装置１内の
ＩＰＬ機能を起動し、これが直ちに該プログラムを起動
して初期プログラムロード処理が実行されていく。
の専用バックアップ電源や読出し専用記憶領域を用いな
いようにすることにより、安価な情報処理システムを実
現し、また、高速の初期プログラムロード処理を行なえ
るようにする。 【構成】 サービスプロセッサ４１の制御下の固定ヘッ
ドディスク装置４２にブーツストラッププログラムを格
納しておき、システム電源投入時にサービスプロセッサ
４１により主記憶装置２に該プログラムを格納する。こ
うして初期プログラムロード時には中央制御装置１内の
ＩＰＬ機能を起動し、これが直ちに該プログラムを起動
して初期プログラムロード処理が実行されていく。
Description
【０００１】
【産業上の利用分野】この発明は情報処理システムにお
ける主記憶装置に対する初期プログラムロード処理方式
に関するものである。
ける主記憶装置に対する初期プログラムロード処理方式
に関するものである。
【０００２】
【従来の技術】図３は例えば特開平１−２０９８９３号
公報等に示された従来の初期プログラムロード処理方式
を採用した情報処理システムの構成を示すブロック図で
ある。図３において、１は本システム全体の制御を行な
う中央制御装置、２は主記憶装置、３は主記憶装置２を
制御する主記憶制御装置、４は磁気テープ装置との入出
力を行なうための磁気テープ装置インタフェイスチャネ
ル、５は磁気テープ装置を制御する磁気テープ制御装
置、６は磁気テープ装置、７は磁気ディスク装置との入
出力を行なうための磁気ディスク装置インタフェイスチ
ャネル、８は磁気ディスク装置を制御する磁気ディスク
制御装置、９は磁気ディスク装置、１０はマンマシンイ
ンタフェイス装置との入出力を行なうためのマンマシン
インタフェイスチャネル、１１はマンマシンインタフェ
イス装置、１２は交換回線を制御する回線制御装置であ
る。中央制御装置１には、この情報処理システムへの給
電停止時に機能するバックアップ電源を有する読出し専
用の記憶領域であるＲＯＭ１ａが設けられ、ここにブー
ツストラッププログラムが保持される。主記憶装置２に
は図４に示すように、交換システムプログラムのロード
エリア２１ａ，２１ｂと、ブーツストラッププログラム
のロードエリア２２と、オペレーションシステムプログ
ラムのロードエリア２３が割当てられている。
公報等に示された従来の初期プログラムロード処理方式
を採用した情報処理システムの構成を示すブロック図で
ある。図３において、１は本システム全体の制御を行な
う中央制御装置、２は主記憶装置、３は主記憶装置２を
制御する主記憶制御装置、４は磁気テープ装置との入出
力を行なうための磁気テープ装置インタフェイスチャネ
ル、５は磁気テープ装置を制御する磁気テープ制御装
置、６は磁気テープ装置、７は磁気ディスク装置との入
出力を行なうための磁気ディスク装置インタフェイスチ
ャネル、８は磁気ディスク装置を制御する磁気ディスク
制御装置、９は磁気ディスク装置、１０はマンマシンイ
ンタフェイス装置との入出力を行なうためのマンマシン
インタフェイスチャネル、１１はマンマシンインタフェ
イス装置、１２は交換回線を制御する回線制御装置であ
る。中央制御装置１には、この情報処理システムへの給
電停止時に機能するバックアップ電源を有する読出し専
用の記憶領域であるＲＯＭ１ａが設けられ、ここにブー
ツストラッププログラムが保持される。主記憶装置２に
は図４に示すように、交換システムプログラムのロード
エリア２１ａ，２１ｂと、ブーツストラッププログラム
のロードエリア２２と、オペレーションシステムプログ
ラムのロードエリア２３が割当てられている。
【０００３】図５は上記情報処理システムに適用される
システム確立の処理手順を示すフローチャートである。
なお、図５において、ＣＣ１は中央制御装置１を示す。
また、Ｆ／Ｆはフリップフロップを示す。次に図５のフ
ローチャートに従ってこの従来システムの動作について
説明する。まず、マンマシンインタフェース装置１１に
含まれる図示しない制御卓上のロード指令キーの操作に
よって中央制御装置１のＩＰＬ機能（初期プログラムロ
ード機能）が起動される（ステップ３１）。このＩＰＬ
機能はマイクロプログラム制御のファームウェアで実現
されており、制御卓からの起動によって中央制御装置１
を初期設定し、ＲＯＭ１ａのブーツストラッププログラ
ムを主記憶装置２にロードした後これを起動する（ステ
ップ３２）。起動されたブーツストラッププログラムは
主記憶装置２を初期設定した後、磁気テープ制御装置５
にオペレーションシステムのロードを指令する（ステッ
プ３３）。磁気テープ制御装置５は上記オペレーション
システムのロード指令に従って磁気テープ装置６に格納
中のシステム確立のためのオペレーションシステムプロ
グラムを主記憶装置２にロードし、このロードが終了す
るとその旨を中央制御装置１で走行中のブーツストラッ
ププログラムに通知する（ステップ３４）。
システム確立の処理手順を示すフローチャートである。
なお、図５において、ＣＣ１は中央制御装置１を示す。
また、Ｆ／Ｆはフリップフロップを示す。次に図５のフ
ローチャートに従ってこの従来システムの動作について
説明する。まず、マンマシンインタフェース装置１１に
含まれる図示しない制御卓上のロード指令キーの操作に
よって中央制御装置１のＩＰＬ機能（初期プログラムロ
ード機能）が起動される（ステップ３１）。このＩＰＬ
機能はマイクロプログラム制御のファームウェアで実現
されており、制御卓からの起動によって中央制御装置１
を初期設定し、ＲＯＭ１ａのブーツストラッププログラ
ムを主記憶装置２にロードした後これを起動する（ステ
ップ３２）。起動されたブーツストラッププログラムは
主記憶装置２を初期設定した後、磁気テープ制御装置５
にオペレーションシステムのロードを指令する（ステッ
プ３３）。磁気テープ制御装置５は上記オペレーション
システムのロード指令に従って磁気テープ装置６に格納
中のシステム確立のためのオペレーションシステムプロ
グラムを主記憶装置２にロードし、このロードが終了す
るとその旨を中央制御装置１で走行中のブーツストラッ
ププログラムに通知する（ステップ３４）。
【０００４】中央制御装置１で走行中のブーツストラッ
ププログラムは磁気テープ制御装置５からのロード終了
通知を受けると、中央制御装置１内の図示しないフリッ
プフロップをオペレーションシステムプログラムの起動
条件にセットすることにより、このオペレーションシス
テムプログラムを起動する（ステップ３５）。起動され
たオペレーションシステムプログラムは交換システムプ
ログラムを磁気テープ装置６からシステムバックアップ
装置である磁気ディスク装置９に転送し（ステップ３
６）、この転送が終了すると、中央制御装置１の非常処
理再開機能を起動する（ステップ３７）。これに伴い、
交換システムプログラムが磁気ディスク装置９から主記
憶装置２にロードされ、このロードが終了するとロード
済みの交換システムプログラムに制御がわたり、回線の
交換処理が開始されシステムが確立する。
ププログラムは磁気テープ制御装置５からのロード終了
通知を受けると、中央制御装置１内の図示しないフリッ
プフロップをオペレーションシステムプログラムの起動
条件にセットすることにより、このオペレーションシス
テムプログラムを起動する（ステップ３５）。起動され
たオペレーションシステムプログラムは交換システムプ
ログラムを磁気テープ装置６からシステムバックアップ
装置である磁気ディスク装置９に転送し（ステップ３
６）、この転送が終了すると、中央制御装置１の非常処
理再開機能を起動する（ステップ３７）。これに伴い、
交換システムプログラムが磁気ディスク装置９から主記
憶装置２にロードされ、このロードが終了するとロード
済みの交換システムプログラムに制御がわたり、回線の
交換処理が開始されシステムが確立する。
【０００５】
【発明が解決しようとする課題】従来の初期プログラム
ロード処理方式は以上のように構成されているので、ブ
ーツストラッププログラムを保持するための専用のバッ
クアップ電源もしくはそのプログラムの読出し専用記憶
領域が必要となり、このため情報処理システムがその分
だけ高価になるなどの問題点があった。
ロード処理方式は以上のように構成されているので、ブ
ーツストラッププログラムを保持するための専用のバッ
クアップ電源もしくはそのプログラムの読出し専用記憶
領域が必要となり、このため情報処理システムがその分
だけ高価になるなどの問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、ブーツストラッププログラムを
保持するための専用のバックアップ電源やそのプログラ
ムの読出し専用記憶領域を用いず、安価な情報処理シス
テムを実現し、高速な初期プログラムロード処理が行な
える初期プログラムロード処理方式を提供することを目
的とする。
ためになされたもので、ブーツストラッププログラムを
保持するための専用のバックアップ電源やそのプログラ
ムの読出し専用記憶領域を用いず、安価な情報処理シス
テムを実現し、高速な初期プログラムロード処理が行な
える初期プログラムロード処理方式を提供することを目
的とする。
【０００７】
【課題を解決するための手段】この発明に係る初期プロ
グラムロード処理方式は、主記憶装置２にシステムのブ
ーツストラッププログラムを転送するサービスプロセッ
サ４１と、このサービスプロセッサ４１の制御下に置か
れた外部記憶装置としての固定ヘッドディスク装置４２
とを有し、上記固定ヘッドディスク装置４２にブーツス
トラッププログラムを格納しておき、システム電源投入
時に上記サービスプロセッサ４１により上記ブーツスト
ラッププログラムを上記固定ヘッドディスク装置４２か
ら読み出し上記主記憶装置２内の特定の領域に転送し、
初期プログラムロード時に上記転送されたブーツストラ
ッププログラムを実行するようにしたものである。
グラムロード処理方式は、主記憶装置２にシステムのブ
ーツストラッププログラムを転送するサービスプロセッ
サ４１と、このサービスプロセッサ４１の制御下に置か
れた外部記憶装置としての固定ヘッドディスク装置４２
とを有し、上記固定ヘッドディスク装置４２にブーツス
トラッププログラムを格納しておき、システム電源投入
時に上記サービスプロセッサ４１により上記ブーツスト
ラッププログラムを上記固定ヘッドディスク装置４２か
ら読み出し上記主記憶装置２内の特定の領域に転送し、
初期プログラムロード時に上記転送されたブーツストラ
ッププログラムを実行するようにしたものである。
【０００８】
【作用】システム電源が投入されると、サービスプロセ
ッサ４１は固定ヘッドディスク装置４２からブーツスト
ラッププログラムを読み出し主記憶装置２内の特定の領
域に転送する。このブーツストラッププログラムは初期
プログラムロード時に実行される。
ッサ４１は固定ヘッドディスク装置４２からブーツスト
ラッププログラムを読み出し主記憶装置２内の特定の領
域に転送する。このブーツストラッププログラムは初期
プログラムロード時に実行される。
【０００９】
実施例１．図１はこの発明の一実施例に係る初期プログ
ラムロード処理方式を採用した情報処理システムの構成
を示すブロック図である。図１において、図３に示す構
成要素に対応するものには同一の符号を付し、その説明
を省略する。図１において、４１は主記憶装置２にシス
テムのブーツストラッププログラムを転送するサービス
プロセッサ、４２はサービスプロセッサ４１の制御下に
置かれた外部記憶装置としての固定ヘッドディスク装置
である。サービスプロセッサ４１は図３におけるマンマ
シンインタフェイス装置１１に相当し図示しないマイク
ロプロセッサを搭載している。そしてその下に固定ヘッ
ドディスク装置４２が接続され、この中にブーツストラ
ッププログラムが格納されている。
ラムロード処理方式を採用した情報処理システムの構成
を示すブロック図である。図１において、図３に示す構
成要素に対応するものには同一の符号を付し、その説明
を省略する。図１において、４１は主記憶装置２にシス
テムのブーツストラッププログラムを転送するサービス
プロセッサ、４２はサービスプロセッサ４１の制御下に
置かれた外部記憶装置としての固定ヘッドディスク装置
である。サービスプロセッサ４１は図３におけるマンマ
シンインタフェイス装置１１に相当し図示しないマイク
ロプロセッサを搭載している。そしてその下に固定ヘッ
ドディスク装置４２が接続され、この中にブーツストラ
ッププログラムが格納されている。
【００１０】次に動作について説明する。まずシステム
電源投入時において固定ヘッドディスク装置４２内のブ
ーツストラッププログラムはサービスプロセッサはサー
ビスプロセッサ４１によって主記憶装置２の特定の領域
に格納される。
電源投入時において固定ヘッドディスク装置４２内のブ
ーツストラッププログラムはサービスプロセッサはサー
ビスプロセッサ４１によって主記憶装置２の特定の領域
に格納される。
【００１１】次に初期プログラムロード処理時における
動作について説明する。初めにサービスプロセッサ４１
に含まれる図示しない制御卓上のロード指令キーの操作
によって中央制御装置１のＩＰＬ機能が起動される（ス
テップ３１）のは従来技術と同様である。しかしながら
このＩＰＬ起動によって今の場合、中央制御装置１の初
期設定が行われた後、ブーツストラッププログラムは既
に主記憶装置２に格納されているので、直ちにブーツス
トラッププログラムが起動される（ステップ５１）。こ
うして起動されたブーツストラッププログラムは主記憶
装置２を初期設定した後、磁気テープ制御装置５にオペ
レーションシステムのロードを指令する（ステップ３
３）。以後の動作は従来技術と同様である。
動作について説明する。初めにサービスプロセッサ４１
に含まれる図示しない制御卓上のロード指令キーの操作
によって中央制御装置１のＩＰＬ機能が起動される（ス
テップ３１）のは従来技術と同様である。しかしながら
このＩＰＬ起動によって今の場合、中央制御装置１の初
期設定が行われた後、ブーツストラッププログラムは既
に主記憶装置２に格納されているので、直ちにブーツス
トラッププログラムが起動される（ステップ５１）。こ
うして起動されたブーツストラッププログラムは主記憶
装置２を初期設定した後、磁気テープ制御装置５にオペ
レーションシステムのロードを指令する（ステップ３
３）。以後の動作は従来技術と同様である。
【００１２】実施例２．また、上記実施例ではブーツス
トラッププログラムが固定ヘッドディスク装置に格納さ
れている場合について説明したが、フロッピーディスク
装置であってもよく、この場合も上記実施例と同様の効
果を奏する。
トラッププログラムが固定ヘッドディスク装置に格納さ
れている場合について説明したが、フロッピーディスク
装置であってもよく、この場合も上記実施例と同様の効
果を奏する。
【００１３】
【発明の効果】以上のように、この発明によればブーツ
ストラッププログラムをサービスプロセッサの制御下の
外部記憶装置としての固定ヘッドディスク装置又はフロ
ッピーディスク装置内にもつようにし、これをシステム
電源投入時、主記憶装置の特定領域に読込むようにした
ので、ブーツストラッププログラムを保持するための専
用のバックアップ電源やそのプログラムの読出し専用記
憶領域が不要となり、これにより情報処理システムが安
価に実現でき、また、高速の初期プログラムロード処理
が行えるという効果が得られる。
ストラッププログラムをサービスプロセッサの制御下の
外部記憶装置としての固定ヘッドディスク装置又はフロ
ッピーディスク装置内にもつようにし、これをシステム
電源投入時、主記憶装置の特定領域に読込むようにした
ので、ブーツストラッププログラムを保持するための専
用のバックアップ電源やそのプログラムの読出し専用記
憶領域が不要となり、これにより情報処理システムが安
価に実現でき、また、高速の初期プログラムロード処理
が行えるという効果が得られる。
【図１】この発明の一実施例による初期プログラムロー
ド処理方式を採用した情報処理システムの構成を示すブ
ロック図である。
ド処理方式を採用した情報処理システムの構成を示すブ
ロック図である。
【図２】この発明の一実施例による初期プログラムロー
ド処理方式の動作を示すフローチャートである。
ド処理方式の動作を示すフローチャートである。
【図３】従来の初期プログラムロード処理方式を採用し
た情報処理システムの構成を示すブロック図である。
た情報処理システムの構成を示すブロック図である。
【図４】図３中の主記憶装置の領域割付け態様を示す図
である。
である。
【図５】従来の初期プログラムロード処理方式の動作を
示すフローチャートである。
示すフローチャートである。
１ 中央制御装置 ２ 主記憶装置 ４１ サービスプロセッサ ４２ 固定ヘッドディスク装置（外部記憶装置）
Claims (2)
- 【請求項１】 情報処理システムにおける主記憶装置に
対する初期プログラムロード処理を行なう初期プログラ
ムロード処理方式において、上記主記憶装置にシステム
のブーツストラッププログラムを転送するサービスプロ
セッサと、このサービスプロセッサの制御下に置かれた
外部記憶装置とを有し、上記外部記憶装置にブーツスト
ラッププログラムを格納しておき、システム電源投入時
に上記サービスプロセッサにより上記ブーツストラップ
プログラムを上記外部記憶装置から読み出し上記主記憶
装置内の特定の領域に転送し、初期プログラムロード時
に上記転送されたブーツストラッププログラムを実行す
ることを特徴とする初期プログラムロード処理方式。 - 【請求項２】 情報処理システムにおける主記憶装置に
対する初期プログラムロード処理を行なう初期プログラ
ムロード処理方式において、上記主記憶装置にシステム
のブーツストラッププログラムを転送するサービスプロ
セッサと、このサービスプロセッサの制御下に置かれた
固定ヘッドディスク装置又はフロッピーディスク装置と
を有し、上記固定ヘッドディスク装置又はフロッピーデ
ィスク装置にブーツストラッププログラムを格納してお
き、システム電源投入時に上記サービスプロセッサによ
り上記ブーツストラッププログラムを上記固定ヘッドデ
ィスク装置又はフロッピーディスク装置から読み出し上
記主記憶装置内の特定の領域に転送し、初期プログラム
ロード時に上記転送されたブーツストラッププログラム
を実行することを特徴とする初期プログラムロード処理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11965292A JPH05289885A (ja) | 1992-04-13 | 1992-04-13 | 初期プログラムロード処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11965292A JPH05289885A (ja) | 1992-04-13 | 1992-04-13 | 初期プログラムロード処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05289885A true JPH05289885A (ja) | 1993-11-05 |
Family
ID=14766741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11965292A Pending JPH05289885A (ja) | 1992-04-13 | 1992-04-13 | 初期プログラムロード処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05289885A (ja) |
-
1992
- 1992-04-13 JP JP11965292A patent/JPH05289885A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05289885A (ja) | 初期プログラムロード処理方式 | |
| JP2003044284A (ja) | コンピュータ装置の起動方法および起動用プログラム | |
| JP2561340B2 (ja) | 情報処理装置 | |
| JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
| JPH11143718A (ja) | Ｂｉｏｓ格納並びに制御方法 | |
| JP2006261996A (ja) | 情報処理装置 | |
| JPH01209893A (ja) | 電子交換機のシステム確立方式 | |
| JPH0473900B2 (ja) | ||
| JPS60181952A (ja) | プログラム・ロ−ド方式 | |
| JP2000010534A (ja) | 画面解像度変更方法と装置 | |
| JPS61255440A (ja) | プログラム中断制御方式 | |
| JPH0227689B2 (ja) | ||
| JPS63276650A (ja) | デ−タ処理システム立上げ方法 | |
| JPS61202235A (ja) | 分散処理装置の運転制御方式 | |
| JPH05216600A (ja) | 印刷装置 | |
| JPH0520773A (ja) | 周辺制御装置 | |
| JPH0670768B2 (ja) | 電源投入制御方式 | |
| JPH02306333A (ja) | 印字制御装置 | |
| JPH0659954A (ja) | Ｒａｍ−ディスクプログラムオーバレイ方法 | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JPH10320366A (ja) | 非常駐型プログラム・ローディング方式 | |
| JP2001265537A (ja) | 外部記憶装置 | |
| JPH04342012A (ja) | 補助記憶装置アクセス方式 | |
| JPS6019528B2 (ja) | 自動ボリユーム認知処理方法 | |
| JPH04346133A (ja) | プログラムロードデバイスの試験方法および装置 |