JPH05264661A

JPH05264661A - 直接ディジタル合成測定信号スキュー試験器

Info

Publication number: JPH05264661A
Application number: JP4261598A
Authority: JP
Inventors: Harry Vlahos; ハリー・ヴラホス
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1991-09-30
Filing date: 1992-09-30
Publication date: 1993-10-12
Also published as: US5231598A

Abstract

(57)【要約】（修正有）【目的】新しいスキュー試験器及び１入力と複数の出
力を有するIC装置のための出力スキューパラメータの高
分解能試験並びに測定の方法を提供すること。【構成】測定信号発生回路と試験信号発生回路とが、
互いに周波数的に同期した測定信号と試験信号を発生す
る。該測定信号発生回路は、直接ディジタル合成１５を
用いて、特定された移相分解能を供給する。試験信号
は、DUT ２５の入力に印加され、スイッチ３０がこのDU
T の出力の一つを選択する。選択された出力信号と測定
信号とが、位相比較器４５の入力に印加される。閾値検
出器回路５０が、位相比較器４５からの出力に応じた計
数信号を伝達する。プログラマブルコントローラ１２
が、計数信号が発生している間の特定された移相分解能
に等しい位相増分だけ測定信号の位相を選択された出力
信号の方に移相する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１入力と複数の出力を
有する試験中の集積回路（ＩＣ）装置（ＤＵＴ）の複数
の出力信号間の出力タイミングスキューを試験する新し
いスキュー試験器に関する。本発明は、測定信号と各出
力信号の間の位相差の高分解能位相測定のために、測定
信号の直接ディジタル合成を用いる。結果として発生す
るスキュー数は、複数の出力信号のための最大出力タイ
ミングスキュー又はスキューパラメータＯＳＬＨ、ＯＳ
ＨＬを決定するのに用いられる。本発明は、例えば８ビ
ット又は他の複数のビットクロックドライバに対する１
ビットの出力タイミングスキューを測定するのに用いら
れる。本発明は、高速低スキュー部品及び装置のための
スキュー試験を特に目的とし、バイポーラ、ＣＭＯＳ及
びＢＩＣＭＯＳ装置に適用できる。

【０００２】

【従来の技術】１個の一次クロック信号入力と少なくと
も２個の二次クロック信号出力とを有するＩＣクロック
ドライバ回路の出力スキューパラメータＯＳＬＨの標準
的な定義を図１に示す。この定義に従って、単一クロッ
ク入力信号は、時刻ｔ0 におけるクロック入力信号か
ら、選択された出力が低から高へ（ＬＨ）遷移する特定
の点までの伝播達時間ｔｐｌｈを測定するための時間基
準ｔ0 を提供する。複数の信号経路の異なった特性のた
めに、複数の出力での二次クロック信号に対するある範
囲の異なった伝播時間ｔｐｌｈが予想される。出力スキ
ューパラメータＯＳＬＨは、複数の出力クロックドライ
バ回路の任意の２個の出力間の伝播時間ｔｐｌｈの最大
の差である。図１を参照して、出力１の出力信号に対す
る伝播時間が最小の伝播時間ｔｐｌｈmin であり、出力
２の出力信号に対する伝播時間ｔｐｌｈが最大の伝播時
間ｔｐｌｈmax である場合、この装置の出力スキューパ
ラメータＯＳＬＨは次のごとく定義してよい。

【０００３】ＯＳＬＨ＝ｔｐｌｈmax−ｔｐｌｈmin 同様に、高から低への遷移ＨＬに対する出力スキューパ
ラメータＯＳＨＬは次のように定義される。

【０００４】ＯＳＨＬ＝ｔｐｈｌmax−ｔｐｈｌmin 出力スキューパラメータＯＳＬＨ及びＯＳＨＬは、対応
する入力信号エッジの時刻ｔo を何ら基準とすることな
く、複数の出力エッジ自身の間のタイミングスキュー又
はタイミング差を表わすことに注意すべきである。出力
スキューパラメータＯＳＬＨ及びＯＳＨＬを測定するた
めの一つの従来の装置はＭＣＴ試験器であり、これは例
えばMCT 2000R試験システムハードウェアマニュアル（M
CT 2000RTEST SYSTEM HARDWARE MANUAL）、出版番号010
193B、改訂Ｂ版、１９８６年１１月１日、版権１９８６
年ＭＣＴ、マイクロ・コンポーネント・テクノロジー社
（Micro Component Technology Inc.）、55164ミネソタ
州セント・ポール市北ヴィクトリア通り38私書箱64013
（38 North Victoria Street,P.O.Box 64013,St.Paul,M
N 55164）に記載されたマイクロプロセッサで制御され
るディジタルＩＣ試験器である。このＭＣＴ試験器及び
他の従来の試験器の欠点は、複数の出力信号間の出力タ
イミングスキューが直接に測定できないことである。む
しろ信号伝播時間ｔｐｌｈ及びｔｐｈｌが入力信号に対
する基準と比較される。したがって、出力スキューは、
入力から複数の出力まで部品を通って分かれて伝播する
時間の測定における変数の微分パラメータの問題であ
る。

【０００５】このような従来の試験器のさらなる問題
は、試験のための制限された帯域幅及び制限された分解
能力である。ＩＣ部品及び装置の速度が増大し、試験器
の速度に等しくまたそれを超えるようになるにつれ、試
験測定に大きな誤差が発生する。試験中の装置が制限さ
れた立ち上がり時間を有するように、例えば試験器のオ
ッシロスコープもある制限された立ち上がり時間を有す
る。ＤＵＴ部品の立ち上がり時間が試験器の立ち上がり
時間に近づくにつれ、その結果、スクリーン上に表示さ
れる出力信号の立ち上がり時間の誤りが増大する。特に
高速低スキュー部品に対するスキュー試験は従来の試験
器では測定できない。

【０００６】

【発明が解決しようとする課題】したがって、新しい出
力信号スキュー試験器、及び１入力と複数の出力を有す
るＩＣ装置のための出力スキューパラメータの高分解能
試験並びに測定の方法を提供することが本発明の一つの
目的である。本発明は、高速低スキュー部品のスキュー
試験のためのものであり、帯域及びスキュー試験器の速
度を最大にし、高分解能試験及び測定を容易にする。

【０００７】本発明の他の目的は、各出力信号とディジ
タル的に合成した測定信号との間の位相差の高分解能位
相測定により出力スキューを測定することである。本発
明によれば、ディジタル的に合成した測定信号は、該測
定信号と各出力信号との間の位相差の高分解能測定をな
すために、高移相増分分解能を有して構成される。

【０００８】本発明のさらなる目的は、入力信号時刻に
対する基準を用いずに出力信号自身間の高分解能出力タ
イミングスキュー測定を提供することである。したがっ
て、入力から複数の出力までの装置を通した伝播時間を
測定することは必要ではない。さらに、本発明は、最大
出力スキューパラメータＯＳＬＨ及びＯＳＨＬの測定を
改良するために、各出力信号のエッジ分解能を改良す
る。

【０００９】

【課題を解決するための手段】これらの結果を得るため
に、このスキュー試験器の発明は、クロック信号を発生
するシステムクロックを提供する。測定信号発生回路
は、該クロック信号に同期した試験信号周波数の方形波
測定信号を発生する。該測定信号発生回路は、移相増分
の少なくとも特定の移相分解能を有する方形波測定信号
を発生する。試験信号発生回路は、同一のクロック信号
を用いて試験信号周波数の方形波試験信号を発生し、試
験信号及び測定信号は周波数的に同期する。

【００１０】本発明によれば、ＤＵＴ接続回路が、ＤＵ
Ｔの入力を試験信号と共に駆動するために、スキュー試
験器中のＤＵＴの１入力と複数の出力とを接続する。単
極複投（ＳＰＭＴ）スイッチのような複数入力スイッチ
がＤＵＴの複数の出力に接続し、該複数の出力の一つか
らの出力信号を選択する。この選択された出力信号及び
測定信号は、処理され、それぞれ位相比較器の第一及び
第二の入力に接続される。該比較器は、選択された出力
信号と測定信号との位相差に従って出力を発生する。閾
値検出器回路が、閾値レベルを超えた比較器からの出力
に応答して計数信号を伝えるために、該比較器の出力に
接続されている。

【００１１】本発明は、該閾値検出器回路及び測定信号
発生回路に接続されたプログラマブルコントローラを提
供する。該コントローラは、閾値検出器回路から計数信
号が発生している間、測定信号の特定の移相分解能に等
しい移相増分の選択された出力信号の位相又はステップ
の方に測定信号の位相を移相するようにプログラムされ
ている。該コントローラは、最大計数値ＭＡＸＣＯＵＮ
Ｔまで移相増分を計数し、このＭＡＸＣＯＵＮＴで測定
信号のパルスのエッジの位相が、選択された出力信号の
パルスの対応するエッジの位相とほぼ一致する。この選
択された出力信号は、比較器の出力を閾値検出器回路の
閾値よりも小さくなるようにする。コントローラのプロ
グラムは、ＤＵＴのそれぞれの複数の出力の各出力信号
に対するＭＡＸＣＯＵＮＴからスキュー数を発生し、該
スキュー数から特定の装置に対する最大出力スキューパ
ラメータＯＳＬＨ、ＯＳＨＬを計数する。

【００１２】一実施例においては、閾値検出器回路は、
閾値レベルを超えた比較器からの出力に応答して計数信
号をラッチし又はラッチしない閾値ラッチ回路である。
該閾値ラッチ回路は、該ラッチ回路をリセットするリセ
ット入力を含む。コントローラは、閾値ラッチ回路の該
リセット入力に接続されている。該コントローラのプロ
グラムは、比較器からの出力が閾値レベルより小さくな
るまでステップを計数するために、移相増分又は測定信
号のステップごとに閾値ラッチ回路のリセット入力を制
御する。

【００１３】閾値ラッチ回路は、比較器からの出力信号
がラッチ回路のトンネルダイオードの閾値信号レベルを
超えている限り、計数信号の移相増分ステップごとに測
定信号をラッチするようにバイアスされたトンネルダイ
オードラッチ回路としてよい。実施例においては、閾値
ラッチ回路は、比較器の出力が閾値を超えている限り通
常は測定信号の移相増分ステップごとに計数信号をラッ
チするＮＡＮＤゲートラッチ回路である。コントローラ
は、移相増分ステップごとに該ＮＡＮＤゲートラッチを
リセットし、位相比較器の出力が閾値レベルより小さく
なるＭＡＸＣＯＵＮＴに対するステップを計数する。コ
ントローラは、ＮＡＮＤゲートラッチを方形波エッジ又
は好ましくは「ワンショット」パルスによりリセットす
る。位相比較器及びＮＡＮＤゲートラッチは、高速動作
のためにＴＴＬからＥＣＬへ及びＥＣＬからＴＴＬへ変
換する適当なトランジスタを用いてＥＣＬ電圧レベルの
ＥＣＬに実施してよい。

【００１４】この代わりに、閾値ラッチ回路は、例えば
ＮＡＮＤゲートラッチ回路又は比較器からの出力が閾値
レベルを超えている限りラッチされない残りの回路に接
続された他の閾値電圧検出ラッチ回路であってよい。計
数信号は、ＮＡＮＤゲートラッチ回路がラッチされない
でいる間、各移相増分ステップに対して発生する。ＮＡ
ＮＤゲートラッチ回路は、ラッチして、出力が閾値レベ
ルより小さくなったとき、ＭＡＸＣＯＵＮＴで計数を停
止する。

【００１５】本発明のベストモードによれば、方形波測
定信号発生回路は、発生信号としてクロック信号を用い
て、ディジタルの周期的波動信号を試験信号周波数で合
成するためのディジタル合成器回路を組み込んでいる。
該クロック信号は、試験信号周波数より十分高い発生信
号周波数を有している。試験信号周波数及び発生信号周
波数は、合成したディジタルの周期的波動に対して少な
くとも特定の移相分解能を与えるように選択される。デ
ィジタル／アナログ変換器が、ディジタルの周期的波動
信号をアナログの周期的波動信号に変換し、かつ平滑化
するためにディジタル合成器回路に接続されている。Ｄ
ＡＣに接続された方形化器回路が、アナログの周期的波
動信号を方形化し、十分に限定されたエッジを有し前記
特定の移相分解能を有する方形波測定信号を発生する。

【００１６】実施例においては、ディジタル合成器回路
は試験信号周波数でディジタル正弦波を合成するために
構成されている。ディジタル合成器回路は、直接ディジ
タル合成を用いる。すなわち、ディジタル化された正弦
波が、より高いクロック信号発生信号周波数で位相変化
を累算することにより、試験信号周波数で発生される。
合成した測定信号の位相分解能は、特定の移相分解能に
等しい位相増分又はステップにおける測定信号の位相変
調を許す。

【００１７】選択された出力信号の両エッジ（ＬＨ，Ｈ
Ｌ）に対する出力スキュー間の切り替え及び試験のため
に、出力信号分割回路が、選択された出力信号を第一及
び第二の分割出力の２個の分割信号に分割するために、
ＳＰＭＴスイッチ出力に接続されている。インバータが
第一の分割信号出力に接続され、二重インバータが第二
の分割信号出力に接続されて、分割信号はほぼ１８０°
異なる。分割信号は、ＯＳＬＨ及びＯＳＨＬに対応する
分離したスキュー数を発生するための分離した低から高
へ（ＬＨ）及び高から低へ（ＨＬ）の反対方向に進行す
るエッジ分割信号を供給する。どちらの分割信号経路も
エッジ限定回路を介して接続してさしつかえない。

【００１８】本発明のこの特徴において、エッジ限定回
路は、ＤＵＴの選択された出力信号の分解能を改良する
ために、スキュー試験器の選択された出力信号回路に接
続されている。エッジ限定回路に対してトンネルダイオ
ード回路が接続され、選択された出力信号を受信する。
このトンネルダイオード回路は、選択された出力信号の
方形波パルスの一つのエッジに応答して高スイッチング
速度で導通状態にターンオンするようにバイアスされて
いる。このトンネルダイオード回路は、該方形波パルス
の対向するエッジに応答して高スイッチング速度で非導
通状態にターンオフする。１個のカレントミラーを用い
て、このトンネルダイオードに対する制御回路源を提供
して差し支えない。

【００１９】本発明によると、プログラマブルコントロ
ーラが、予想される出力信号のスキュー範囲外にある各
出力信号の位相に比例して測定信号の位相をオフセット
又は移相するように最初にプログラムされる。このプロ
グラマブルコントローラは予想されるスキュー範囲より
大きい位相測定範囲を規定する。この位相測定範囲は、
それぞれが測定信号の特定の位相分解能に等しい位相増
分又はステップの最大数ＭＡＸＮＵＭにより構成され
る。この位相増分のＭＡＸＮＵＭは、位相のステップ又
は増分の数より大きい位相測定範囲を規定する。この位
相測定範囲は、ＤＵＴの出力信号の予想されるスキュー
範囲から成る。選択された出力信号及び測定信号間の位
相差からのＭＡＸＣＯＵＮＴはＭＡＸＮＵＭから減算さ
れ、選択された出力信号のためのスキュー数を他の出力
により決定された対応するスキュー数との比較のために
供給する。ＤＵＴに対するスキュー範囲又は最大スキュ
ーパラメータＯＳＬＨ、ＯＳＨＬは、そこでスキュー数
を用いて決定できる。

【００２０】出力スキューを試験するための方法によれ
ば、本発明は、標準クロック信号を発生すること、試験
信号周波数で標準クロック信号周波数と同期した方形波
測定信号を発生すること、及び少なくとも特定の移相分
解能を有する前記方形波測定信号を発生すること、並び
に前記試験周波数で同一の標準クロック周波数を用いて
方形波試験信号を発生し、試験信号及び測定信号が周波
数的に同期することを企図している。この方法のさらな
るステップは、該方形波試験信号をＤＵＴの入力に印加
し、それにより複数の出力信号をＤＵＴの各出力に発生
し、ＤＵＴから第一の出力信号を選択し、該第一の出力
信号の位相を測定信号の位相と比較し、測定信号の位相
を移相することにより該測定信号の特定の移相分解能に
等しい位相増分又はステップにおける位相差を測定し、
最大計数値ＭＡＸＣＯＵＮＴに対する該位相増分を計数
することを含む。ＭＡＸＣＯＵＮＴにおいて、測定信号
のパルスのエッジは、選択された出力信号のパルスの対
応するエッジにほぼ一致する。この方法は、ＭＡＸＣＯ
ＵＮＴからスキュー数を計数し、他の出力信号からのス
キュー数と比較し、出力スキュー範囲又はＤＵＴの最大
出力スキューパラメータＯＳＬＨ、ＯＳＨＬを決定する
ことによって終結する。

【００２１】更に詳細にこの方法を特徴づけると、本発
明は、出力信号の予想されるスキュー範囲から外れた各
出力信号の位相に比例して測定信号の位相をオフセット
又は移相し、予想されるスキュー範囲より大きい位相測
定範囲を規定することを企図している。この位相測定範
囲は、測定信号の特定の位相分解能に等しい位相増分又
はステップの最大数ＭＡＸＮＵＭから成る。さらにこの
ステップは、選択された位相増分又はステップにおける
測定信号の位相を移相し、該位相増分を最大計数値ＭＡ
ＸＣＯＵＮＴまで計数することにより、選択された出力
信号と測定信号との間の位相差を測定することを含む。
ＭＡＸＣＯＵＮＴにおいて、該測定信号のパルスのエッ
ジは、出力信号のパルスの対応するエッジにほぼ一致す
る。

【００２２】本発明のプログラムのステップは、ＭＡＸ
ＮＵＭからＭＡＸＣＯＵＮＴを減算することを企図して
おり、このことはＤＵＴの他の出力信号からのスキュー
数と比較するために選択された出力信号にスキュー数を
供給する。スキューの範囲又は最大出力スキューパラメ
ータＯＳＬＨ、ＯＳＨＬは、そこで、各スキュー数から
決定される。この方法の他のステップは、選択された出
力信号を２個の分割信号に分割し、ＯＳＬＨとＯＳＨＬ
のために個別にスキュー数を発生するために互いに独立
した反対方向に進むＬＨとＨＬのエッジ分割信号の供給
に関連して該分割信号を反転し、該分離信号の一つをス
キュー試験のために選択し、トンネルダイオード回路を
用いて選択された出力信号の方形波パルスの選択された
エッジの分解能を増大し、この選択された出力信号を濾
波し、選択された出力信号の位相を測定信号の位相と比
較すること等を含む。

【００２３】本発明の他の目的、特徴及び利点は、以下
の明細及び添付した図から明らかである。

【００２４】

【実施例】本発明による出力スキュー試験器及び測定回
路１０を図２のブロック図に示す。消去可能なＥＰＲＯ
Ｍメモリ１４を有するプログラマブルマイクロコントロ
ーラ１２は、以下に記述するように出力スキュー試験及
び測定手続きを指図するためにプログラムされている。
サムホイールスイッチ又は他の周辺装置がデータ入力の
ために提供されている。プログラマブルマイクロコント
ローラは、例えばＡＭＤ８０５１マイクロコントローラ
又は以下に記述する入力と出力を有するインテル（Ｉｎ
ｔｅｌ）社のマイクロコントローラであって差し支えな
い。

【００２５】マイクロコントローラは、直接ディジタル
合成器回路１５によるスキュー試験器測定信号のディジ
タル合成のために必須の制御情報を制御及びアドレス線
上に提供する。直接ディジタル合成器部分１５は、9212
1-1617カリフォルニア州サン・ディエゴ市ソレント・バ
レー通り10555（10555 Sorrento Valley Road,San Dieg
o,California 92121-1617）のカルコム社（Qualcomm In
corporated）により製造され入手可能なカルコム・モデ
ルＱ２３３４（ＴＭ）二重直接ディジタル合成器（ＤＤ
Ｓ）である。カルコムＱ２３３４（ＴＭ）ＤＤＳは、２
個の直接ディジタル合成器回路又はチャンネル＃１及び
＃２を同一チップ上に供給する。

【００２６】各ＤＤＳチャンネルは、オンチップ正弦ル
ックアップに結び付けられた位相累算技術を用いて高分
解能ディジタル化正弦波信号を発生できる。各ＤＤＳ回
路は、高周波数での位相変化を累算することにより与え
られた周波数のディジタル化された波動波形を発生する
ことができるという原理に基づいて動作する。サンプリ
ング理論によれば、発生周波数は発生した波形周波数の
２倍の周波数よりも大きいことが要求される。発生信号
及び発生した信号の周波数は、非常に精密な周波数及び
位相分解能と制御をもってＤＤＳ部分により合成された
ディジタル正弦波を供給するように選択してよい。

【００２７】ＤＤＳ部分１５の２個の独立のＤＤＳチャ
ンネル＃１及び＃２は、マイクロコントローラ１２に接
続された単一のマイクロプロセッサインターフェイスか
ら制御を受ける。マイクロコントローラは、発生した正
弦波の位相と周波数を特定する制御情報を供給する。そ
れはまた、以下に記述するように、ＤＤＳ部分１５の動
作モード、例えば移相変調又はディジタル的に合成され
た波動の増分を制御する。同期入力が提供され、発生し
た波形の高分解能位相及び周波数変調を許容する。マイ
クロコントローラ１２はまた、スキュー試験回路が不能
又は透過的である場合にＤＵＴのＤＣ及びＡＣ機能試験
をなすために従来のＭＣＴ（ＴＭ）試験器に接続して差
し支えない。

【００２８】カルコムＱ２３３４（ＴＭ）ＤＤＳ部分１
５の内部構造の必須の要素を示す一般化したブロック図
を図４のブロック図に示す。各チャンネルには、ＤＤＳ
周波数モード制御を介してロードされ、位相増分レジス
タＡ（ＰＩＲＡ）又はＢ（ＰＩＲＢ）に記憶された位相
増分又は位相分解能値が、選択された発生信号周波数の
クロック周期毎に一度位相累算器の開始値に付加され
る。開始値及び位相増分値の和は、正弦ルックアップ機
能ブロックによりディジタル化した正弦波振幅値に変換
される。このディジタル値は、各チャンネル＃１及び＃
２から雑音低減回路ブロックを介して出力される。

【００２９】ＤＤＳ部分１５の各ＤＤＳチャンネルへの
例示値のロードを、スキュー試験及び測定回路１０に対
する手続きを指令するソフトウェアを参照して以下に説
明する。例として、ＤＤＳ部分１５のために選択された
システムクロック信号発生器は、３０．５１７５７９Ｍ
ｈｚのクロック信号周波数又は発生信号周波数を発生す
るように選択してよい。ＤＤＳ１５のチャンネル＃２の
位相増分レジスタＡにロードすべき位相増分値又は位相
数は、次の方程式に従って１．９０４３４８７Ｍｈｚの
発生した信号周波数を発生するように選択される。

【００３０】Ｆ0＝（Ｆc×位相＃）／２³² ここで、Ｆ0 は合成されたディジタル正弦波出力信号周
波数又は測定信号周波数であり、Ｆc はクロック信号又
は発生信号周波数の周波数であり、位相増分レジスタＡ
にロードされた位相＃位相数増分値であり、位相累算レ
ジスタは２³²のビット分解能を有する３２ビットレジス
タである。

【００３１】位相増分レジスタＡに入力される位相＃に
対してこの方程式を解くと、位相＃は２６８４３５４５
６又は１６進法で１０００００００である。数のこの選
択は、１．９０４３４８７Ｍｈｚの試験信号周波数で所
望の測定信号周波数を与える。パラメータのこの選択
は、ＩＣ装置試験器用の典型的な標準範囲の試験信号周
波数を発生する。

【００３２】発生したディジタル正弦波測定信号の位相
は、他の位相増分レジスタＢを用いて増分し又は変調し
てよい。発生した測定信号の位相の移相又は変調のため
に、所望の移相分解能での位相増分値が位相増分レジス
タＢに入力される。位相累算レジスタに追加される値
は、そこで、ＰＩＲＢに入力された分解能で位相を増加
的に移相するために、１サイクル間に一つの位相増分レ
ジスタから他方へ同期して切り替えられる。例として、
１．９＋Ｍｈｚの発生した測定信号周波数で８ピコ秒
（ｐＳ）に等価な１５．２μ°の位相増分ステップに対
しては、８ｐＳ位相増分に等価な位相数が位相増分レジ
スタＢに入力される。マイクロコントローラ１２は、そ
こで、以下に記述するように、指令により又は他の信号
に応答してＰＩＲＡとＰＩＲＢを切り替えることにより
ＰＩＲＢに入力した移相分解能に等しい位相増分又はス
テップに発生した測定信号の位相の逐次のステップ処理
又は移相を導くことができる。

【００３３】ＤＤＳ部分１５の直接ディジタル合成器回
路の動作のこれ以上の詳細は、１９９０年２月２７日に
発行された「正弦振幅変換に対する高分解能位相（HIGH
RESOLUTION PHASE TO SINE AMPLITUDE CONDERSION）」
と題する米国特許第４，９０５，１７７号及び１９９０
年２月１３日に発行された「周波数合成雑音のための擬
似ランダムディザー（PSEUDORANDOM DITHER FOR FREQUE
NCY SYNTHESIS NOISE）」と題する米国特許第４，９０
１，２６５号に記載されている。これ以上の情報もま
た、上述した住所のカルコム社（Qualcomm Incorporate
d）で入手できる１９８８年６月発行のカルコム社の
「Ｑ２３３４二重直接ディジタル合成器技術データシー
ト（Q2334 Dual Direct Digital Synthsizer Technical
Data Sheet）」で利用できる。

【００３４】図２のブロック図に戻って、前述したよう
に制御情報と共にロードされたＤＤＳブロック１５の第
二のチャンネルをもって、１．９０４３４８７Ｍｈｚの
ディジタル正弦波がチャンネル＃２の出力で合成され
る。合成したディジタル正弦波は、次に、平滑化するた
めにディジタル／アナログ変換器ＤＡＣ１６に印加さ
れ、低域通過濾波器ＬＰＦ１８を通して測定信号の直接
ディジタル合成に随伴する高周波雑音を除去される。方
形化回路２０が、次に、十分に制限した高分解能エッジ
及び８ｐＳの位相分解能又は１５．２μ°の位相増分又
はステップを有する方形波測定信号Ｂを提供する。

【００３５】図４のＤＤＳブロック図のチャンネル＃２
を参照すると、位相累算ブロックが、１．９＋Ｍｈｚの
ディジタル正弦波の合成及び発生のために通常位相増分
レジスタＡに接続されている。測定信号の位相変調又は
位相増分処理は、チャンネル＃２の位相累算レジスタの
位相増分レジスタＡから位相増分レジスタＢへの瞬時同
期切り替えによりなされ、この１５．２マイクロ度の位
相分解能ステップによる測定信号の位相の変調又は増分
処理は１．９＋Ｍｈｚの試験信号周波数の８ｐＳに等し
い。Ｑ２３３４（ＴＭ）ＤＤＳ部分１５の動作のこのモ
ードは、内部位相変調として記述され、この微分移相増
分調整手順により位相増分処理又は位相変調をなす。

【００３６】ＰＩＲＡにロードされた位相数は、これ以
上位相変調することなく１．９＋Ｍｈｚの試験周波数で
基本合成又は発生測定信号を発生するために、位相累算
レジスタにより用いられる。ＰＩＲＢレジスタは、上の
８ｐＳ又は１５．２μ°の例において、実際は所望の追
加した位相増分又はオフセットの値のための位相数を加
えたＰＩＲＡレジスタに記憶された基本位相数又は位相
増分値の追加である位相変調のために位相増分値と共に
ロードされる。位相累算レジスタは、試験信号周波数で
の発生した測定信号の合成における大多数の位相累算用
にＰＩＲＡレジスタを用いる。ＰＩＲＢレジスタにおけ
る位相増分値は、そこで、マイクロコントローラにより
次の周期に所望の位相増分、ステップ又はオフセットを
なすように指令されたときに１サイクルに一度だけ用い
られる。ＰＩＲＢレジスタは、ＰＩＲＢにより特定され
る移相分解能で増分的位相ステップを導入するためにマ
イクロコントローラ１２により位相増分又は位相変調ス
テップが指令を受けたときごとにロードされる。Ｑ２３
３４（ＴＭ）ＤＤＳ部分は、レジスタＰＩＲＡとＰＩＲ
Ｂとの間のこの切り替えを同期してなすことができ、そ
してそれは選択された高分解能移相を挿入し、次に、基
本発生信号同期モードへ戻る。

【００３７】スキュー試験器１０の試験信号経路は、図
２のブロック図に示したようにＤＤＳ部分１５のチャン
ネル＃１の出力に接続されている。チャンネル＃１のデ
ィジタル波形合成能力は、しかし、利用されない。試験
信号経路バッファ２２が、チャンネル＃１の最上位のビ
ット（ＭＳＢ）の出力ピンだけに接続されている。チャ
ンネル＃１において、位相増分レジスタＡは、同じ１６
進数の１０００００００と共にロードされ、位相増分レ
ジスタＢはロードされない。チャンネル＃１及びチャン
ネル＃２は３０．５１７５７９Ｍｈｚの同一のシステム
クロックに接続されているので、チャンネル＃１は１．
９０４３４８７Ｍｈｚの試験信号周波数の単一の方形波
試験信号を発生する。チャンネル＃１からのこの単一の
方形波試験信号及びチャンネル＃２のディジタル的に合
成された測定信号は、それゆえ、周波数的に同期してい
る。チャンネル＃１の出力バッファ回路２２から方形波
試験信号が駆動回路２４により試験中の装置ＤＵＴ２５
の入力ピンに印加される。この駆動回路２４は、例えば
90502カリフォルニア州トランス市フランシスコ通り123
4（1234 Francisco Street,Torrance,California 9050
2）にあるパルス・インスツルメント社（Pulse Instrum
ents）により製造されたモデルＰＴ−４０３ピン駆動回
路のような高速３状態ピン駆動回路であって差し支えな
い。３状態モードにおいて、駆動回路２４は、マイクロ
コントローラ１２に接続された従来のＭＣＴ（ＴＭ）試
験器にとって見えないものとなる。ＭＣＴ試験器は、そ
こで、従来のＡＣ及びＤＣパラメータ試験及び動的機能
試験をすることができる。２状態の動作モードにおい
て、駆動回路２４は、出力スキュー試験及び測定のため
にＤＵＴを利用する。

【００３８】図２のブロック図を参照して、ＤＵＴ２５
は、８個の二次クロック出力信号を該装置の８出力にそ
れぞれ供給する１ピン対８ピンのクロック駆動回路であ
る。この複数の出力は、低周波雑音を除去するための高
域通過濾波器２８をそれぞれ通過し、ＤＵＴ出力信号の
一つを選択するための単極複投スイッチ３０へ入力す
る。このような複数入力単一出力のスイッチは、例えば
単極１０投ＳＰ１０Ｔスイッチであるダイコ・スイッチ
・モデルＤＳ０８２０（ＴＭ）（DAICO Switch Model D
S0820(TM)）を用いて、その入力のうちの８個をそれぞ
れの低域通過濾波器２８を介してＤＵＴの８個の出力に
接続してもよい。マイクロコントローラ１２は、スキュ
ー試験のためにＤＵＴ２５からの出力信号の逐次の選択
を制御する。

【００３９】選択された出力信号の電力は、次に、デル
タ回路３２により第一及び第二の分割出力信号に分割さ
れる。第一の分割出力信号は単一の反転増幅器３４を通
過し、一方第二の分割出力信号は、第一及び第二の反転
バッファ増幅器３５ａ及び３５ｂ（図５を見よ）から成
る二重の反転増幅器３５を通過する。増幅器３４及び３
５は、アバンテック増幅器（Avantek amplifier）のよ
うな広帯域高周波高速増幅器である。信号分割回路３２
並びに位相反転増幅器３４及び３５の出力は、したがっ
て、低から高へ（ＬＨ）と高から低へ（ＨＬ）の両方の
エッジの遷移のためのスキューを試験及び測定するため
の互いに１８０°位相の異なった分割出力信号を供給す
る。この分割出力信号（ＬＨ又はＨＬ）は試験のために
ＳＰＤＴスイッチ４４により選択される。

【００４０】上方と下方の分割出力信号経路は、より大
きなエッジの限定を行う高速スイッチングトンネルダイ
オード回路４０ａ及び４０ｂに接続される。このトンネ
ルダイオード回路４０ａ及び４０ｂは、それぞれ特徴的
なトリガとターンオン電流Ｉｐとを有するトンネルダイ
オードを組み込んでいる。回路４０ａ及び４０ｂのトン
ネルダイオードは、電流源４２ａ及び４２ｂからの電流
によりターンオン電流すなわち閾値電流Ｉｐよりわずか
に小さい電流レベルにバイアスされている。上方の分割
経路の反転増幅器３４からトンネルダイオード回路４０
ａの陽極にＬＨエッジの遷移が発生すると、トンネルダ
イオード回路４０ａの鋭いＬＨエッジでの高速ターンオ
ン遷移を引き起こす。同様に、ＨＬエッジがトンネルダ
イオード回路４０ｂにより鋭くされる。

【００４１】トンネルダイオード回路４０ａ又は４０ｂ
のいずれかの出力のより制限されたエッジを有する選択
された分割出力信号は、比較器４５の入力の一つに印加
される。比較器４５の他の入力には、図２のブロック図
に示したように、ＤＤＳ部分１５のチャンネル＃２から
の測定信号経路の方形化回路２０から測定信号Ｂが接続
される。比較器４５は、排他的ＯＲゲート汎用７４８６
比較器のような位相比較器である。比較器４５は、該比
較器の入力における選択された出力信号と測定信号Ｂと
の位相差に応じて変化する信号と共に高速のパルス出力
を出力する。

【００４２】比較器４５の出力は、次に、高感度高速ト
ンネルダイオードラッチ回路５０のようなラッチ回路形
式の閾値検出器回路５０に印加される。ＴＤラッチ回路
５０のトンネルダイオードは、電流源５２によりバイア
スされ、ターンオンし、ＴＤラッチの出力の計数信号を
ＴＴＬ出力バッファ回路５５を介してマイクロコントロ
ーラ１２へラッチする。マイクロコントローラ１２は、
次には、リセット入力５４によりＴＤラッチ回路５０の
リセットを制御する。

【００４３】選択された出力信号と測定信号との間の位
相差が、閾値検出器回路の閾値レベルを超える出力を比
較器４５から発生させている限り、ＴＤラッチ回路５０
は、マイクロコントローラ１２に、それに応じてトンネ
ルダイオード５０をリセットさせる計数信号を伝送す
る。同時に、マイクロコントローラは、ＤＤＳ部分１５
のチャンネル＃２の直接ディジタル合成機能により、例
えば測定信号のＬＨエッジの位相変調増分ステップを選
択された出力信号の対応するＬＨエッジの方に起動す
る。ＭＡＸＣＯＵＮＴを示す幾分かの後続した計数で、
対応するＬＨエッジはほぼ一致し、比較器４５の出力振
幅は閾値検出器回路５０の閾値レベルよりも小さくな
る。したがってマイクロコントローラ１２の制御に従っ
た測定信号の位相の増分ステップは停止し、ＭＡＸＣＯ
ＵＮＴは、以下に説明するように、ＤＵＴの選択された
出力用のスキュー数を決定するのに用いられる。

【００４４】好ましい例であるスキュー試験器６０が、
図３のブロック図に示してある。図３において、図２の
ブロック図の構成要素と同一の機能を果たす構成要素に
は、同一の参照番号と名称を付してある。図３のブロッ
ク図は、図２のブロック図の上方部分のディジタル部分
の終端で駆動回路２４から始まる部分的ブロック図であ
る。図３のブロック図は、ＤＵＴ駆動回路２４から位相
比較器４５、閾値ラッチ回路５０及びその他の回路要素
まで試験信号経路をたどっている。位相比較器４５の入
力に測定信号Ｂもまた選択された出力信号と共に印加さ
れるが、以下に説明するように更に処理される。図３の
部分的ブロック図で省略された図２のブロック図のスキ
ュー試験器のディジタル部分は、上述したのと同一の機
能を果たすように残されている。

【００４５】図３のブロック図と図５、６、７に示した
図３のブロック図を実施した詳細な概略回路図とを同時
に参照すると、チャンネル＃１にＤＤＳ１５により発生
され、チャンネル＃１の出力バッファ２２に印加される
試験信号は、駆動回路２４により試験中の装置２５の入
力に印加される。ＤＵＴ２５は、例えば単極複投スイッ
チ３０に接続された８本の出力線を有する１ビット対８
ビットのクロック駆動回路である。ＤＵＴ２５用のＤＵ
Ｔ板には該ＤＵＴ２５からの各出力線に高域通過濾波器
２８を組み込んで差し支えない。今まで説明したよう
に、出力信号の一つがＳＰＭＴスイッチ３０により選択
され、この選択した信号を２個の分割信号経路に分割す
るデルタ回路３２まで単一の出力線上を通過する。ＳＰ
ＤＴスイッチ４４が、図２に関してその全てを前に説明
したように互いに１８０°位相の異なるこの分割信号の
中の一つを選択する。

【００４６】この好ましい例のスキュー試験器６０の試
験信号経路は、図３に示すようにこれから先は図２の以
前のスキュー試験器のブロック図と異なる。選択された
分割出力信号の利得は、カレントミラー回路７０の第二
の電流分岐又はスレーブ電流分岐のスイッチング電圧レ
ベルのためにバッファ回路増幅器６２及び６４により増
大される。カレントミラー７０のマスター電流分岐は該
カレントミラーの分岐中の一定のミラー電流を維持する
ことを要求する。

【００４７】カレントミラーの第二の分岐又はスレーブ
分岐に、トンネルダイオード回路７２が接続され、選択
された出力信号に対するより大きなエッジ制限をなす。
このトンネルダイオード回路７２は、カレントミラー７
０の第二の分岐に増幅器６４により印加された選択され
た出力信号のＨＬエッジを印加したときに導通状態へ切
り替わる。トンネルダイオード回路７２の陽極側はより
速い速度で切り替わり、大きく制限されたエッジの選択
された出力信号を増幅器バッファ回路７４に供給する。
トンネルダイオード回路７２のトンネルダイオードをリ
セットするために安全解除回路６６がカレントミラー回
路７０に接続されている。

【００４８】より大きく制限されたエッジを有する選択
された出力信号は、位相比較器４５の入力の一つと接続
するためにメモリバッファラッチ回路７５に一時的に記
憶される。選択された出力信号の高速と高分解能エッジ
制限を維持するために、一時的メモリラッチ回路７５
は、エミッタ結合論理（ＥＣＬ）電圧レベルでＥＣＬに
実施して差し支えない。ＤＤＳ１５のチャンネル＃２及
びＤＡＣ１６の出力で発生された測定信号Ｂは、低域通
過濾波器１８、方形化回路２０及びＥＣＬ電圧レベルに
対するＴＴＬトランジスタ回路７６を介して位相比較器
４５の第二の入力へ印加される。

【００４９】図３の例では、ラッチ回路５０は、ＥＣＬ
電圧レベルでのエミッタ結合論理に実施されたＮＡＮＤ
ゲートラッチ回路８０である。これまで説明したよう
に、比較器４５の出力がＮＡＮＤゲートラッチ回路８０
の閾値レベルを超えている限り、このラッチ回路は、Ｅ
ＣＬからＴＴＬへのトランジスタ回路８５及びバッファ
５５を介してマイクロコントローラ１２へ戻る計数信号
をラッチする。ＮＡＮＤゲートラッチ回路８０は、各移
相増分ステップの後に選択された出力信号及び測定信号
の位相がほぼ一致し、選択された出力用のＭＡＸＣＯＵ
ＮＴが決定されるまでマイクロコントローラによりリセ
ット線上でリセットされる。

【００５０】図３、５、６及び７に示したスキュー試験
器において、位相比較器４５の入力の一つに印加された
測定信号Ｂは、方形波信号の一つのエッジ例えばＬＨエ
ッジ又はＨＬエッジを基準にして位相測定を実施するた
めの方形波信号である。更に変更した例によれば、この
方形波測定信号Ｂは、方形波測定信号のＬＨエッジ上の
狭いパルスをトリガするために単安定マルチバイブレー
タを介して第一に接続される。方形波測定信号Ｂの立ち
下がりエッジに発生されたこの狭いパルスは、次に位相
比較器４５に印加され、位相測定がこのパルス信号を基
準にしてなされる。

【００５１】この代わりに、ＮＡＮＤゲートラッチ回路
を試験信号経路に構成し、計数ステップの間通常はラッ
チしないようにしてもよい。この例によると、比較器４
５は、選択された出力信号と測定信号との位相が異なる
ときは通常低出力のＮＡＮＤゲート比較器回路として選
択される。選択された出力信号と測定信号の位相がほぼ
一致すると、ＮＡＮＤゲート回路の出力は、そこで、立
ち上がり、ＮＡＮＤゲートラッチ回路を付勢する。ＮＡ
ＮＤゲートラッチ回路のラッチは、次は、図２のＴＤラ
ッチ回路５０及び図３のＮＡＮＤゲートラッチ回路８０
とちょうど反対に、ＭＡＸＣＯＵＮＴ信号でマイクロコ
ントローラ１２により測定信号の増分の位相変調を停止
する。

【００５２】この代わりの実施例によると、ＳＰＤＴス
イッチ４４で分割信号出力から選択された出力信号は、
エミッタフォロアと反転バッファを介してＮＡＮＤゲー
ト比較器に印加される。エミッタフォロアトランジスタ
素子及びバッファは、選択された出力信号のエッジに伴
うことのある余分又は偽のパルスを除去する。ＮＡＮＤ
ゲート比較器への測定信号入力は、また、外来のエッジ
又は余分のパルスを制限するために、単安定マルチバイ
ブレータによりバッファしても差し支えない。ＮＡＮＤ
ゲート比較器４５及びＮＡＮＤゲートラッチ回路５０を
用いた代替する実施例のこれ以上の利点は、電圧検出Ｎ
ＡＮＤゲートラッチ回路がラッチしていない間又はトリ
ガしていない間、選択された出力信号と測定信号との間
の位相差の測定のための位相増分をマイクロコントロー
ラが始動し及び計数することである。ラッチの時間遅延
は、したがって、選択された位相分解能増分の位相の測
定中スキュー試験器のより高速の動作のために回避され
る。ＮＡＮＤゲートラッチ回路は、選択された出力信号
のパルスの対応するエッジに測定信号のパルスのエッジ
がほぼ一致したときにラッチする。次に、マイクロコン
トローラは、位相変調増分とステップの計数をＭＡＸＣ
ＯＵＮＴで停止する。

【００５３】図３、５、６に示したスキュー試験器の実
施例の動作を、図８、９に示したスキュー試験器システ
ムのソフトウェア及び図１０のシステム動作のタイミン
グ図を参照してこれから説明する。マイクロコントロー
ラ１２のＥＰＲＯＭ１４に記憶されたソフトウェア又は
ファームウェアは、直接ディジタル合成器１５の内部レ
ジスタを設定し、マイクロコントローラのＲＡＭメモ
リ、このＲＡＭへの復帰アドレスを記憶したスタックポ
インタ、ディジタル／アナログ変換器ＤＡＣ１６及びマ
イクロコントローラの入出力ポートを初期化することに
より、ＤＵＴに対するスキュー試験及び測定手続きシー
ケンスを開始する。マイクロコントローラは、また、ス
イッチ類、すなわち試験のためにＤＵＴの出力信号の一
つを選択するためのＳＰ１０Ｔスイッチ３０及び選択さ
れた出力信号のＬＨエッジ又はＨＬエッジのいずれかを
選択するためのＳＰＤＴスイッチ４４を設定する。

【００５４】次に、マイクロコントローラは、所望の試
験信号入出力同期したチャンネル１の試験信号とチャン
ネル２の測定信号とを合成するために、ＤＤＳ１５のチ
ャンネル＃１及びチャンネル＃２に位相増分レジスタＡ
を選択された位相数と共にロードする。本実施例におい
ては、３０．５１５７９Ｍｈｚのクロック発生信号周波
数により発生された１．９０４３４８７Ｍｈｚの試験信
号周波数に対し、１６進数１０００００００に変換でき
る１０進位相数は２６８４３５４５６である。位相数１
０００００００ｈｅｘは、したがって、チャンネル１及
び２の両者のレジスタにそれぞれロードされる。

【００５５】ＤＤＳ１５のチャンネル＃２からの測定信
号の高分解能位相変調増分に対して、試験信号に比例し
た測定信号の位相を８ｐＳで増分処理するための位相数
がＤＤＳ１５のチャンネル＃２の位相増分レジスタＢに
入力される。チャンネル＃２のレジスタＰＩＲＢだけが
位相増分数と共にロードされることに注意すべきであ
る。チャンネル＃１のＰＩＲＢレジスタは、試験信号の
位相が増分処理されず、基準として使われるため、ロー
ドされない。より具体的に述べると、チャンネル＃２の
ＰＩＲＢは、ＰＩＲＡにそれ以上の移相増分８ｐＳ又は
１５．２μ°に等しい位相数を加えた位相数に等しい位
相数と共にロードされる。

【００５６】ＤＤＳ１５のチャンネル＃１の出力で発生
された方形波試験信号及びチャンネル＃２の出力で発生
された測定信号は、共通のクロック信号により周波数的
に同期していることに注意すべきである。試験信号と測
定信号の周波数が同期しているため、位相測定と位相増
分処理とが、例えば８ｐＳという時間のユニットで参照
される。というのは、８ｐＳは、１．９＋Ｍｈｚの周波
数の選択された試験信号周波数での１５．２マイクロ秒
に常に等しいからである。選択された試験信号周波数で
の試験信号の１サイクルの周期は５２６ｎＳである。し
たがって、８ｐＳの位相増分は、試験信号周波数での１
サイクル又は位相の１周期でのほぼ６５，７８９ステッ
プ又は増分、すなわち１周期でのほぼ２¹⁶ステップの極
めて高い分解能を供給する。

【００５７】ナショナル・セミコンダクタ社（National
Semiconductor Corporation）のモデルＺ２５２５又は
Ｊ２５２５（１ビットから８ビットのクロック駆動回
路）のような高速低スキュー部品に対して、各出力のパ
ルスの対応するエッジ間の出力タイミングスキューは、
例えばわずか１ｎＳすなわち試験信号周波数での１サイ
クルの１周期である５２６ｎＳの位相の極めて小さい部
分であることが予想される。事実長いスキュー部分に対
して予期又は期待した出力での広がり又はスキューは、
例えば１ｎＳより小さい範囲、例えば２５０ｐＳないし
５００ｐＳと同じほどに小さいであろう。１．９＋Ｍｈ
ｚの選択された試験信号周波数でのこの低スキューは、
３６０°位相周期又はサイクルの１５．２マイクロ度の
位相に等しい８ｐＳの高分解能増分で測定される。

【００５８】マイクロコントローラソフトウェアにより
実施される次のステップでは、チャンネル＃２の測定信
号の位相は、ＤＵＴの複数の出力からの出力信号に予想
されるスキュー範囲よりも大きい量だけ試験信号の位相
からオフセットされる。例として図１０を参照すると、
試験中の装置が、８ｐＳの選択された移相分解能の６４
ステップすなわち増分に等しいほぼ０．５１２ｎＳすな
わち５１２ｐＳにすぎないと予想されるスキュー範囲を
有するであろうと予期される。ＤＤＳ１５のチャンネル
＃２からの測定信号の位相は、したがって、この範囲に
わたる測定の１２８ステップすなわち位相増分に等しい
１．０２４ｎＳ（１，０２４ｐＳ）だけ遅延又は変位さ
れるであろう。それ故、マイクロコントローラは、複数
の出力からの出力信号間の５１２ｐＳすなわち６４ステ
ップの予想されるスキュー範囲より十分に大きい１２８
ステップ（１，０２４ｐＳ）の場合には測定範囲を規定
する。この測定範囲は、また、ステップの最大数すなわ
ちＭＡＸＮＵＭとして参照される。

【００５９】この測定範囲は、スキュー試験器自身によ
り挿入される遅延を考慮に入れた初期試験に基づいて実
験的に調節して差し支えない。かくして、例えば＋又は
−１ｎＳの試験信号及び測定信号間の遅延の変化をスキ
ュー試験部品が発生すると、測定範囲は、測定信号を全
体で２５６ステップすなわち２．０４８ｎＳ（２，０４
８ｐＳ）遅延すなわちステップアウトすることにより伸
長されるであろう。ＤＵＴの各出力に対する選択された
出力信号の対応するエッジと測定信号のエッジの間の全
位相差をスキュー試験器は測定しなければならないの
で、測定範囲が大きければ大きいほど、スキュー試験及
び測定を完成するのに必要な時間は長くなる。それ故、
予想されるスキュー範囲及びスキュー試験器の部品によ
り挿入される遅延より大きい適当な測定範囲をなおも維
持しつつ測定範囲を最小にするのに、実験例を用いるこ
とができる。

【００６０】マイクロコントローラ１２は、ＮＡＮＤゲ
ートラッチ回路の出力をチェックする。それが出力１を
ラッチしている場合は、マイクロコントローラはラッチ
回路をリセットすることにより測定手続きを継続する。
ラッチ回路は、比較器４５が該ラッチ回路が検出した閾
値を超えている限り、再び高出力をラッチする。比較器
４５の出力は、選択された出力信号と測定信号との間に
それが十分な位相差を検出して「見て」いる限り、この
閾値より大きい状態のままとなる。

【００６１】したがって、ＭＡＸＣＯＵＮＴが０でない
限り、ソフトウェア手順により、最大計数値は１だけ増
分され、マイクロコントローラは測定信号の位相増分を
位相増分レジスタＢにより指示された移相分解能まで減
少させる。この実施例では、位相は８ｐＳすなわち１
５．２マイクロ度だけ減少される。位相増分を計数しな
がらこのサイクルは、選択された出力信号と測定信号と
の位相がほぼ一致し、ラッチ回路の出力が低すなわち０
になるまで継続する。

【００６２】次に、次の測定の準備として、位相累算器
レジスタにより測定信号はその全ＭＡＸＮＵＭオフセッ
ト位置に戻される。現在の選択された出力及び出力信号
のためのスキュー数が、ＭＡＸＣＯＵＮＴ数をＭＡＸＮ
ＵＭから減算することにより計算され、このスキュー数
データは、ＤＵＴの選択された出力ピンに対応して保存
される。同時に、次のＤＵＴの出力を選択するためにピ
ンデータが増分される。最大ピン数すなわちＤＵＴの出
力８に対応するピン数８が計数されたときは、各出力ピ
ンのためのすべてのスキュー数データが、マイクロコン
トローラ１２の入力／出力ポートに接続されたＭＣＴ試
験器のようなもともとのＩＣ試験器に伝送される。この
スキュー数データから、最大出力タイミングスキューパ
ラメータＯＳＬＨ及びＯＳＨＬが計算される。

【００６３】フローチャートに示すように、測定信号が
位相測定範囲の全１２８位相増分をラッチ回路の変化な
しにステップされたときは、ＭＡＸＣＯＵＮＴが０に戻
され、マイクロコントローラは試験の終了を認識する。
そこで、マイクロコントローラは、試験シーケンスを再
試行するために測定信号を１２８ステップの測定範囲の
全ＭＡＸＮＵＭ幅に遅延すなわちステップアウトする。

【００６４】本発明は、特定の実施例につき説明した
が、特許請求の範囲内ですべての変形と均等物とを含
む。

【００６５】

【発明の効果】本発明によれば、高速低スキュー部品の
スキュー試験をなすのに、帯域及びスキュー試験器の速
度を最大にでき、かつ高分解能試験及び測定を容易にす
ることができる。

【図面の簡単な説明】

【図１】単一入力複数出力のクロックドライバ回路の
ための出力スキューパラメータＯＳＬＨの従来の定義を
示すタイミング図である。

【図２】本発明による出力スキュー試験回路のブロッ
ク図である。

【図３】好ましい例の出力スキュー試験器のブロック
図である。

【図４】図２及び３のブロック図の直接ディジタル合
成器ＩＣブロック要素の主な要素を示すブロック図であ
る。

【図５】直接ディジタル合成回路ブロックの第一の出
力からの図３のブロック図における試験信号及び選択出
力信号経路の詳細な概略回路図の一部である。

【図６】直接ディジタル合成回路ブロックの第一の出
力からの図３のブロック図における試験信号及び選択出
力信号経路の詳細な概略回路図の一部である。

【図７】図３のブロック図の測定信号調整及びＴＴＬ
からＥＣＬへの変換回路部分の詳細な概略回路図であ
る。

【図８】本発明によるスキュー試験及び測定ステップ
を目的とするプログラマブルマイクロコントローラ及び
ＥＰＲＯＭメモリのファームウェア又はソフトウェアを
示すプログラムのフローチャートである。

【図９】本発明によるスキュー試験及び測定ステップ
を目的とするプログラマブルマイクロコントローラ及び
ＥＰＲＯＭメモリのファームウェア又はソフトウェアを
示すプログラムのフローチャートである。

【図１０】マイクロコントローラのプログラムソフト
ウェアにより指示されるスキュー試験及び測定シーケン
スを示す図式的グラフである。

【符号の説明】

１０スキュー試験器及び測定回路１２プログラマブルマイクロコントローラ１５直接ディジタル合成器回路１６ディジタル／アナログ変換器２０方形化回路２５試験中の装置３０単極複投スイッチ３２デルタ回路４０ａ，４０ｂトンネルダイオード回路４５位相比較器５０閾値検出器回路７０カレントミラー

Claims

【特許請求の範囲】

【請求項１】１入力と複数の出力とを有する試験中の
集積回路（ＩＣ）装置（ＤＵＴ）の複数の出力信号間の
出力スキューを試験するためのスキュー試験器におい
て、クロック信号を発生するクロック信号回路と、前記クロック信号と同期した試験信号周波数の方形波測
定信号を発生し、少なくとも特定された移相分解能を有
する方形波測定信号を発生する測定信号発生器と、試験信号周波数と測定信号周波数とが同期するように同
一のクロック信号を用いて試験信号周波数の方形波試験
信号を発生する試験信号発生器と、前記スキュー試験器のＤＵＴの入力と複数の出力とを接
続し、前記試験信号で該ＤＵＴの入力を駆動するＤＵＴ
接続回路と、該ＤＵＴ接続回路を介するＤＵＴの複数の出力の一つか
ら出力信号を選択する、該ＤＵＴ接続回路に接続された
スイッチと、該選択された出力信号を受信するように接続された第一
の入力と、前記測定信号を受信するように接続された第
二の入力とを有し、前記選択された出力信号と前記測定
信号の間の位相差に応じて出力を発生する比較器と、該比較器及び測定信号発生器に接続され、計数信号が発
生している間に前記特定された移相分解能に等しい移相
増分すなわちステップだけ該測定信号の位相を前記選択
された出力信号の位相の方に移相し、前記測定信号のパ
ルスのエッジの位相が前記選択された出力信号のパルス
の対応するエッジの位相とほぼ一致する最大計数値（Ｍ
ＡＸＣＯＵＮＴ）まで前記移相増分を計数するようにプ
ログラムされたコントローラとを備えたことを特徴とす
るスキュー試験器。
【請求項２】前記コントローラが、前記ＤＵＴの各出
力信号用のスキュー数を前記ＭＡＸＣＯＵＮＴから発生
し、ＤＵＴの複数の出力のそれぞれのスキュー数から該
ＤＵＴのために最大出力スキュー又はスキュー範囲を計
算するためのプログラム手段を備えた請求項１記載のス
キュー試験器。
【請求項３】前記比較器の出力に接続され、該比較器
からの閾値レベルを超えた出力に応答して計数信号を伝
達する閾値検出器回路を備え、該閾値検出器回路が、該比較器からの前記閾値レベルよ
り上又は下の信号に応答してラッチし、かつ閾値ラッチ
回路をリセットするリセット入力を有する閾値ラッチ回
路を備えた請求項１記載のスキュー試験器。
【請求項４】前記閾値ラッチ回路が、前記比較器から
の出力信号がＮＡＮＤゲートラッチ回路の閾値信号レベ
ルを超えている限り計数信号をラッチするようにバイア
スされたＮＡＮＤゲートラッチ回路を備え、前記コントローラが、前記閾値ラッチ回路のリセット入
力に接続され、該閾値ラッチ回路手段をリセットし、前
記プログラムが、前記測定信号の移相増分すなわちステ
ップ毎に前記比較器からの出力が前記閾値レベルより小
さくなるまで該閾値ラッチ回路をリセットすることを指
令する請求項３記載のスキュー試験器。
【請求項５】１入力と複数の出力とを有する試験中の
集積回路（ＩＣ）装置（ＤＵＴ）の出力信号間の出力ス
キューを試験するためのスキュー試験器において、クロック信号を発生するクロック信号回路と、該クロック信号を用いて試験信号周波数のディジタル周
期波信号を発生信号として合成し、該クロック信号が該
試験信号周波数より十分に大きい発生信号周波数を有
し、該試験信号周波数及び前記発生信号周波数が前記合
成されたディジタル周期波に少なくとも特定された移相
分解能を供給するように選択されたディジタル合成器回
路と、該ディジタル合成器回路に接続され、前記ディジタル周
期波信号をアナログ周期波信号に変換し、平滑化するデ
ィジタル／アナログ変換器（ＤＡＣ）と、該ＤＡＣに接続され、十分に限定されたエッジと前記特
定された移相分解能とを有する方形波測定信号を発生す
るための前記アナログ周期波信号を方形化する方形化器
回路と、試験信号と測定信号とが周波数的に同期するように同一
のクロック信号手段を用いて試験信号周波数の方形波試
験信号を発生する試験信号発生器と、ＤＵＴの入力と複数の出力とを前記スキュー試験器に接
続し、前記方形波試験信号で該ＤＵＴの入力を駆動し、
該ＤＵＴに特徴的なスキュー範囲にわたってそれぞれに
比例した時間だけスキューされた複数の出力信号を該Ｄ
ＵＴが複数の出力に発生するＤＵＴ接続回路と、ＤＵＴの複数の出力に該ＤＵＴ接続回路を介して接続さ
れた複数の入力を有し、試験のために該ＤＵＴの複数の
出力から一つを選択し接続する単極複投（ＳＰＭＴ）ス
イッチと、該選択された出力信号を受信するように接続された第一
の入力と、前記測定信号を受信するように接続された第
二の入力とを有し、前記選択された出力信号と前記測定
信号の間のその入力での位相差に応じて変化する出力を
発生する比較器と、該比較器の出力に接続され、該比較器からの閾値レベル
を超えた信号に応答して計数信号を伝達する閾値検出器
回路と、前記ディジタル合成器回路に接続され、前記ディジタル
周期波の合成を制御し、前記特定された移相分解能に等
しい移相増分すなわちステップに結果として発生する方
形波測定信号の位相を移相し、更に前記閾値検出器回路
に接続されたプログラマブルコントローラとを備え、該プログラマブルコントローラが、計数信号が発生して
いる間前記移相増分だけ前記測定信号の位相を前記選択
された出力信号の位相の方に移相し、前記測定信号のパ
ルスのエッジの位相が、前記比較器から前記閾値レベル
より小さい出力を発生させる前記選択された出力信号の
パルスの対応するエッジの位相とほぼ一致する最大計数
値（ＭＡＸＣＯＵＮＴ）まで前記移相増分を計数し、前
記選択された出力信号のために該ＭＡＸＣＯＵＮＴから
のスキューに関連した数の計算を指令するプログラム手
段を更に備えたことを特徴とするスキュー試験器。
【請求項６】前記閾値検出器回路が、前記比較器から
の前記閾値レベルより上又は下の信号に応答してラッチ
し、かつ閾値ラッチ回路をリセットするリセット入力を
有する閾値ラッチ回路を備えた請求項５記載のスキュー
試験器。
【請求項７】前記閾値ラッチ回路が、前記比較器から
の出力信号がＮＡＮＤゲートラッチ回路の閾値信号レベ
ルを超えている限り計数信号をラッチするようにバイア
スされたＮＡＮＤゲートラッチ回路を備え、前記プログラマブルコントローラが、前記閾値ラッチ回
路のリセット入力に接続され、該閾値ラッチ回路手段を
リセットし、前記プログラム手段が、前記測定信号の移
相増分ステップ毎に前記閾値レベルより小さい前記比較
器からの出力が発生するまで該閾値ラッチ回路をリセッ
トすることを指令する請求項６記載のスキュー試験器。
【請求項８】前記閾値ラッチ回路がトンネルダイオー
ドラッチ回路である請求項６記載のスキュー試験器。
【請求項９】前記プログラマブルコントローラが、Ｄ
ＵＴの各複数出力に対する前記スキューに関連した数か
らＤＵＴに対する最大出力スキューパラメータＯＳＬ
Ｈ、ＯＳＨＬの計算を指令するプログラム手段を備えた
請求項５記載のスキュー試験器。
【請求項１０】前記ディジタル合成器がディジタルの
周期的波動信号を合成するように構成され、前記試験信
号周波数のディジタルの正弦波信号は発生信号としてク
ロック信号を用いている請求項５記載のスキュー試験
器。
【請求項１１】前記選択された出力信号を受信するよ
うに接続され、前記選択された出力信号の方形波パルス
の１個のエッジに応答して高スイッチング速度で導通状
態にターンオンし、該方形波パルスの対向するエッジに
応答して高スイッチング速度で非導通状態にターンオフ
し、それによりより高分解能のエッジを供給するように
バイアスされたトンネルダイオード回路を含むエッジ限
定回路を更に備えた請求項５記載のスキュー試験器。
【請求項１２】前記ＳＰＭＴスイッチに接続され、第
一及び第二の分割信号経路に接続された２個の分割信号
に前記選択された出力信号を分割する出力信号分割回路
と、該分割信号がほぼ１８０°異なり、それにより低か
ら高へ（ＬＨ）及び高から低へ（ＨＬ）反対方向に進む
ＯＳＬＨとＯＳＨＬに対応する分離したスキュー数を発
生するための分離したエッジ分割信号を供給するため
の、前記第一の分割信号経路に接続されたインバータ
と、前記第二の分割信号経路に接続された二重インバー
タと、前記第一及び第二の分離した信号経路にそれぞれ
接続された第一及び第二の入力を有し、出力が前記エッ
ジ限定回路に接続された固体スイッチとを更に備え、該
エッジ限定回路が前記比較器の入力に接続された請求項
１１記載のスキュー試験器。
【請求項１３】前記ＤＡＣの出力と前記方形化器の入
力との間に接続された低域通過濾波器と、前記ＤＵＴ接
続回路を介してＤＵＴの複数の出力と前記ＳＰＭＴスイ
ッチの入力との間に接続された高域通過濾波器とを更に
備えた請求項５記載のスキュー試験器。
【請求項１４】前記プログラマブルコントローラが、
出力信号の予想されるスキュー範囲から外れた各出力信
号の位相に比例して前記測定信号の位相を最初にオフセ
ット又は移相し、前記測定信号の前記特定された移相分
解能にそれぞれ等しい位相増分すなわちステップの最大
数ＭＡＸＮＵＭから成る予想されるスキュー範囲より大
きい位相測定範囲を限定し、他の出力信号用の対応する
スキュー数との比較のために前記選択された出力信号の
スキュー数を供給するためのＭＡＸＮＵＭからのＭＡＸ
ＣＯＵＮＴの減算を指令するプログラム手段を備えた請
求項５記載のスキュー試験器。
【請求項１５】１入力と複数の出力とを有する試験中
の集積回路（ＩＣ）装置（ＤＵＴ）の出力信号間の出力
スキューを試験するための方法において、標準クロック信号を発生し、前記標準クロック信号周波数と同期した試験信号周波数
の方形波測定信号を発生し、少なくとも特定された移相
分解能を有する前記方形波測定信号を発生し、前記試験信号と測定信号とが周波数的に同期するように
同一の標準クロック信号を用いて前記試験信号周波数の
方形波試験信号を発生し、前記方形波試験信号をＤＵＴの入力に印加し、それによ
り複数の出力信号を該ＤＵＴの各出力に発生し、該ＤＵＴから第一の出力信号を選択し、該第一の出力信
号の位相を前記測定信号の位相と比較し、前記測定信号の前記特定された移相分解能に等しい位相
増分すなわちステップだけ前記測定信号の位相を移相す
ることにより位相差を測定し、前記測定信号のパルスの
エッジが前記選択された出力信号のパルスの対応するエ
ッジとほぼ一致する最大の計数値（ＭＡＸＣＯＵＮＴ）
まで前記位相増分を計数し、前記ＤＵＴのスキュー範囲すなわち最大スキューを決定
するために前記ＤＵＴの他の出力信号から計算された対
応するスキュー数との比較のためのスキュー数を前記Ｍ
ＡＸＣＯＵＮＴから計算することを特徴とする方法。
【請求項１６】前記第一の出力信号と前記測定信号の
位相を比較するステップが、前記出力信号のパルスの一
つのエッジに応答して導通状態にターンオンし、前記出
力信号の方形波パルスの対向するエッジに応答して非導
通状態にターンオフするようにバイアスされ、前記測定
信号との位相比較のために前記出力信号に高分解能エッ
ジを供給するエッジ限定トンネルダイオード回路に前記
選択された出力信号を印加するステップと、前記選択された出力信号と測定信号のパルスの対応する
エッジ間の位相差に応じて出力信号を発生する位相比較
器の入力に前記トンネルダイオード回路からの前記出力
信号と前記測定信号を印加するステップとを備え、前記比較器の出力が、前記比較器からの出力信号がラッ
チ回路の閾値を超える限り計数信号をラッチするように
構成されたラッチ回路にバイアスされたラッチに接続さ
れ、ＭＡＸＣＯＵＮＴ信号まで計数信号を発生するため
の前記選択された出力信号と測定信号との間の位相差の
測定の間、各位相増分ステップの後に該ラッチ回路をリ
セットし、前記選択された出力信号用のスキューに関連
した数を発生するのに該ＭＡＸＣＯＵＮＴ信号を使用す
るステップとを備えた請求項１５記載の方法。
【請求項１７】前記ラッチ回路の出力を受信し、前記
方形波測定信号のディジタル合成中の前記位相増分すな
わちステップに前記測定信号の移相を制御することによ
り前記選択された出力信号と測定信号との位相差の測定
を制御するようにマイクロコントローラをプログラムす
るステップを備えた請求項１６記載の方法。
【請求項１８】１入力と複数の出力とを有する試験中
の集積回路（ＩＣ）装置（ＤＵＴ）の出力信号間の出力
スキューを試験するための方法において、試験信号周波数より十分に大きい発生信号周波数を有す
る発生信号としてのクロック信号を用いて該試験信号周
波数を有するディジタル周期波信号を合成することによ
りこの選択された試験信号周波数の方形波測定信号をデ
ィジタル的に合成し、該試験信号周波数及び前記発生信
号周波数が前記合成されたディジタル周期波に少なくと
も特定された移相分解能を供給するように選択され、前
記ディジタル周期波信号をアナログ周期波信号に変換
し、該アナログ周期波信号を低域通過濾波器を介して濾
波し、この濾波されたアナログ周期波信号を十分に限定
されたエッジと前記特定された移相分解能とを有する方
形波測定信号を発生するために方形化し、方形波試験信号と方形波測定信号とが周波数的に同期す
るように同一のクロック信号を用いて前記試験信号周波
数の方形波試験信号を発生し、ＤＵＴの入力に前記方形波試験信号を印加し、それによ
り該ＤＵＴに特徴的な予想されるスキュー範囲にわたっ
て互いに比例して時間的にスキューされている複数の出
力信号を該ＤＵＴの各出力に発生し、前記出力信号の予想されるスキュー範囲から外れたそれ
ぞれの出力信号の位相に比例して前記測定信号の位相を
移相し、前記測定信号の前記特定された移相分解能に等
しい前記測定信号の位相増分すなわちステップの最大の
数（ＭＡＸＮＵＭ）であり、前記ＤＵＴの出力信号の予
想されるスキュー範囲から成る位相増分数よりも大きく
位相測定範囲を限定する位相増分のＭＡＸＮＵＭから成
る位相測定範囲を前記予想されるスキュー範囲より大き
く限定し、該ＤＵＴから出力信号を選択し、前記測定信号の位相と
前記選択された出力信号の位相を比較し、前記位相増分
だけ前記測定信号の位相を移相することにより位相差を
測定し、前記測定信号のパルスのエッジが前記出力信号
のパルスの対応するエッジとほぼ一致する最大計数値
（ＭＡＸＣＯＵＮＴ）まで該位相増分を計数し、前記ＭＡＸＮＵＭから前記ＭＡＸＣＯＵＮＴを減算し、
前記ＤＵＴの他の出力信号からの対応するスキュー数と
比較し、該ＤＵＴのスキュー範囲すなわち最大出力スキ
ューパラメータＯＳＬＨ、ＯＳＨＬを決定するために前
記選択された出力信号にスキュー数を供給することを特
徴とする方法。
【請求項１９】第一の出力信号を前記ＤＵＴから選択
するステップが、前記第一の出力信号のパルスの低から
高へ（ＬＨ）のエッジを選択し、前記ＬＨ出力スキュー
ＯＳＬＨのためのスキュー数を発生するために前記測定
信号のパルスの対応するＬＨエッジの位相と該ＬＨエッ
ジの位相を比較するステップを備えた請求項１８記載の
方法。
【請求項２０】前記第一の出力信号のパルスの高から
低へ（ＨＬ）のエッジを選択し、前記ＨＬ出力スキュー
ＯＳＨＬのためのスキュー数を発生するために前記測定
信号のパルスの対応するＨＬエッジの位相と該ＨＬエッ
ジの位相を比較するステップを更に備えた請求項１９記
載の方法。
【請求項２１】前記ＤＵＴからさらなる出力信号を選
択し、該ＤＵＴの各出力のＯＳＬＨ及びＯＳＨＬ用のス
キュー数を発生するステップを備えた請求項２０記載の
方法。
【請求項２２】前記選択された出力信号の方形波パル
スのエッジの分解能を増分するステップを備えた請求項
１８記載の方法。
【請求項２３】前記分解能を増分するステップが、前
記選択された出力信号をトンネルダイオード回路に印加
するステップを備えた請求項２２記載の方法。
【請求項２４】前記第一の出力信号と前記測定信号の
位相を比較する前記ステップが、前記出力信号のパルス
の一つのエッジに応答して導通状態にターンオンし、該
出力信号の方形波パルスの対向するエッジに応答して非
導通状態にターンオフするようにバイアスされ、前記測
定信号との位相比較のために前記出力信号に高分解能エ
ッジを供給するエッジ限定トンネルダイオード回路に前
記選択された出力信号を印加し、前記選択された出力信
号と測定信号のパルスの対応するエッジ間の位相差に応
じて出力信号を発生する位相比較器の入力に前記トンネ
ルダイオード回路からの出力信号と前記測定信号を印加
するステップを備えた請求項２３記載の方法。
【請求項２５】前記比較器の出力が、該比較器からの
出力信号がラッチ回路の閾値を超える限り計数信号をラ
ッチするように構成されたラッチ回路に接続され、ＭＡ
ＸＣＯＵＮＴ信号まで逐次の計数信号を発生するための
前記選択された出力信号と測定信号との間の位相差の測
定の間、各位相増分ステップの後にＴＤラッチをリセッ
トし、前記選択された出力信号用のスキュー数を発生す
るのに該ＭＡＸＣＯＵＮＴ信号を使用するステップとを
備えた請求項２４記載の方法。
【請求項２６】前記ＤＵＴから出力信号を選択する前
記ステップが、複数の入力と単一の出力とを有する単極
複投スイッチに該ＤＵＴの複数の出力を接続し、前記選
択された出力信号を伝達するために該スイッチの入力の
一つを該スイッチの出力に切り替え、さらに前記選択さ
れた出力信号を２個の分割信号に分割し、該分割信号の
一つを反転し、他方の分割信号を二重に反転して、該分
割信号を１８０°異ならしめ、それによりＬＨ及びＨＬ
の反対方向に進む分離したエッジ分割信号を供給し、Ｏ
ＳＬＨとＯＳＨＬのための分離したスキュー数を発生す
るステップを備えた請求項２４記載の方法。
【請求項２７】トンネルダイオード回路を用いて前記
選択されたＬＨ又はＨＬエッジ分割信号の分解能を増分
するステップを備えた請求項２７記載の方法。
【請求項２８】前記ラッチ回路の出力を受信し、前記
方形波測定信号のディジタル合成中の前記位相増分ステ
ップの前記測定信号の移相を制御し、変調することによ
り前記選択された出力信号と測定信号の間の位相差の測
定を制御するようにマイクロコントローラをプログラム
するステップを備えた請求項２５記載の方法。