JPH05151093A - マイクロコントローラのプログラミング方式 - Google Patents
マイクロコントローラのプログラミング方式Info
- Publication number
- JPH05151093A JPH05151093A JP3312443A JP31244391A JPH05151093A JP H05151093 A JPH05151093 A JP H05151093A JP 3312443 A JP3312443 A JP 3312443A JP 31244391 A JP31244391 A JP 31244391A JP H05151093 A JPH05151093 A JP H05151093A
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- programs
- memory
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 マイクロコントローラのメモリの一部に欠陥
が生じてもプログラムの実行を可能にする。 【構成】 プログラム及びデータをメモリ上に多重配置
することにより、メモリの一部に欠陥が生じても、欠陥
の無い部分のプログラム及びデータ領域を使用し、プロ
グラムを実行する。
が生じてもプログラムの実行を可能にする。 【構成】 プログラム及びデータをメモリ上に多重配置
することにより、メモリの一部に欠陥が生じても、欠陥
の無い部分のプログラム及びデータ領域を使用し、プロ
グラムを実行する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコントローラ
のプログラミング方式に関する。
のプログラミング方式に関する。
【０００２】
【従来の技術】従来のプログラミング方式は、プログラ
ム及びデータをメモリ上の予め決めた単一の領域に配置
していた。
ム及びデータをメモリ上の予め決めた単一の領域に配置
していた。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来のプログラミング方式では、プログラム及びデータを
メモリ上の予め決めた単一の領域に配置する為、その領
域に相当するメモリに欠陥が生じた場合、プログラムの
実行が不可能になるという問題点があった。
来のプログラミング方式では、プログラム及びデータを
メモリ上の予め決めた単一の領域に配置する為、その領
域に相当するメモリに欠陥が生じた場合、プログラムの
実行が不可能になるという問題点があった。
【０００４】そこで、本発明の技術的課題は、上記欠点
に鑑み、マイクロコントローラのメモリの一部に欠陥が
生じても、プログラムの実行が可能なマイクロコントロ
ーラのプログラミング方式を提供することである。
に鑑み、マイクロコントローラのメモリの一部に欠陥が
生じても、プログラムの実行が可能なマイクロコントロ
ーラのプログラミング方式を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、プログ
ラム及びデータを格納するメモリと、プログラムを実行
するＣＰＵ及び周辺制御回路を有するマイクロコントロ
ーラのプログラミング方式において、前記プログラムを
前記メモリ上に多重配置してなることを特徴とするマイ
クロコントローラのプログラミング方式が得られる。
ラム及びデータを格納するメモリと、プログラムを実行
するＣＰＵ及び周辺制御回路を有するマイクロコントロ
ーラのプログラミング方式において、前記プログラムを
前記メモリ上に多重配置してなることを特徴とするマイ
クロコントローラのプログラミング方式が得られる。
【０００６】また、本発明によれば、プログラム及びデ
ータを格納するメモリと、プログラムを実行するＣＰＵ
及び周辺制御回路を有するマイクロコントローラのプロ
グラミング方式において、前記プログラム及び前記デー
タを前記メモリ上に多重配置してなることを特徴とする
プログラミング方式が得られる。
ータを格納するメモリと、プログラムを実行するＣＰＵ
及び周辺制御回路を有するマイクロコントローラのプロ
グラミング方式において、前記プログラム及び前記デー
タを前記メモリ上に多重配置してなることを特徴とする
プログラミング方式が得られる。
【０００７】即ち、本発明のプログラミング方式は、プ
ログラム又は、プログラム及びデータをメモリ上で多重
配置する。
ログラム又は、プログラム及びデータをメモリ上で多重
配置する。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００９】図１は、本発明の一実施例のマイクロコン
トローラ１００のブロック図である。周辺制御回路４は
タイマー、Ｉ／Ｏコントローラ等である。メモリは、プ
ログラム及び固定データを格納してあるＲＯＭ２とその
他データを格納するＲＡＭ３とから構成される。ＣＰＵ
１は、ＲＯＭ２，ＲＡＭ３を参照し、周辺制御回路４を
制御しながらプログラムを実行する。
トローラ１００のブロック図である。周辺制御回路４は
タイマー、Ｉ／Ｏコントローラ等である。メモリは、プ
ログラム及び固定データを格納してあるＲＯＭ２とその
他データを格納するＲＡＭ３とから構成される。ＣＰＵ
１は、ＲＯＭ２，ＲＡＭ３を参照し、周辺制御回路４を
制御しながらプログラムを実行する。
【００１０】図２は、プログラムを多重配置した場合
（３重配置）のメモリマップ例を示す。ＲＯＭ２の領域
には、各種初期設定処理及びＲＯＭ２，ＲＡＭ３の動作
チェックを行なう初期診断ルーチン１０と実際のプログ
ラムであるプログラムＡ１１，プログラムＡ′１２，プ
ログラムＡ″１３が格納されている。プログラムＡ１
１，プログラムＡ′１２，プログラムＡ″１３は同一処
理のプログラムであり、固定データもその中に含む。Ｒ
ＡＭ３の領域は、プログラムＡ１１，プログラムＡ′１
２，プログラムＡ″１３を実行するに当って、データ２
０を格納する。
（３重配置）のメモリマップ例を示す。ＲＯＭ２の領域
には、各種初期設定処理及びＲＯＭ２，ＲＡＭ３の動作
チェックを行なう初期診断ルーチン１０と実際のプログ
ラムであるプログラムＡ１１，プログラムＡ′１２，プ
ログラムＡ″１３が格納されている。プログラムＡ１
１，プログラムＡ′１２，プログラムＡ″１３は同一処
理のプログラムであり、固定データもその中に含む。Ｒ
ＡＭ３の領域は、プログラムＡ１１，プログラムＡ′１
２，プログラムＡ″１３を実行するに当って、データ２
０を格納する。
【００１１】図３は、図２の処理のフローチャート例で
ある。初期診断ルーチン１０により、ＲＯＭ２の動作チ
ェックを行ない（ステップＳ１）、プログラムＡ１１の
領域が正常であれば、プログラムＡ１１を実行する（ス
テップＳ２）。プログラムＡ１１の領域のＲＯＭ２が正
常でなければ、プログラムＡ′１２の領域について判定
し（ステップＳ３）、正常であれば、プログラムＡ′１
２を実行する（ステップＳ４）。同様に、プログラム
Ａ′１２の領域のＲＯＭ２が正常でなければ、プログラ
ムＡ″１３の領域について判断し（ステップＳ５）、正
常ならば、プログラムＡ″１３を実行し（ステップＳ
６）、正常でなければ、エラー処理を行なう（ステップ
Ｓ７）。
ある。初期診断ルーチン１０により、ＲＯＭ２の動作チ
ェックを行ない（ステップＳ１）、プログラムＡ１１の
領域が正常であれば、プログラムＡ１１を実行する（ス
テップＳ２）。プログラムＡ１１の領域のＲＯＭ２が正
常でなければ、プログラムＡ′１２の領域について判定
し（ステップＳ３）、正常であれば、プログラムＡ′１
２を実行する（ステップＳ４）。同様に、プログラム
Ａ′１２の領域のＲＯＭ２が正常でなければ、プログラ
ムＡ″１３の領域について判断し（ステップＳ５）、正
常ならば、プログラムＡ″１３を実行し（ステップＳ
６）、正常でなければ、エラー処理を行なう（ステップ
Ｓ７）。
【００１２】通常、ＲＯＭ領域の動作チェックは、領域
全データを演算（排他的論理和又は加算）して、０にな
る様に、チェックサムデータを予め対象領域に書き込ん
でおき、演算結果により正常か否かを判断する。
全データを演算（排他的論理和又は加算）して、０にな
る様に、チェックサムデータを予め対象領域に書き込ん
でおき、演算結果により正常か否かを判断する。
【００１３】図４は、プログラム及びデータを多重配置
（３重配置）した場合のメモリマップ例を示す。
（３重配置）した場合のメモリマップ例を示す。
【００１４】ＲＡＭ３が、データＡ２１，データＡ′２
２，データＡ″２３に分割されており、各々、プログラ
ムＡ１１，プログラムＡ′１２，プログラムＡ″１３の
データを格納する領域として使用する。それ以外は、図
２と同様である。
２，データＡ″２３に分割されており、各々、プログラ
ムＡ１１，プログラムＡ′１２，プログラムＡ″１３の
データを格納する領域として使用する。それ以外は、図
２と同様である。
【００１５】図５は、図４の処理のフローチャート例で
あり、ＲＯＭ２の動作チェックに加えて、ＲＡＭ３の動
作チェックも同時に実施し、ＲＯＭ２及びＲＡＭ３の対
応する各領域が正常なプログラムＡ１１，Ａ′１２，
Ａ″１３を実行する。それ以外は、図３と同様である。
あり、ＲＯＭ２の動作チェックに加えて、ＲＡＭ３の動
作チェックも同時に実施し、ＲＯＭ２及びＲＡＭ３の対
応する各領域が正常なプログラムＡ１１，Ａ′１２，
Ａ″１３を実行する。それ以外は、図３と同様である。
【００１６】すなわち、初期診断ルーチン１０により、
ＲＯＭ２の動作チェックを行ない（ステップＳ１１）、
プログラムＡ１１の領域が正常であれば、ＲＡＭ３の動
作チェックを行い（ステップＳ１２）、データＡ２１の
領域が正常であれば、プログラムＡ１１を実行する（ス
テップＳ１３）。プログラムＡ１１の領域のＲＯＭ２が
正常でなければ、プログラムＡ′１２の領域について判
定し（ステップＳ１４）、正常であれば、データＡ′２
２の領域について判定し（ステップＳ１５）、正常であ
れば、プログラムＡ′１２を実行する（ステップＳ１
６）。
ＲＯＭ２の動作チェックを行ない（ステップＳ１１）、
プログラムＡ１１の領域が正常であれば、ＲＡＭ３の動
作チェックを行い（ステップＳ１２）、データＡ２１の
領域が正常であれば、プログラムＡ１１を実行する（ス
テップＳ１３）。プログラムＡ１１の領域のＲＯＭ２が
正常でなければ、プログラムＡ′１２の領域について判
定し（ステップＳ１４）、正常であれば、データＡ′２
２の領域について判定し（ステップＳ１５）、正常であ
れば、プログラムＡ′１２を実行する（ステップＳ１
６）。
【００１７】同様に、プログラムＡ′１２の領域のＲＯ
Ｍ２が正常でなければ、プログラムＡ″１３の領域につ
いて判断し（ステップＳ１７）、正常ならば、データ
Ａ″２３の領域について判定し（ステップＳ１８）、正
常であれば、プログラムＡ″１３を実行し（ステップＳ
１９）、正常でなければ、エラー処理を行なう（ステッ
プＳ２０）。
Ｍ２が正常でなければ、プログラムＡ″１３の領域につ
いて判断し（ステップＳ１７）、正常ならば、データ
Ａ″２３の領域について判定し（ステップＳ１８）、正
常であれば、プログラムＡ″１３を実行し（ステップＳ
１９）、正常でなければ、エラー処理を行なう（ステッ
プＳ２０）。
【００１８】なお、通常ＲＡＭ領域のチェックは、デー
タを書き込み、読み出しを行ない、データの内容を比較
して行なう。
タを書き込み、読み出しを行ない、データの内容を比較
して行なう。
【００１９】
【発明の効果】以上説明したように、本発明はプログラ
ム又は、プログラム及びデータをメモリ上に多重配置し
たので、メモリの一部に欠陥が生じても、プログラムの
実行が可能となるという結果を有する。
ム又は、プログラム及びデータをメモリ上に多重配置し
たので、メモリの一部に欠陥が生じても、プログラムの
実行が可能となるという結果を有する。
【００２０】特に、現在、マイクロコントローラのメモ
リが大容量化しており本発明のプログラミング方式は有
効である。
リが大容量化しており本発明のプログラミング方式は有
効である。
【図１】本発明の一実施例のマイクロコントローラのブ
ロック図である。
ロック図である。
【図２】図１で、プログラムを３重配置した場合のメモ
リマップ例である。
リマップ例である。
【図３】図１で、プログラムを３重配置した場合のフロ
ーチャート例である。
ーチャート例である。
【図４】図１でプログラム及びデータを３重配置した場
合のメモリマップ例である。
合のメモリマップ例である。
【図５】図１でプログラム及びデータを３重配置した場
合のフローチャート例である。
合のフローチャート例である。
１００ マイクロコントローラ １ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ １０ 初期診断ルーチン １１ プログラムＡ １２ プログラムＡ′ １３ プログラムＡ″ ２０ データ ２１ データＡ ２２ データＡ′ ２３ データＡ″
Claims (2)
- 【請求項１】 プログラム及びデータを格納するメモリ
と、プログラムを実行するＣＰＵ及び周辺制御回路を有
するマイクロコントローラのプログラミング方式におい
て、 前記プログラムを前記メモリ上に多重配置してなること
を特徴とするマイクロコントローラのプログラミング方
式。 - 【請求項２】 プログラム及びデータを格納するメモリ
と、プログラムを実行するＣＰＵ及び周辺制御回路を有
するマイクロコントローラのプログラミング方式におい
て、 前記プログラム及び前記データを前記メモリ上に多重配
置してなることを特徴とするプログラミング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312443A JPH05151093A (ja) | 1991-11-27 | 1991-11-27 | マイクロコントローラのプログラミング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312443A JPH05151093A (ja) | 1991-11-27 | 1991-11-27 | マイクロコントローラのプログラミング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151093A true JPH05151093A (ja) | 1993-06-18 |
Family
ID=18029264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312443A Withdrawn JPH05151093A (ja) | 1991-11-27 | 1991-11-27 | マイクロコントローラのプログラミング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005215824A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 半導体装置およびその起動処理方法 |
-
1991
- 1991-11-27 JP JP3312443A patent/JPH05151093A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005215824A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 半導体装置およびその起動処理方法 |
| JP4534498B2 (ja) * | 2004-01-28 | 2010-09-01 | ソニー株式会社 | 半導体装置およびその起動処理方法 |
| US8135991B2 (en) | 2004-01-28 | 2012-03-13 | Sony Corporation | Semiconductor device and processing method for starting the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000322264A (ja) | 電子機器 | |
| JPH05151093A (ja) | マイクロコントローラのプログラミング方式 | |
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| JPH086865A (ja) | データ処理装置 | |
| JP3750494B2 (ja) | 半導体装置 | |
| JP2002063044A (ja) | 演算装置及びプログラム書き換え方法 | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPS63825B2 (ja) | ||
| JPH02141833A (ja) | 情報処理装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0443301B2 (ja) | ||
| JP2002351700A (ja) | コンピュータシステム、プログラム | |
| JPH02159654A (ja) | プログラム再起動方式 | |
| JPS61141047A (ja) | 障害情報の退避方式 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
| JPH05265767A (ja) | プログラム起動方法 | |
| JPS6234262A (ja) | 不揮発性メモリアクセス方式 | |
| JPS59225423A (ja) | Ｃｐｕバス制御回路 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH0268624A (ja) | プログラム修正回路 | |
| JP2021060871A (ja) | マイクロコンピュータ | |
| JPH02263243A (ja) | コンピュータの暴走処理装置 | |
| JPH08179991A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |