JPH05145027A - シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法 - Google Patents

シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法

Info

Publication number
JPH05145027A
JPH05145027A JP3354716A JP35471691A JPH05145027A JP H05145027 A JPH05145027 A JP H05145027A JP 3354716 A JP3354716 A JP 3354716A JP 35471691 A JP35471691 A JP 35471691A JP H05145027 A JPH05145027 A JP H05145027A
Authority
JP
Japan
Prior art keywords
silicon
integrated circuit
forming
region
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3354716A
Other languages
English (en)
Other versions
JP2807114B2 (ja
Inventor
Hamza Yilmaz
ハムザ・イルマズ
Fwu-Iuan Hshieh
フウ−イユアン・シイエ
Mike Chang
マイク・チヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JPH05145027A publication Critical patent/JPH05145027A/ja
Application granted granted Critical
Publication of JP2807114B2 publication Critical patent/JP2807114B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

(57)【要約】 （修正有） 【目的】 シリコン集積回路の製造に於て、シリコン本
体へのイオン注入及びその後のアニーリングによってｐ
(−)ボディ領域を形成する際に欠陥の形成を制御するた
めの方法を提供する。 【構成】 鋭角部を有するセルの角部を鈍化することに
よって１mm以下のチャネル長を達成する。これにより、
３次元拡散効果を最小にしかつパンチスルーを回避す
る。又ボディ・コンタクト領域の上に於ける水蒸気によ
る厚い熱酸化膜より薄いドライ酸化膜、破壊電圧を増加
させるべくｐ＋拡散を形成するフィールド、及びＴＣＡ
ゲッタリングの利用を含む、短チャネルを形成するため
に使用される浅い接合に於ける欠陥を最少にする。ゲー
ト−ソース間の漏れが、ポリ裏側に於けるエキストリン
シック・ゲッタリング及び開始材料の選択によるイント
リンシック・ゲッタリングによって減少する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路構造の製造に関
し、特に欠陥の少ないＤＭＯＳＦＥＴ構造の製造に関す
る。
【０００２】
【従来の技術】パワーＭＯＳＦＥＴデバイスは、自動車
の電気システム、パワーサプライ、電力管理のような用
途に幅広く使用されている。このようなデバイスには商
業的に利用可能なものが多数あるが、その実例として、
米国カリフォルニア州サンタクララに所在するシリコニ
ックス・インコーポレイテッド（Siliconix Incorporat
ed）から市販されている製品番号ＳＭＰ６０Ｎ０５のデ
バイスがある。このデバイスは、ＴＯ−２２０ＡＢケー
ス内に実装されたＮチャネル・エンハンスメントモード
・トランジスタである。この製品ＳＭＰ６０Ｎ０５を製
造するために使用される技術は、オン抵抗が３．５マイ
クロΩ／cm2であるという特徴を有する。
【０００３】長年に亘ってパワーＭＯＳＦＥＴデバイス
を製造するために多くの様々な方法が使用されている。
これらは一般に深部拡散プロセスである。例えば、リド
ウ（Lidow）他の共同発明による１９８０年５月２１日
発行の英国特許公開公報第２
【０００４】０３３ ６５８ Ａに開示されるような初
期のプロセスでは、ｐ＋タブ（tub）領域が約４ミクロ
ンの深さであるり、かつｐ＋ボディ領域の深さが約３ミ
クロンである。このセルの形状は６角形である。
【０００５】前記製品ＳＭＰ６０Ｎ０５を製造するため
に使用される技術では、ボディ領域について２．５〜５
ミクロンの範囲内の接合深さが、ｐ＋ボディコンタクト
について５〜６ミクロンの接合深さが、ｎ＋ソース領域
について０．５〜１ミクロンの接合深さが実現される。
また、セルの形状は正方形である。
【０００６】
【課題を解決するための手段】本発明によれば、より効
率的な負荷管理スイッチングを促進しかつヒートシンク
の使用を少なくしまたは全く無くすることができるＲ
DS(on)の低減及びＭＯＳＦＥＴセルの密度の向上を実現
することが容易になる。また、本発明によれば、小さな
駆動回路の使用を可能にしかつコンポーネントの数を少
なくできるような、初期の同じオン抵抗を有するデバイ
スに対してより低いゲート電荷の実現が容易になる。
【０００７】本発明の様々な実施例によって、これらの
利点及び他の利点が様々な形で実現される。或る実施例
では、パワーＭＯＳデバイスを形成するために最初に水
蒸気でシリコンボディを酸化する方法に於て、１０００
〜１２５０℃の温度で１〜６％のＴＣＡによってゲッタ
リングが行なわれる。薄いゲート酸化膜を有するパワー
ＭＯＳデバイスを形成することを目的とする別の実施例
では、ゲッタリングが９００〜１１００℃の温度で０．
５〜５％のＴＣＡで実行される。パワーＭＯＳデバイス
にｐ(−)ボディ拡散を形成する別の実施例では、ゲッタ
リングが９００〜１２００℃の範囲内の温度で０．５〜
５％のＴＣＡで行なわれる。また別の実施例では、ホウ
素の注入、ホウ素の浸漬、及び８００〜１２００℃の範
囲内に於ける低温酸化の各過程によって、パワーＭＯＳ
Ａデバイスについて２．５ミクロン未満の接合深さを有
する高ドープドｐ＋領域を形成する。
【０００８】本発明の別の側面を有する実施例では、二
重拡散周辺部の各角部が１２０度以上である。別の実施
例では、シリコンボディにシリコンパワーＭＯＳデバイ
スを形成するための方法が、シリコンボディの上に第１
マスクを形成する過程と、前記シリコンボディの拡散サ
イト内に前記第１マスクを介して窓を開口する過程と、
前記窓を介して前記拡散サイトに第１ドーパントを拡散
させる過程と、前記シリコンボディから第１マスクを除
去する過程と、前記シリコンボディの前記拡散サイト及
びその近傍領域の上に膜厚約１０００オングストローム
未満の酸化膜を形成する過程と、前記拡散サイトの少な
くとも一部分の上に前記第１マスクより厚い第２マスク
を形成する過程と、第２ドーパントを拡散させる過程と
からなる。本発明の更に別の実施例では、パワーデバイ
スの端末（termination）構造が、シリコンボディと、
シリコンボディの上に位置するゲート酸化膜、前記パワ
ーデバイスのスクライブ（scribe）領域のゲート酸化膜
の上に位置するポリシリコン層とを備える。
【０００９】
【実施例】図１は、その簡単化した抵抗性等価回路を有
するｎチャネルパワーＭＯＳＦＥＴの断面構造を示して
いる。ｎ形低ドープド・エキタピシャルシリコン層１
は、深いｐ＋領域２、３、ｐボディ領域４、５及びｎ＋
ソース領域６、７のような様々な拡散領域を有する。通
常連続的なソース−ボディ電極１２が、エキタピシャル
層１の或る表面部分に延在する。ドレイン電極が、個別
には図示されていないｎ＋ドープド基板の裏側に設けら
れている。ゲート酸化膜１６及びポリシリコン１８から
なる絶縁ゲート構造が前記ボディのドレイン及び各部分
の上に設けられており、その後者はＭＯＳＦＥＴチャネ
ル領域として機能する。単純化した前記抵抗性回路の基
本的な素子には、チャネル抵抗２０、２１、ＪＦＥＴ抵
抗２２〜２４、及びｅｐｉ抵抗２６が含まれる。
【００１０】図２は、任意の６０ボルトのｎチャネルＤ
ＭＯＳＦＥＴに関して、チャネル領域２０、２１、ＪＦ
ＥＴ領域２２〜２４、及びｅｐｉ領域２６のオン抵抗へ
の貢献度を示すグラフである。ＶGSが１０ボルト、温度
が２５℃、正方形の各セルの寸法が１０ミクロン×１０
ミクロン、及びセル間隔が６ミクロンである。曲線３０
は、チャネル抵抗２０のＲDSに対する比率を表わし、直
線３２はＪＦＥＴ抵抗２４のＲDSに対する比率を表わ
し、かつ曲線３４はｅｐｉ抵抗２６のＲDSに対する比率
を表わしている。明らかなように、オン抵抗はチャネル
抵抗２０、２１によって支配され、ＪＦＥＴ抵抗２４は
該して重要度が２番目であり、ｅｐｉ抵抗２６は該して
重要度が３番目である。
【００１１】浅いｐボディ、ｐタブ及びｐ＋拡散領域と
共働して変形させた正方形のセルを用いることによっ
て、前記セルの角部に於ける３次元効果によるパンチス
ルーを防止しつつ、チャネル抵抗２０、２１及びＪＦＥ
Ｔ抵抗２４が低減されることが分かった。上述した製品
番号ＳＭＰ６０Ｎ０５のデバイスに使用されるような一
般的な正方形のセルが、メタライズ前の状態として図３
及び図４に示されている。ゲート酸化膜４２の上に位置
するポリシリコンゲート４０の縁端部を二重拡散プロセ
スに用いてチャネル４４を画定する。チャネル４４は、
ｐボディ領域５０のエキタピシャル層４６のソース領域
５２とドレイン領域５４との間に位置する。一般に、或
る所定のデバイスの正方形セルのチャネル長は、様々に
ドープされる上述したエキタピシャル領域を形成するた
めに使用される比較的深いドライブインを反映して、約
１．５〜４ミクロンの範囲内である。ポリシリコンゲー
ト４０は酸化膜５６で覆われている。
【００１２】３次元拡散現象として知られる効果が、図
３の平面図に於て明らかであるが、一般に図３及び図４
のセルに於て大した問題を生じさせることはない。以下
に詳述する二重拡散行程の第１拡散は、２．５〜５ミク
ロンの深さに強くドライブインされるどちらかと言えば
軽いｐ形拡散である。一般に、ｐ形ドーパントは垂直拡
散の約８０％の速度で横方向に拡散する。角部に於ける
拡散効果によって、横方向の拡散の有効速度は遥かに低
く、約５０％程度である。この結果として、正方形のセ
ルの角部に於けるは拡散は直線的な部分に沿って進行す
る程度には進行せず、これはボディ−ドレイン接合の角
部４８ａ〜４８ｄを中間の直線部分４８ｅ〜４８ｈと比
較することによって分かる。
【００１３】この効果はｎ形材料についても同様に生じ
るが、その影響はｐ形材料について見られる効果よりも
遥かに緩やかである。その理由は、ｎ(−)拡散即ち二重
拡散プロセスに置ける第２拡散が約０．５〜ミクロンの
比較的浅い深さへの相当強いｎ＋形拡散だからである。
更に、ｎ形材料は、横行向についても垂直方向と略同様
に拡散する性質がある。その結果、領域４９ａ〜４９ｄ
について示唆されるように、ｐ形材料の進行が妨げられ
る程度に関連して、角部に於けるドーパントの進行は著
しく妨げられるものではない。チャネル４４は角部に於
てより短くなる傾向があるが、セルは依然として有用で
ある。
【００１４】チャネル４４が一般に短く形成されたなら
ば、３次元拡散効果は前記角部にパンチスルーを生じさ
せることになるであろう。パンチスルーは、ディプレッ
ション（空乏）領域がｎ＋ソースに到達し、それによっ
て逆バイアスされたデバイスの中に導通状態が生じてデ
バイスの破壊を生じるような状態を言う。パンチスルー
は、３次元拡散効果が角部４８ａ〜４８ｄに於てチャネ
ル４４を過度に短くさせるために発生する。
【００１５】図５及び図６のセルでは、鋭い角部を鈍化
することによって、角部領域１４８ａ〜１４８ｄに於け
るチャネル１４４が過度に短くなることを防止してい
る。図５及び図６の正方形セルでは、隣接する両方の線
分が１３５度の角度をなすように短い線分でポリシリコ
ン１４０の９０度の角度の角部を置き換えることによっ
て、前記各角部を有効に鈍化している。例えば、線分１
４８ａは線分１４８ｅ及び１４８ｆとの間に１３５度の
角度を有する。線分１４８ｂは線分１４８ｆ及び１４８
ｇとの間に１３５度の角度を有する。線分１４８ｃは線
分１４８ｇ及び１４８ｈとの間に１３５度の角度を有す
る。更に線分１４８ｄは線分１４８ｈ及び１４８ｅとの
間に１３５度の角度を有する。
【００１６】決定的な角部に於て前記３次元拡散効果が
より問題でなくなるにつれて、拡散は浅く維持されかつ
チャネル１４４の長さは例えば０．５〜０．７５ミクロ
ンの範囲内にされる。このような状態に於ける一般的な
接合深さは、ｐタブ１６０について約２．５〜３ミクロ
ンであり、ｐ＋ボディコンタクト１５８に関して約２〜
２．５ミクロンであり、ｐボディ１５０に関して約１〜
１．２５ミクロンであり、かつｎ＋ソース領域１５２に
関して約０．３〜０．６ミクロンである。通常ｐ＋ボデ
ィコンタクト１５８のような浅い高ドープド領域は、同
じｅｐｉの仕様（ドーピング及び膜厚）で構成された初
期のデバイスと比較して最大４０％まで破壊電圧が低下
する点に注目すべきである。本発明によれば、直線的に
傾斜するｐｎ接合を形成し、それにより破壊電圧を改善
する低ドープドｐタブ１６０を設けることによって、こ
のような問題を解決することができる。
【００１７】図５及び図６のセルを形成するための方法
が図７乃至図１７に示されている。図７乃至図１７の各
Ａ部分が、一般的なセルに於ける断面を示しているのに
対して、図７乃至図１７の各Ｂ部分は、前記チップの周
辺部に於ける端末領域の断面を示している。
【００１８】適当な開始材料は、例えば０．００１〜
０．００５Ω−cmの範囲内の抵抗を有し、かつ例えば
０．１５〜１Ω−cmの抵抗を有するｎ(−)ドープド・エ
ピタキシャル層１４６を支持するｎ＋ドープド・シリコ
ン基板２００を有する。熱成長によるフィールド酸化膜
２０４が、例えば図７に示されるような例えば５０００
〜１００００オングストロームの範囲内の膜厚に例えば
熱処理のような適当な方法によって成長させる。
【００１９】前記ｐタブ及び前記ｐ＋ボディコンタクト
の拡散のために第１マスキング工程が行われる。例えば
ドライ酸化膜エッチングのような適当な方法によって前
記セル領域の上のフィールド酸化膜２０４に窓２０６を
開口する。前記レジストを適当に剥離させ、かつｐ(−)
タブ・イオン注入を１Ｅ１３〜１Ｅ１４／cm2 の範囲内
のドーズ量で４０〜１００ＫｅＶの範囲内のエネルギで
ホウ素を用いて行う（図９）。注入されたホウ素イオン
は、適当なオーブンを用いて２〜１０時間に亘って１０
００〜１２５０℃の温度で拡散させてｐ(−)タブ１６０
を形成する。
【００２０】適当なＨＦ領域内でウェットエッチングを
行って結果物である全ての酸化膜を除去し、かつ７５０
〜１０００℃の温度で窓２０６を介して適当なオーブン
内で窒化ホウ素源からホウ素を注入することによってｐ
＋ボディコンタクトを形成する。前記注入時に窓２０６
内にホウ素を多く含むガラス２１２を形成する。ホウ素
の浸漬は、１５分乃至３時間に亘って適当に７５０〜１
０００℃の温度で適当なオーブン内で実行され、前記ガ
ラスからのホウ素が連続的に前記エピタキシャル・シリ
コン内に拡散して、ｐ(−)タブ１６０内にｐ＋ボディコ
ンタクト１５８を形成する（図１０）。前記ｐ＋ボディ
コンタクトのシート抵抗は１０〜１００Ω／□である。
【００２１】第２マスキング工程では、フィールド酸化
膜２０４がゲート・フィンガ領域を含む周辺端末領域に
於て保護される。全酸化膜が活性デバイス領域から除去
され、かつゲート酸化膜２１４を所望に応じて２０分乃
至３時間に亘って９００〜１１００℃の温度で熱成長さ
せる。（図１１）
【００２２】適当な装置を用いてポリシリコン薄膜を
０．３〜０．７ミクロンの膜厚に被着させる。同様にポ
リシリコン薄膜を背面に被着させ、かつリンまたは他の
適当なドーパントを用いてウエハの背面を高濃度の拡散
に暴露させるためにウェット酸化膜エッチングに於て下
層の酸化膜と共に除去される。次に、ポリシリコン薄膜
を約２０Ω／□未満にドーピングし、かつｐ(−)ボディ
領域、ｎ＋ソース領域及び最終的に前記ソース及びボデ
ィへの金属コンタクトを形成するように窓を開口するた
めに、第３マスキング工程に於てパターニングされる。
前記ポリシリコン薄膜を適当な装置でエッチングして、
端末構造の構成要素であるポリゲート・ポリ２１６及び
周辺ストリップ２１８を形成する。前記レジストを剥離
させ、かつ５Ｅ１３〜２Ｅ１４／cm2 のドーズ量で４０
〜１００ＫｅＶのエネルギで適当な装置に於てホウ素を
注入する（図１３）。ホウ素は、必要に応じて１０分乃
至５時間に亘って９００〜１２００℃で拡散される。こ
の拡散の目的は、二重拡散チャネル１４４を形成するこ
とである。
【００２３】酸化膜は、必要に応じてドライエッチング
またはウェットエッチングのいずれかを用いて前記ｐ
(−)ボディ拡散領域からエッチングされ、かつ適当のフ
ォトレジスト層を被着させ、第４マスキング工程に於て
パターニングして、ボディコンタクト・マスクを形成す
る（図１４）。砒素をドーズ量１Ｅ１５〜１Ｅ１６／cm
2 及び６０〜１２０ＫｅＶのエネルギで注入し、その後
に前記レジストを剥離して（図１５）、前記砒素を８５
０〜１１００℃の温度で０．５〜１時間に亘って拡散さ
せて正方形のソース領域１５２を形成する。酸化膜２２
０を前記砒素拡散の際に形成する（図１６）。正方形の
チャネル１４４をボディ１５８の正方形ソース領域１５
２とドレイン１５４との間に画定する。この時、前記セ
ルの接合プロフィルが基本的に確立される。
【００２４】任意により１０００オングストロームのＬ
ＰＣＶＤ窒化膜２２２を被着させた後に、約０．８〜
１．３ミクロンのＢＰＳＧを被着させかつ約８５０〜１
０００℃の温度でＢＰＳＧ２２４をリフローさせること
によって、デバイスが完成する（図１６）。第５のマス
キング工程はソース−ボディコンタクト及びポリ・ゲー
トコンタクトを確定するコンタクトマスクである。ＢＰ
ＳＧ層２２４、窒化膜２２２及び酸化膜２２２を、例え
ばスカムの除去、適当な装置に於けるドライエッチン
グ、レジストの剥離、及びその後に行われる１０〜３０
分に亘る８５０〜１１００℃に於けるＢＰＳＧのリフロ
ーを含む一連のシーケンスに於て適当にエッチングす
る。
【００２５】アルミニウムのような適当な金属または１
％のシリコンを含むアルミニウムのような材料を、例え
ばスパッタリングを用いて被着させ、かつ第６のマスキ
ング工程で適当にパターニングし、エッチングしてソー
ス電極２２６、ゲート電極（図示せず）、及び端末フィ
ールドプレート（図示せず）を形成する。ＰＳＧ２２８
及び／またはプラズマ窒化物２３０の薄膜を被着させ、
パッド・コンタクト孔を第７のマスキング工程で開口
し、かつアロイング工程を不活性雰囲気内で３００〜４
５０℃の温度で行う。
【００２６】フィールド酸化膜２０４、ゲート酸化膜２
１４、ポリシリコン周辺ストリップ２１８からなる端末
構造２３４は、十分に機能できるようにするためには、
エピタキシャルシリコン１４６に静電的に結合させるこ
とが必要なだけである。この結合は、ダイの縁部に近い
薄いゲート酸化膜２１４が損傷しかつ漏れを生じ易くな
ることから、ダイシングによってダイをウエハから分離
する際に行われる。端末構造２３４はエピタキシャル層
１４６の電圧レベルとなって、この電位に於て前記ダイ
の縁部に於ける漏れを生じ易い損傷したシリコンからデ
ィプレッション領域を排除する機能を発揮する。
【００２７】図１８は、通常の不活性セル３００を含む
完全な端末構造を示している。ｐ(−)タブ３０２及びｐ
＋ボディコンタクト３０４が設けられているが、不活性
セル３００はチャネルが全く設けられていない点を除い
て能動セルと類似している。ソース金属３０６がポリシ
リコン・リング３０８及び不活性セル３００をソース電
極に短絡する。端末構造２３４に注目しなければならな
い。
【００２８】図１９は、ゲート・フィンガ３２０ａ〜３
２０ｅ、ゲート・ボンディングパッド３２２、金属ソー
ス３２４、及びソース・ボンディングパッド３２６を有
する完成したデバイスの平面図を示している。図２０の
分解図は、並列に配置された能動セル３３０ａ〜３３０
ｄ（前記デバイスの他の能動セルは図示せず）、不活性
セル３３２ａ〜３３２ｄ（前記デバイスの他の不活性セ
ルは図示せず）、ゲート・フィンガ３２０ｅ、及びｐ＋
ポリシリコンリング３３４を示している。
【００２９】また、浅いｐボディ、ｐタブ、ｐ＋拡散及
びｎ＋拡散を有する変形した正方形セルを形成する過程
に於て或る技術を用いることによって、シリコンの欠陥
による接合部の漏れを防止しつつ短いチャネルを達成で
きることが分かった。適当な開始材料にはリン及び砒素
をドーピングしたシリコンが含まれるが、砒素をドーピ
ングしたシリコンはより良好なエキストリンシック・ゲ
ッタリングを達成する。ポリシリコンは、エキストリン
シック・ゲッタリングのために背面に被着される。
【００３０】大部分の熱処理では、プロセスガスにＴＣ
Ａ即ちトリクロロエタンを組み合わせて上述したシリコ
ンの欠陥を制御する。雰囲気内のＴＣＡの割合は最適化
しなければならず、ＴＣＡが多過ぎる場合には、塩化水
素のエッチング及び炭素によって誘導される欠陥によっ
てシリコンにピッチングが生じる。各熱処理は、７５０
℃から開始して、或る場合には１２５０℃である最終温
度にまで上昇させる。
【００３１】上記初期酸化を行う前に、高温のＴＣＡゲ
ッタリングによってエキストリンシック・ゲッタリング
を行い、かつ酸化膜の品質を改善しかつスタッキングに
よる欠陥を低減させるために炉を清浄する。１０００〜
１２５０℃の範囲内の温度で１〜６％の範囲内のＴＣＡ
が適当である。
【００３２】ｐ(−)タブ拡散の前に、高温でのＴＣＡゲ
ッタリングによって、シリコンの注入欠陥をアニールし
かつスタッキングによる欠陥の形成を低減させる。
【００３３】ホウ素のイオン注入、ホウ素の浸漬及び上
述した範囲内での低温酸化を含むｐ＋ボディコンタクト
のための３段階のホウ素の工程によって、重大な欠陥が
排除されかつ上述したように低シート抵抗が達成され
る。
【００３４】薄いゲート酸化膜を形成するための一連の
工程に於て、炭素の汚染を最小にするＴＣＡゲッタリン
グによって、酸化膜破壊電圧の増加が達成されかつ欠陥
の形成が最小になる。適当なＴＣＡ濃度は９００〜１１
００℃の範囲内の温度で０．５〜５％の範囲内であり、
ＴＣＡが多過ぎると上述したように炭素に関連する欠陥
が生じることから、前記プロセスを最適化するのに必要
である。
【００３５】ｐ(−)ボディ拡散のための一連のプロセス
では、高温アニールイオン注入損傷を有するＴＣＡゲッ
タリングによってシリコンの欠陥が減少する。適当なＴ
ＣＡ濃度は、欠陥による損失を被ることなく浅い接合条
件を満足するように最適の工程が得られるべく９００〜
１２００℃の範囲内の温度で０．５〜５％である。
【００３６】ソース拡散のための一連の工程では、ＴＣ
Ａ／０２雰囲気での再酸化の前の高温アニールによっ
て、シリコンの欠陥が減少する。適当なＴＣＡ濃度は、
８５０〜１１００℃の範囲内の温度で０．５〜％であ
る。
【００３７】ＢＰＳＧのリフローの後のドライエッチン
グのための一連の工程では、前記シリコンを僅かにエッ
チングしてリフロー時のＢＰＳＧからの自動的なドーピ
ングを排除する。これによって接触抵抗の変動が最小に
なる。
【００３８】これらの技術は、６０ボルトのデバイスに
ついて特定の１．６５ミリΩ−cm2のオン抵抗を達成
し、かつ３０ボルトのデバイスについて０．８５ミリΩ
−cm2のオン抵抗を達成するために用いた。
【００３９】以上本発明について上述した実施例に関連
して説明したが、本発明はこれらの実施例に限定される
れものではない。例えば、使用される装置の型式は特に
限定されるものではない。更に、各工程のパラメータと
して用いた数値は例示であって、本発明の技術的範囲を
制限するものではない。即ち、本発明はその技術的範囲
内に於て上述した実施例に様々な変形・変更を加えて実
施することができる。
【図面の簡単な説明】
【図１】その単純化した抵抗性等価回路を有する一般的
なｎチャネルパワーＭＯＳＦＥＴを示す断面図である。
【図２】３つの電圧の比率を示す線図である。
【図３】正方形セルの平面図である。
【図４】図３の正方形セルの断面図である。
【図５】本発明による正方形セルの平面図である。
【図６】図５の正方形セルの断面図である。
【図７】本発明によるデバイスの製造工程の第１段階を
示す断面図である。
【図８】図７の次の段階を示す断面図である。
【図９】図８の次の段階を示す断面図である。
【図１０】図９の次の段階を示す断面図である。
【図１１】図１０の次の段階を示す断面図である。
【図１２】図１１の次の段階を示す断面図である。
【図１３】図１２の次の段階を示す断面図である。
【図１４】図１３の次の段階を示す断面図である。
【図１５】図１４の次の段階を示す断面図である。
【図１６】図１５の次の段階を示す断面図である。
【図１７】図１６の次の段階を示す断面図である。
【図１８】本発明によるパワーＭＯＳＦＥＴデバイスの
周辺部を示す断面図である。
【図１９】本発明によるパワーＭＯＳＦＥＴデバイスの
完成品を示す平面図である。
【図２０】図１９のパワーＭＯＳＦＥＴデバイスの分解
図である。
【符号の説明】
１ エピタキシャルシリコン層 ２、３ ｐ＋領域 ４、５ ｐボディ領域 ６、７ ｎ＋ソース領域 １２ ソース−ボディ電極 １４ ドレイン電極 １６ ゲート酸化膜 １８ ポリシリコン ２０、２１ チャネル抵抗 ２２〜２４ ＪＦＥＴ抵抗 ２６ ｅｐｉ抵抗 ３０、３２、３４ 曲線 ４０ ポリシリコンゲート ４２ ゲート酸化膜 ４４ チャネル ４６ エピタキシャル層 ４８ａ〜４８ｄ 角部 ４８ｅ〜４８ｈ 中間直線部分 ４９ａ〜４９ｄ 領域 ５０ Ｐボディ領域 ５２ ソース領域 ５４ ドレイン領域 ５６ 酸化膜 １４０ ポリシリコン １４４ チャネル １４８ａ〜１４８ｄ 角部領域、線分 １４８ｅ〜１４８ｈ 線分 １５０ ｐボディ １５２ ｎ＋ソース領域 １５４ ドレイン １５８ ｐ＋ボディコンタクト １５８ ボディ １６０ ｐ(−)タブ ２００ シリコン基板 ２０４ フィールド酸化膜 ２０６ 窓 ２１２ ガラス ２１４ ゲート酸化膜 ２１６ ゲートポリ ２１８ 周辺ストリップ ２２０ 酸化膜 ２２２ 窒化膜 ２２４ ＢＰＳＧ ２２６ ソース電極 ２２８ ＰＳＧ薄膜 ２３０ 窒化膜 ２３４ 端末構造 ３００ 不活性セル ３０２ ｐ(−)タブ ３０４ ｐ＋ボディコンタクト ３０６ ソース金属 ３０８ ポリシリコン・リング ３２０ａ〜３２０ｅ ゲート・フィンガ ３２２ ゲート・ボンディングパッド ３２４ ソース金属 ３２６ ソース・ボンディングパッド ３３０ａ〜３３０ｄ 能動セル ３２０ｅ ゲート・フィンガ ３３２ａ〜３３２ｄ 不活性セル ３３４ ｐ＋ポリシリコン・リング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フウ−イユアン・シイエ アメリカ合衆国カリフオルニア州95129・ サンノゼ・メイフラワーコート 5983 (72)発明者 マイク・チヤング アメリカ合衆国カリフオルニア州95014・ クーパーテイノ・エスブラニーコート 10343

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 シリコン集積回路の製造に於て、シリ
    コン本体へのイオン注入及びその後のアニーリングによ
    ってｐ(−)ボディ領域を形成する際に欠陥の形成を制御
    するための方法であって、 前記イオン注入の後で前記アニーリングの前に、９００
    〜１２００℃の範囲内の温度で０．５〜５％の範囲内の
    トリクロロエタンを含むプロセスガスでゲッタリングを
    行なう過程からなることを特徴とする欠陥形成の制御方
    法。
  2. 【請求項２】 シリコン集積回路の製造に於て、シリ
    コン本体を水蒸気で初期酸化する際に酸化膜の品質及び
    欠陥の形成を制御するための方法であって、 前記初期酸化の前に、１０００〜１２５０℃の範囲内の
    温度で１〜６％の範囲内のトリクロロエタンを有するプ
    ロセスガスでゲッタリングを行なう過程からなることを
    特徴とする酸化膜の品質及び欠陥形成の制御方法。
  3. 【請求項３】 シリコン集積回路の製造に於て、シリ
    コン本体上にゲート酸化膜を成長させる際に酸化膜の品
    質及び欠陥の形成を制御するための方法であって、 ９００〜１１００℃の範囲内の温度で０．５〜５％の範
    囲内のトリクロロエタンを含むプロセスガスでゲッタリ
    ングを行なう過程からなることを特徴とする酸化膜の品
    質及び欠陥形成の制御方法。
  4. 【請求項４】 シリコン集積回路の製造に於て、シリ
    コン本体に浅いｐ＋ボディ領域を形成する際に、欠陥の
    形成を制御するための方法であって、 前記シリコン本体の区画された領域内にｐ型ドーパント
    を注入して、前記区画領域の上に前記ｐ型ドーパントを
    多く含むガラスを形成する過程と、 ７５０〜１０００℃の範囲内の温度で前記シリコン本体
    を前記ｐ型ドーパント を多く含むガラスで適当にアニールする過程と、 ８００〜１２００℃の範囲内の温度で０．５〜５％の範
    囲内のトリクロロメタンを含む高酸素濃度のプロセスガ
    ス内でゲッタリングを行なう過程とからなることを特徴
    とする欠陥形成の制御方法。
  5. 【請求項５】 前記ｐ型ドーパントがホウ素であり、
    かつ前記ｐ＋ボディ領域が約２．５ミクロン未満の接合
    深さに形成されることを特徴とする請求項４に記載の方
    法。
  6. 【請求項６】 前記酸化過程が、８５０〜１１００℃
    の範囲内の温度で実行されることを特徴とする請求項４
    に記載の方法。
  7. 【請求項７】 第１導電型の半導体材料バルクと、 前記半導体材料バルクの表面に被着された絶縁ゲート構
    造とを備え、前記絶縁ゲート構造が、その内縁部分に二
    重拡散周辺部を区画する概ね多角形の開口を有し、前記
    二重拡散周辺部の各角部が、前記二重拡散周辺部に沿っ
    て全角部の角度が約１２０度以下であるように先端が切
    り取られており、 前記半導体材料バルクの前記表面から該半導体材料バル
    クの内部に延長し、その前記半導体材料バルクの表面に
    直近の部分が、前記二重拡散周辺部に自己整合し、かつ
    前記二重拡散周辺部を越えて前記絶縁ゲート構造の下方
    に延長している前記第１導電型と逆の第２導電型の第１
    デバイス領域と、 前記半導体材料バルクの前記表面から前記第１デバイス
    領域に延長し、前記二重拡散周辺部に自己整合した前記
    第１導電型の第２デバイス領域と、 前記第１デバイスの下方に位置する前記第１導電型の第
    ３デバイス領域とを更に備えることを特徴とする二重拡
    散集積回路デバイスセル。
  8. 【請求項８】 前記二重拡散周辺部が概ね矩形をな
    し、前記二重拡散周辺部に沿って全角度が約１３５度で
    あることを特徴とする請求項７に記載のデバイスセル。
  9. 【請求項９】 前記二重拡散周辺部が正方形であるこ
    とを特徴とする請求項８に記載のデバイスセル。
  10. 【請求項１０】 第１導電型のシリコン材料に集積回
    路ＭＯＳＦＥＴセルを形成するための方法であって、 前記シリコンバルクの上に第１マスクを形成する過程
    と、 前記第１マスクを介して前記シリコンバルクの拡散サイ
    ト内に第１の窓を開口する過程と、 前記第１の窓に整合させて前記第１導電型と逆の第２導
    電型の軽くドープしたウエルを形成する過程と、 前記第１の窓に整合させて前記第２導電型の濃くドープ
    した領域を形成する過程と、 前記シリコンバルクから前記第１マスクを除去する過程
    と、 前記シリコンバルクの上に絶縁ゲート構造を形成する過
    程と、 前記シリコンバルクの表面領域近傍であって前記拡散サ
    イトの上に前記絶縁ゲート構造を介して第２の窓を開口
    する過程と、 前記低ドープドウエル及び前記高ドープド領域を越えて
    前記絶縁ゲート構造の下に延長する第２導電型の低ドー
    プド領域を前記第２の窓を介して形成する過程と、 前記第２の窓の前記高ドープド領域の一部分をマスクし
    て第３の窓を形成する過程と、 前記第３の窓に整合させて前記第１導電型の浅い高ドー
    プド領域を形成する過程とからなることを特徴とする集
    積回路ＭＯＳＦＥＴセルの形成方法。
  11. 【請求項１１】 前記第２導電型の高ドープド領域を
    形成する前記過程が、 前記第１の窓の前記シリコンバルクの上に前記第２導電
    型のドーパントを多く含むガラスを形成する過程と、 前記ガラスから低ドープドウエル内にドーパントを拡散
    させる過程とからなることを特徴とする請求項１０に記
    載の方法。
  12. 【請求項１２】 前記第２の窓の全角度が約１２０度
    未満であることを特徴とする請求項１０に記載の方法。
  13. 【請求項１３】 前記第２導電型がｐ＋型であり、 前記第２導電型の前記高ドープド領域が２．５ミクロン
    より浅い接合深さを形成し、かつ前記第２導電型の前記
    高ドープド領域のシート抵抗が８０Ω／□未満であるこ
    とを特徴とする請求項１０に記載の方法。
  14. 【請求項１４】 前記低ドープドウエルが、前記接合
    深さより少なくとも０．５ミクロン深い深さを有するｐ
    −型であることを特徴とする請求項１３に記載の方法。
JP3354716A 1990-12-21 1991-12-19 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法 Expired - Fee Related JP2807114B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63156990A 1990-12-21 1990-12-21
US63157390A 1990-12-21 1990-12-21
US07/631,573 1990-12-21
US07/631,569 1990-12-21

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP6246914A Division JP2987297B2 (ja) 1990-12-21 1994-09-14 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JP9209312A Division JPH1070275A (ja) 1990-12-21 1997-08-04 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法

Publications (2)

Publication Number Publication Date
JPH05145027A true JPH05145027A (ja) 1993-06-11
JP2807114B2 JP2807114B2 (ja) 1998-10-08

Family

ID=27091427

Family Applications (3)

Application Number Title Priority Date Filing Date
JP3354716A Expired - Fee Related JP2807114B2 (ja) 1990-12-21 1991-12-19 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JP6246914A Expired - Lifetime JP2987297B2 (ja) 1990-12-21 1994-09-14 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JP9209312A Pending JPH1070275A (ja) 1990-12-21 1997-08-04 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP6246914A Expired - Lifetime JP2987297B2 (ja) 1990-12-21 1994-09-14 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JP9209312A Pending JPH1070275A (ja) 1990-12-21 1997-08-04 シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法

Country Status (4)

Country Link
EP (2) EP0492991B1 (ja)
JP (3) JP2807114B2 (ja)
DE (1) DE69131376T2 (ja)
HK (1) HK1014802A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
EP0598438A1 (en) * 1992-11-17 1994-05-25 Koninklijke Philips Electronics N.V. Method for diffusing a dopant into a semiconductor
JP2526476B2 (ja) * 1993-02-22 1996-08-21 日本電気株式会社 半導体装置の製造方法
JP3121618B2 (ja) * 1995-04-06 2001-01-09 インダストリアル テクノロジー リサーチ インスティチュート 多重セルトランジスタのためのｎ辺多角形セルレイアウト
DE19704534A1 (de) * 1997-02-06 1998-08-20 Siemens Ag Halbleiterkörper
JP2006165406A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法
EP1753022A1 (en) * 2005-08-12 2007-02-14 STMicroelectronics S.r.l. Semiconductor power device with multiple drain and corresponding manufacturing process
JP4963364B2 (ja) * 2006-03-02 2012-06-27 日本インター株式会社 半導体装置の製造方法
KR100877266B1 (ko) * 2007-05-18 2009-01-09 주식회사 동부하이텍 엘디모스 채널 형성방법
US8207784B2 (en) 2008-02-12 2012-06-26 Semi Solutions, Llc Method and apparatus for MOSFET drain-source leakage reduction
CN105244279B (zh) * 2014-07-10 2018-09-25 北大方正集团有限公司 一种平面型vdmos器件及其制作方法
JP6481511B2 (ja) * 2014-07-24 2019-03-13 住友電気工業株式会社 炭化珪素半導体装置
CN105470297B (zh) * 2014-09-10 2018-09-28 北大方正集团有限公司 一种vdmos器件及其制作方法
CN105845576A (zh) * 2015-01-16 2016-08-10 北大方正集团有限公司 超结mosfet的制作方法
CN112701151B (zh) * 2019-10-23 2022-05-06 株洲中车时代电气股份有限公司 SiC MOSFET器件的制造方法及SiC MOSFET器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106040A (en) * 1980-12-22 1982-07-01 Sony Corp Prevention of stacking fault
JPS57107072A (en) * 1980-12-25 1982-07-03 Fujitsu Ltd Manufacture of semiconductor device
JPS5914676A (ja) * 1982-07-16 1984-01-25 Nec Corp 縦型電界効果トランジスタの製造方法
JPS59141267A (ja) * 1983-01-28 1984-08-13 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体装置
JPH02178975A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd Ｍｏｓ型半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2603747A1 (de) * 1976-01-31 1977-08-04 Licentia Gmbh Integrierte schaltungsanordnung
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
JPS57113219A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of semiconductor device
DE3220250A1 (de) * 1982-05-28 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit planarstruktur
JPS5987871A (ja) * 1982-11-12 1984-05-21 Hitachi Ltd 絶縁ゲ−ト電界効果半導体装置
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS6010677A (ja) * 1983-06-30 1985-01-19 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
DE3326383A1 (de) * 1983-07-22 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Schottkydiode
JPS60160168A (ja) * 1984-01-30 1985-08-21 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JPS61274366A (ja) * 1985-05-29 1986-12-04 Tdk Corp 高耐圧半導体装置
EP0279403A3 (en) * 1987-02-16 1988-12-07 Nec Corporation Vertical mos field effect transistor having a high withstand voltage and a high switching speed
JPH01272163A (ja) * 1987-08-07 1989-10-31 Fuji Electric Co Ltd 半導体装置の製造方法
JPS6448464A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Semiconductor device
JPS6489465A (en) * 1987-09-30 1989-04-03 Toshiba Corp Double-diffusion type mos field effect transistor
KR910004318B1 (ko) * 1988-06-27 1991-06-25 현대전자산업 주식회사 수직형 d mos 트랜지스터의 셀
JPH0256971A (ja) * 1988-08-22 1990-02-26 Ricoh Co Ltd 縦型２重拡散ｍｏｓｆｅｔ
EP0405205A3 (en) * 1989-06-12 1992-05-13 Seiko Instruments Inc. Method of producing mos type semiconductor device
US4970173A (en) * 1989-07-03 1990-11-13 Motorola, Inc. Method of making high voltage vertical field effect transistor with improved safe operating area

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106040A (en) * 1980-12-22 1982-07-01 Sony Corp Prevention of stacking fault
JPS57107072A (en) * 1980-12-25 1982-07-03 Fujitsu Ltd Manufacture of semiconductor device
JPS5914676A (ja) * 1982-07-16 1984-01-25 Nec Corp 縦型電界効果トランジスタの製造方法
JPS59141267A (ja) * 1983-01-28 1984-08-13 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体装置
JPH02178975A (ja) * 1988-12-29 1990-07-11 Fuji Electric Co Ltd Ｍｏｓ型半導体装置

Also Published As

Publication number Publication date
EP0890994A3 (en) 2000-02-02
JP2807114B2 (ja) 1998-10-08
HK1014802A1 (en) 1999-09-30
JPH07193241A (ja) 1995-07-28
EP0890994A2 (en) 1999-01-13
JPH1070275A (ja) 1998-03-10
EP0492991A2 (en) 1992-07-01
EP0492991B1 (en) 1999-06-23
DE69131376T2 (de) 1999-10-21
DE69131376D1 (de) 1999-07-29
EP0492991A3 (en) 1993-01-07
JP2987297B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
US5304831A (en) Low on-resistance power MOS technology
JP3416617B2 (ja) マスク数を低減したｍｏｓゲートデバイスの製造プロセス
US6043126A (en) Process for manufacture of MOS gated device with self aligned cells
US6534365B2 (en) Method of fabricating TDMOS device using self-align technique
JP2000049167A (ja) 炭化珪素半導体装置及びその製造方法
JPH03145138A (ja) Ｄｍｏｓトランジスタの形成方法
JP2807114B2 (ja) シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JPH0945906A (ja) 半導体装置およびその製造方法
JPH1126758A (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
JPS58147074A (ja) 金属酸化物半導体トランジスタデバイス及びその製法
US5677213A (en) Method for forming a semiconductor device having a shallow junction and a low sheet resistance
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
US7126197B2 (en) Power MOSFET and methods of making same
JPH09129868A (ja) 半導体装置及びその製造方法
JPH09172176A (ja) Ｍｏｓデバイス製造方法
JP2733082B2 (ja) Ｍｏｓ装置の製法
US5187117A (en) Single diffusion process for fabricating semiconductor devices
JPS63291473A (ja) 縦型電界効果トランジスタの製造方法
JPH0434942A (ja) 半導体装置の製造方法
JP2919659B2 (ja) 絶縁ゲート形電界効果トランジスタの製造方法
KR0135040B1 (ko) Mosfet 제조방법
AU698654C (en) Process for manufacture of mos gated device with reduced mask count
JPH08340107A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS6292450A (ja) 半導体装置の製造方法
JPS5891677A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees