JPH0481376B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は多数の送受信機間で複数ビツトのデ
ータを効率よく送受信することのできる多重伝送
装置に関する。

［従来技術の説明］ 従来の多重伝送装置の例としては、例えば、特
公昭52−13367号公報に示されるようなものがあ
る。

特公昭52−13367号公報に示される多重伝送装
置は、Ｍ系列符号を同期信号で幅変調した時系列
符号発生手段と、時系列符号を復調して得られる
３ビツトの符号列パターンが自己に割当てられた
アドレス符号と一致したら１ビツトのデータを１
回送受信することのできる送受信手段とを主体と
して構成されており、各送受信手段は１回のアド
レス一致に基づいて１ビツトのデータを１回だけ
送受信することができるものである。

ところが、一般に多重伝送装置においては、ス
イツチ情報のオンオフ情報に加えてパリテイビツ
トを追加したり、又、前記のオンオフ情報に加え
て、強度とかタイミングとかの情報を複数のビツ
トのデータとして伝送したい場合がある。この様
な場合、これらデータを前記多重伝送装置を用い
て伝送しようとする場合には、前記アドレス一致
が複数回行われる態様で伝送しなければならず１
つのデータを伝送するのに複数回のアドレス一致
が行われねばならず多くの伝送時間を要してしま
うという問題点があつた。

そこで本出願人は特願昭58−105541号（特開昭
59−230348号公報）により上記の問題点を改善し
た多重伝送装置を提案した。それは１回のアドレ
ス一致に基いて複数ビツトのデータを幅変調方式
で一気に伝送可能としたものである。

従つて、この多重伝送装置においては例えば
512Hzの同期信号の基準時間内で、例えば４ビツ
トのデータを伝送することができるので、より高
速にデータを伝送できることになり、又、４ビツ
ト中にはいわゆるパリテイビツトを含めることも
可能であるので、伝送データの信頼度を向上させ
ることができることになる。

しかしながら、近年、多重伝送装置の適用範囲
を拡大させることを目的としてより多ビツトのデ
ータをより高速に伝送できる多重伝送装置が望ま
れているが、特願昭58−105541号（特開昭59−
230348号公報）に記載の多重伝送装置でこれらデ
ータ伝送しようとする場合には、データ伝送路の
伝送周波数が高くなり過ぎ高周波ノイズを発生し
てしまうということが考えられる。

一方、高周波ノイズの防止対策としてはNRZ
コード（Non Return to Zero Code）を用いた
伝送（以下、この伝送方式をNRZ方式と呼ぶ）
が考えられるのであるが、この方式を採用しよう
とする場合には送受信機双方に極めて高精度の時
計を要することになり、特に、送受信機を多数備
える多重伝送装置にあつてはその価格を無視する
ことは到底できず、しかも、仮に高精度の時計を
準備したとしても、データビツト数の増加につれ
て誤差を増大することになるので16ビツトの如き
多数ビツトのデータ伝送においてはデータ伝送時
における同期ずれを防止することは困難であると
いう問題点があつた。

［発明の目的］ この発明は上記問題点を改善し、複数ビツトの
データを高速に伝送することができ、しかも、伝
送路から高周波ノイズを発生することがない多重
伝送装置を提供することを目的とする。

［発明の概要］ 上記目的を達成するためにこの発明は、多重伝
送装置を、一つの符号を基準時間幅で他の符号を
この基準時間幅の複数倍の時間幅で規定しこれ等
符号を所定系列に従つた時系列符号として繰り返
し発生する時系列符号発生手段と、前記時系列符
号を伝送する時系列符号伝送路と、該伝送路と併
設されるデータ伝送路と、前記時系列符号伝送路
と接続され前記時系列符号の単位符号に同期した
符号列クロツク信号及び前記時系列符号の復調信
号並びに前記基準時間毎に前記他の符号の中間位
置で得られる中間同期信号を再生する同期信号再
生手段と、前記符号列クロツク信号と前記時系列
符号の復調信号とを受けて順次復調される符号列
パターンを検出する符号列・パターン検出手段
と、前記中間同期信号でデータ送受信用時計の補
正を行いながらデータ送受信用信号を形成するデ
ータ送受信用信号形成手段と、前記データ送受信
用信号に同期し前記データ伝送路を介してNRZ
コードでデータの送受信を行うデータ送受信手段
と、を具備せしめて構成し、データ送受信用時計
を前記中間同期信号で補正いすることにより
NRZ方式の伝送を可能とした。

［実施例の説明］ 以下、この発明について一実施例を挙げ詳細に
説明する。

第１図はこの発明の一実施例に係る多重伝送装
置の回路図、第２図ａ〜ｎは、各部の信号状態を
示すタイムチヤートである。

第１図に示したように、多重伝送装置１は時系
列符号伝送路３と、データ伝送路５とを有し、時
系列符号伝送路３に一点鎖線で囲つて示した時系
列符号発生手段７を接続し、同じく一点鎖線で囲
つて示した同期信号再生手段９、符号列パターン
検出手段１１、データ送受信用信号形成手段１
３、データ送受信手段１５を備えた送受信装置を
前記時系列符号伝送路３及びデータ伝送路５に接
続して成る。

本例は、送受信装置を送信機又受信機いずれに
も使用できる例で示している。なお、図には送受
信装置を１体のみ示してあるが、実際には、図示
の如き送受信装置が多数接続されて多重伝送装置
を構成するものである。

時系列符号発生手段７の構成は次の通りであ
る。

時系列符号発生手段７は符号列発生回路１７と
同期回路１９とから成る。

符号列発生回路１７は３ビツトのシフトレジス
タ２１とエクスクルシブオアゲート２３とで構成
され、シフトレジスタ２１の第１ビツトg₁と第２
ビツトg₂の出力がエクスクルシブオアゲート２３
の入力とされエクスクルシブオアゲート２３の出
力は第３ビツトg₃の入力とされている。そして、
第３ビツトg₃には時系列符号発生手段７の出力信
号ADRSが入力されるようになつている。

而して、前記第３ビツトg₃に前記信号ADRSが
入力されると、第３ビツトg₃の値は第２ビツトg₂
に、第２ビツトg₂の値は第１ビツトg₁に移ること
になり、又第３ビツトg₃にはエクスクルシブオア
ゲート２３の出力値が移ることになり、第１ビツ
トg₁から、1100101の如き３ビツトＭ系列符号が
時系列的に出力されるようになる。

同期化回路１９は前記第１ビツトg₁の出力を受
けるインバータ２５と、基準時計２７と、前記イ
ンバータ２５の出力と、この時計２７から出力さ
れる周期taの基準クロツク信号ｔとを受けるアン
ドゲート２９と、該アンドゲート２９の出力端子
に接続された立上がり周期ワンシヨツト回路３１
と、該立上り周期ワンシヨツト回路３１の出力を
入力端子に受ける立下り同期ワンシヨツト回路３
３と、並びに、該立下がり同期ワンシヨツト回路
３３の出力をリセツト端子RESに、前記基準時
計２７からの基準クロツク信号ｔをクロツク入力
端子CLKに、又、反転出力端子の出力をデータ
端子Ｄに受けると共に、セツト端子SETを接地
したＤ形フリツプフロツプ３５とを有して成り、
該フリツプフロツプ３５の出力端子Ｑは前記シフ
トレジスタ２１の第３ビツトg₃及び前記時系列符
号伝送路３に接続されて構成されている。

立上り同期ワンシヨツト回路３１はアンドゲー
ト２９の出力がローレベルからハイレベルに変化
するときに同期してパルス幅tbのパルスを１回出
力するものであり、又、立上がり同期ワンシヨツ
ト回路３３は立上がり同期ワンシヨツト回路３１
の出力がハイレベルからローレベルに変化すると
きに同期してパルス幅tbのパルスを１回出力する
ものである。これら２つのワンシヨツト回路３
１，３３により、アンドゲート２９の出力値がロ
ーレベルからハイレベルに変化したときを基準と
してパルス幅tbのパルス信号を時間tbだけ遅らせ
てフリツプフロツプ３５のリセツト端子RESに
出力することができる。

上記構成の時系列符号発生手段７の各部の信号
状態を第２図ａ〜ｆを用いて説明する。

第２図ａは前記基準時計２７から出力される同
期taの基準クロツクｔの信号状態を示している。

第２図ｂはシフトレジスタ２１の第１ビツトg₁
の、第２図ｃは第２ビツトg₂の、第２図ｄは第３
ビツトg₃の信号状態をそれぞれ示している。第２
図ｅは立上り同期ワンシヨツト回路３３の出力信
号状態を示している。第２図ｆはフリツプフロツ
プ３５の出力端子Ｑの信号状態即ち、時系列符号
ADRSを示している。

第２図ｂ，ｃ，ｄに示されるように、第３ビツ
トの信号g₃は、１つ手前の第１及び第２ビツトの
信号の排他的論理和によつて形成されており、こ
の第３ビツトg₃の信号は、時刻t₀，t₁，t₂……t₇で
領域分けされた同期符号列信号ADRSの立上り磁
気に同期してg₂，g₁に順次に移つている。インバ
ータ２５は前記第１ビツトの出力を反転する。ア
ンドゲート２９はこの反転信号と基準時計のクロ
ツク信号ｔとの論理積をとり、その出力をワンシ
ヨツト回路３１，３３を介してフリツプフロツプ
３５のリセツト端子RESに出力する。従つて、
第２図ｅに示したように、フリツプフロツプ３５
のリセツト端子RESには、第２図に示した時刻
t₂，t₃，t₅を基準として時間tbの遅れを伴つて出
力される幅tbのパルス信号が現われることにな
る。

フリツプフロツプ３５は、クロツク端子CLK
に入力される基準クロツクｔの立上がりに同期し
てその出力端子Ｑの出力を反転するが、同時に第
２図ｅに示したリセツト端子RESへの入力信号
に基いて、ハイレベルにある信号をローレベル化
して第２図ｆに示したような時系列伝送路ADRS
を形成する。この信号ADRSの符号１を示す信号
は基準クロツク信号の２倍周期の信号であり、そ
の中央一に立下がり部を有する。又、信号ADRS
の符号Ｏを示す信号周期は基準クロツクｔの周期
taと同一であり、そのハイレベルの幅は前記立上
り同期ワンシヨツト回路３１で規定される時間tb
に等しくなる。以上が時系列符号発生手段７の動
作を表わしている。

次に、同期信号再生手段９の構成は次に通りで
ある。同期信号再生手段９はクロツク・符号列再
生部３７と、中間同期信号形成部３９とから成
る。

クロツク・符号列再生部３７は前記時系列符号
伝送路３に接続される立上がり同期ワンシヨツト
回路４１と、該立上りワンシヨツト回路４１の出
力端子に接続されインバータ４３と、該インバー
タ４３の出力端子をクロツク端子CLKに接続す
ると共にデータ入力端子Ｄに前記時系列符号伝送
路３からの信号を受けるＤ形フリツプフロツプ４
５とから成る。

フロツク・符号列再生部３７の立上り同期ワン
シヨツト回路４１に時系列符号ADRSが入力され
ると、この信号ADRSの立上りに同期してパルス
幅tcのパルス信号が出力され第２図ｇに示したよ
うな符号列クロツク信号Ｃが形成される。

又、この符号列クロツク信号Ｃはインバータ４
３により反転されフリツプフロツプ４５のクロツ
ク入力端子CLKに入力される一方、フリツプフ
ロツプ４５のデータ入力端子Ｄには時系列符号
ADRSが入力されている。従つて、このフリツプ
フロツプ４５は第２図ｈに示したような符号列の
復調信号Ｍを出力するようになる。この信号Ｍは
第２図ｆに示した1100……の幅変調信号ADRSを
パルス幅tcだけ位相を遅らせたNRZコードの信
号となる。

中間同期信号形成部３９は前記同期符号列信号
伝送路３から同期符号列信号ADRSを受けこの信
号ADRSの立下りに同期して時間tdの幅のパルス
信号を発生する立下がり同期ワンシヨツト回路４
７と、該ワンシヨツト回路４７の出力と前記イン
バータ４３からの信号とを受けるアンドゲート４
９とから成つている。

立下り同期ワンシヨツト回路４７は第２図ｈに
示したADRS信号を受けるのでその出力は第２図
ｉに示した通りの信号S₁となる。

アンドゲート４９は第２図ｉに示した信号S₁と
前記インバータ４３で第２図ｈに示した信号Ｍを
反転させた信号との論理積をとり、第２図ｊに示
した波形の中間同期信号S₂を出力する。この信号
S₂は第２図ｉに示した信号S₁のＯ符号位置での中
間パルスを除去した態様であり時間幅tdで１符号
の丁度中間位置に立ち上りを有する信号である。

データ送受信用信号形成手段１３の構成は次の
通りである。

データ送受信用信号形成手段１３はオアゲート
５１とリセツトセツトフリツプフロツプ５３と、
データ送受信用時計５５と、カウンタ５７とを図
示の如く接続して成る。

オアゲート５１は前記符号列クロツク信号Ｃと
前記アンドゲート４９からの出力信号S₂とを入力
し第２図ｋに示した合成信号DSYを出力する。

フリツプフロツプ３５は前記信号DSYをセツ
ト端子Ｓに受けその出力端子Ｑから発信指令信号
S₃を出力する。又、信号S₃はカウンタ５７のカウ
ント開始信号ともされ、時計５５が所定周波数の
信号を８回繰り返したらカウンタ５７から停止信
号S₄（第２図には図示せず）を前記フリツプフロ
ツプ５３のリセツト端子Ｒに出力する。

従つて、フリツプフロツプ５３のセツト端子Ｓ
に第２図ｋに示したような中間周期信号DSYが
入力されれば、時計５５から第２図ｎに示したよ
うな８ビツト単位のデータ送受信用信号Dcが
（時間△ｔ）だけ出力されることになる。カウン
タ５５のカウントアツプ後に時計５５は発振を中
止する。

第２図ｎに示されるように、符号１の領域では
途中の中央位置で休止部を有し、16ビツトデータ
に関し中央位置で再度の同期がとられて、即ち、
時計５５が補正されて、８ビツトづつ２回のデー
タ送受信用信号が出力されることになる。

符号列パターン検出手段１１の構成は次の通り
である。

符号列パターン検出手段１１は符号列検出部５
９とゲート制御部６１を有している。

符号列パターン検出部５９は、シフトレジスタ
６３とラツチ部６５とから成つている。

ゲート制御部６１はゲート制御用メモリ６７と
主ゲート制御用ラツチ回路６９とを有している。
ゲート制御用メモリ６７はアドレス記憶部６７ａ
と制御信号記憶部６７ｂとを有している。

シフトレジスタ６３は図において左側ビツトに
順次入力されてくる符号列の復調信号Ｍを符号列
クロツク信号Ｃを用いて順次右側ビツトにシフト
して、第２図ｍに示したような110，111，011…
…の如き７種の符号れつパターンを順次に検出す
る。

アドレス記憶部６７ａには所定のアドレスが記
憶されており、制御信号記憶部６７ｂには、この
アドレスに対応して制御すべきゲート状態を記憶
している。制御信号記憶部６７ｂは２ビツトで形
成され、最初のビツトG₁には該当アドレスに対
応して送受いずれかのデータ伝送が行われるか否
かを示しており、送受いずれか行われるときには
１、そうでないときには０と記憶している。又次
のビツトG₂には該当アドレスに対応して送受い
ずれのデータ伝送を行うかの区分が示されてお
り、１は送信０は受信を示している。なお、第１
ビツトG₁が０であるときは送受いずれの伝送も
行われないので第２ビツトに何らの記載を要しな
い。

ラツチ回路６９は前記シフトレジスタ６３に検
出された符号列パターンが前記アドレス記憶部に
記載されたアドレスと一致したら前記符号列クロ
ツク信号Ｃの立ち上がりに同期して前記第１ビツ
トG₁の状態信号１をラツチし、次の符号列クロ
ツク信号の立上がりでハイレベルのラツチ信号
L₁を出力し、その次のクロツク信号Ｃの立上が
りまでこの出力を持続する。又、第２ビツトG₂
は、その状態が１であればハイレベルの、０であ
ればローレベルの信号を信号L₂として出力して
いる。

ラツチ部６５は前記ラツチ信号L₁を受けて、
シフトレジスタ６３の現在パターンをラツチす
る。以上の符号列パターン検出手段で形成された
各信号の利用方式１については後述する。

データ送受信手段１５の構成は次の通りであ
る。

データ送受信手段１５はゲート７１と送受信部
７３とを有している。

ゲート部７１はラツチ回路７５と主ゲート７
７、送信ゲート７９、受信ゲート８１並びにイン
バータ８３を有して成る。

主ゲート７７は前記ラツチ信号L₁を受けてお
り、この信号L₁がハイレベルにあるときゲート
を開放する。

一方、送信ゲート７９と受信ゲート８１の制御
回路にはその途中にインバータ８３が介在されて
おり、両者は相互に開又は閉動作を逆方向に行
う。詳細には、ラツチ回路７５に入力される信号
L₂がハイレベルにあるときは送信ゲート７９を
開くと共に受信ゲート８１を閉じ、ローレベルに
あるときはこれとは逆に受信ゲートを開けて送信
ゲートを閉じる。

送受信部７３は送信部７３Ｔと受信部７３Ｒと
から成る。

送信部７３Ｔは前記データ送受信用信号Dcを
受け、この信号Dcに同期してパラレル信号を
NRZ方式のシリアルデータとして送信ゲート７
９に送るパラレルシリアル変換器８５と、アドレ
ス記憶部８７ａとこのアドレス記憶部８７ａに記
憶されたアドレスに対応して出力すべきデータを
格納している出力データ記憶部８７ｂとを備えた
データ出力用メモリ８７を有している。出力デー
タ記憶部８７ｂは入力処理回路８９からの入力信
号を所定アドレスに対応させて16ビツト又はその
半分の８ビツトの情報として記憶している。この
情報中にはパリテイビツトを加えることができる
ことは勿論である。

パラレルシリアル変換器８５は、前記符号列パ
ターン検出部５９のラツチ部６５にラツチされた
符号列パターンがアドレス記憶部８７ａに記憶し
ているアドレスと一致したならば、そのアドレス
記憶部に対応する位置に記憶されている出力デー
タ記憶部８７ｂの16ビツト又は８ビツトのデータ
を入力し、前記データ送受信用信号Dcに同期し
てこれらデータを送信ゲート７９、主ゲート７７
を介して順次にデータ伝送路５にシリアルに出力
する。なお、出力データ記憶部に記憶されるデー
タはアドレス110，001，010，101ては16ビツト、
111，011，100では８ビツトである。この制約は、
１の符号列信号の時間幅を０の符号列信号の２倍
の時間幅にとつていることに起因する。

受信部７３Ｒは、前記受信ゲート８１を介して
入力される16ビツト又は８ビツトのシリアルデー
タを前記データ送受信用信号Dcに同期して入力
し、パラレルデータに変換するシリアルパラレル
変換器９１と、該シリアルパラレル変換器９１で
受信されたパラレルデータを前記ラツチ部６５で
指定されたアドレス位置に格納する受信データ格
納メモリに９３とを有して成る。

受信データ格納メモリ９３はアドレス設定部９
３ａとデータ格納部９３ｂとから成るが、データ
格納部９３ｂに格納されたデータは、適宜出力処
理回路９５に出力されて所定の処理が行われるも
のである。

多重伝送装置１の構成は以上の通りである。こ
こで、16ビツトデータの送信に際するデータ出力
信号の中間補正の作用について詳述する。

今、第２図に示した時刻t₀でシフトレジスタ６
３に符号列パターン110が現われたとする。この
パターンはアドレス記憶部６７ａに記憶されたア
ドレス110と一致したとすると共に、このアドレ
スに対応して制御信号記憶部６７ｂには１，１と
記載されているとする。すると、ラツチ回路６９
は第１ビツトG₁の状態１をラツチし、次の符号
列クロツク信号ｃの立上がり、即ち第２図に示し
た時刻t₁でハイレベル信号を出力し、主ゲート７
７を次の立上がり時刻t₂まで開放すると共にその
ハイレベル信号をラツチ部６５に出力する。

ラツチ部６５はハイレベルのラツチ信号L₁を
受けてそのときのシフトレジスタ６３の符号列パ
ターン110をラツチし、第２図に示した時刻t₁か
らt₂までの間この状態を保持することになる。

又、このとき、ビツトG₂には１と記載されて
おり、これはデータ送信すべき状態を示すので、
ラツチ回路７５はハイレベル信号を出力し第２図
に示した時刻t₁からt₂にかけて送信ゲート７９を
開放すると共に受信ゲート８１を閉じるように作
用する。データ送受信用信号形成手段１３では、
フリツプフロツプ５３のセツト端子Ｓは第２図ｋ
に示したデータ送受信用同期記号DSYを受けて
おり、第２図に示した時刻t₁からt₂にかけて時計
５５の出力端子から第２図ｎに示したデータ出力
用信号Dcを出力する。

この信号Dcは、時刻t₁に同期して所定周波数
で８回発振され、暫く休止した上で、時刻t₁とt₂
との中間時刻t₁′で同期されこの時刻t₁′に同期し
て再度８回発振する態様である。

従つて、パラレルシリアル変換器８５はデータ
出力用メモリ８７のアドレス110に相当する16ビ
ツトのデータを時刻t₁から８ビツト又、時刻t₁′
から８ビツト２回に分けてNRZコードで出力す
る。パラレルシリアル変換器８５から出力された
16ビツトのデータはゲート７９、主ゲート７７を
介してデータ伝送路５に送られて、所定の受信器
（図示せず）で受信されることになる。

一方データの受信は次の通りに行われる。即
ち、今、符号列パターン検出手段１１のアドレス
記憶部６７ａ及び受信部７３Ｒのアドレス記憶部
９３ａに例えばアドレス010が割当てられている
とする。そして、シフトレジスタ６３に符号列パ
ターン010が現われたとすると、送信の場合と同
様にして第２図に示される時刻t₆から時刻t₇にか
けて主ゲート７７及び受信ゲート８１が開かれ
て、図示しない送信機から第２図に示した時刻t₆
からt₇にかけてデータ伝送路５、主ゲート７７、
受信ゲート８１を介してシリアルパラレル変換器
９１に16ビツトのデータが８ビツトづつ２回に分
けて入力されることになる。シリアルパラレル変
換器９１はデータ送受信用信号Dcに同期して８
ビツトづつ２回に分けて入力する。

以上の通り送信及び、受信に際しては複数ビツ
トのデータをデータ送受信用時計の誤差が問題と
ならない程度のビツト数（本例では８ビツト）に
分解して、分解されたデータの先頭で同期がとら
れるので、データの送受に際して同期ずれは生じ
ない。

なお、以上の実施例の説明では16ビツト又は８
ビツトのデータの伝送を例に示したがデータのビ
ツト数はこれに限定されるものではなく、８ビツ
トと４ビツト、32ビツトと16ビツトの如くその他
のビツト数であつてよい。

又、以上の実施例の説明では、基準時計の周期
を基準周期とし、一の符号を基準周期に他の符号
をこの基準周期の２倍にとつて、他の符号の中間
位置で中間同期の信号をとるようにした例を挙げ
たが、中間同期の態様はこれに限定されるもので
はなく、例えば、前記他の符号周期を２倍以外の
複数倍とし、この他の符号の複数の中間点で所定
の中間同期信号を得るようにすることができるこ
とは勿論である。

［発明の効果］ 以上の通りこの発明は、一の符号と他の符号と
の符号周期を異ならしめて符号周期の長い方の符
号中間位置で同期信号を得るようにし、この同期
信号でデータ送受信用時計の中間補正を行いなが
ら複数ビツトのデータ伝送を、１回のアドレス一
致でNRZ方式で一気に行うようにしたものであ
るから、複数ビツトのデータを高速に伝送できる
と共にデータ送受に関する同期ずれを生ずること
がなく、かつ、伝送路から高周波ノイズを発生す
ることがない多重伝送装置を提供することができ
る。

【図面の簡単な説明】

図面はいずれも実施例を示し、第１図は多重伝
送装置の回路図、第２図は第１図に示した多重伝
送装置の各部における信号状態を示すタイムチヤ
ートである。 １……多重伝送装置、３……時系列符号伝送
路、５……データ伝送路、７……時系列符号発生
手段、９……同期信号再生手段、１１……符号
列・パターン再生手段、１３……データ送受信用
信号形成手段、１５……データ送受信手段。

Claims (1)

【特許請求の範囲】
1. １ 一つの符号を基準時間幅で他の符号をこの基
   準時間幅の複数倍の時間幅で規定しこれ等符号を
   所定系列に従つた時系列符号として繰り返し発生
   する時系列符号発生手段と、前記時系列符号を伝
   送する時系列符号伝送路と、該伝送路と併設され
   るデータ伝送路と、前記時系列符号伝送路と接続
   され前記時系列符号の単位符号に同期した符号列
   クロツク信号及び前記時系列符号の復調信号並び
   に前記基準時間毎に前記他の符号の中間位置で得
   られる中間同期信号を再生する同期信号再生手段
   と、前記符号列クロツク信号と前記時系列符号の
   復調信号とを受けて順次復調される符号列パター
   ンを検出する符号列・パターン検出手段と、前記
   中間同期信号でデータ送受信用時計の補正を行い
   ながらデータ送受信用信号を形成するデータ送受
   信用信号形成手段と、前記データ送受信用信号に
   同期し前記データ伝送路を介してNRZコードで
   データの送受信を行うデータ送受信手段と、を具
   備して成る多重伝送装置。