JPH0355063B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は多数の送受信機間で複数ビツトのデ
ータを効率よく送受信することのできる多重伝送
装置に関する。

［従来技術の説明］ 従来の多重伝送装置の例としては、例えば、特
公昭52−13367号公報に示されるようなものがあ
る。

特公昭52−13367号公報に示される多重伝送装
置は、Ｍ系列の時系列符号を発生する時系列符号
発生手段と、この時系列符号発生手段で発生され
た時系列符号を復調し、例えば、３ビツトの符号
列パターンが自己に割当てられた３ビツトのアド
レスと一致したら１ビツトのデータを１回送受信
することのできる送受信手段とを主体として構成
されており、各送受信手段は１回のアドレス一致
に基いて１ビツトのデータを１回だけ送受信する
ことができる。

ところが、一般に、多重伝送装置においては、
スイツチ情報のオンオフ情報に加えてパリテイビ
ツトを追加したり、又、オンオフ情報に加えて、
強度とかタイミングとかの情報を複数ビツトのデ
ータとして伝送したい場合がある。この様な場
合、これらデータを前記多重伝送装置を用いて伝
送しようとする場合には、アドレス一致が複数回
行われる態様で伝送しなければならず１つのデー
タを伝送するのに複数回のアドレス一致が行われ
ねばならず多くの伝送時間を要してしまうという
問題点があつた。

上記問題点を改善したものとしては、１回のア
ドレスの一致に基いて複数ビツトのデータを幅変
調方式で一気に伝送可能としてものがある。

従つて、この多重伝送装置においては例えば
512Hzの同期信号の基準時間内で、例えば４ビツ
トのデータを一気に伝送できるので、より高速に
データ伝送できることになり、又、４ビツト中に
はいわゆるパリテイビツトを含めることも可能で
あり、伝送データの信頼度を向上させることもで
きるのである。

しかしながら、近年、多重伝送装置の適用範囲
を更に拡大させることを目的として、より、多ビ
ツトのデータをより高速に多重伝送できる多重伝
送装置が望まれているが、前記のような多重伝送
装置でこれらデータを伝送しようとする場合に
は、幅変調方式でデータ伝送されているがためデ
ータ伝送路の伝送周波数が高くなり高周波ノイズ
を発生することになるという問題点があつた。

一方、高周波ノイズの防止対策としてはNRZ
コード（Non Return to Zero Code）を用いた
伝送方式が考えられるのであるが、このNRZ方
式を採用しようとする場合には送受信機双方に極
めて高精度の時計を要することになり、特に、送
受信機を多数備える多重伝送装置にあつてはその
価格を無視することは到底できず、しかも、仮に
高精度の時計を準備したとしても、データビツト
数の増加につれて誤差も増大することになるので
８ビツト又は16ビツトのごとき多数ビツトのデー
タ伝送においてはデータ伝送時における同期ずれ
を防止することは困難であるという問題点があつ
た。

［発明の目的］ この発明は上記問題点を改善し、伝送路から高
周波ノイズを発生することなく複数ビツトのデー
タをNRZコードで高速伝送することができ、し
かも、高精度の時計は必ずしも要することのない
多重伝送装置を提供することを目的とする。

［発明の概要］ 上記目的を達成するためにこの発明は、多重伝
送装置を、単位符号のタイムスロツト内にデータ
送受信用同期信号を複数有せしめて所定系列の時
系列符号を発生する時系例符号発生手段と、前記
時系列符号を伝送する時系列符号伝送路と、該時
系列符号伝送路に並設されるデータ伝送路と、前
記時系列符号伝送路に接続され前記所定系列の時
系列符号から所定ビツトの現在符号列パターンを
検出する符号列パターン検出手段と、検出された
符号列パターンと自己に割当てられたアドレスと
を照合するパターン・アドレス照合手段と、検出
された符号列パターンと自己に割当てられたアド
レスが一致したら前記複数のデータ送受信用同期
信号に基いてこれら周期信号毎に所定ビツトのデ
ータをNRZコードで送受信するためのデータ送
受信用信号を出力するデータ送受信用信号出力手
段と、前記データ伝送路に接続された前記データ
送受信用信号に基いて前記データ伝送路との間で
複数ビツトのデータを送受信するデータ送受信手
段と、を具備せしめて構成し、複数ビツトのデー
タを時計誤差が影響しない範囲の所定ビツトに分
割し、１又は複数の同期信号に同期して前記タイ
ムスロツト内で複数回のデータ伝送をNRZコー
ドで行うようにした。

［実施例の説明］ 以下、この発明について２つの実施例を挙げ詳
細に説明する。

まず、第１及び第２実施例に共通に使用される
第１図について説明する。

多重伝送装置１はアドレスクロツク線（時系列
符号伝送路）３とデータ線（データ伝送路）５と
を有しており、アドレスクロツク線３にアドレス
クロツク発生器（時系列符号発生手段）７が接続
されている。送信機９は回線Ｌ１を介してアドレ
スクロツク線３に接続され回線Ｌ２を介してデー
タ線５に接続されている。同様に受信機１１な回
線Ｌ３を介してアドレスクロツク線３に接続され
回線Ｌ４を介してデータ線５に接続されている。
図には送受信機共に１つだけしか図示していない
が、実際には、適宜の数の送受信機が接続されこ
れら送受信機に所定のアドレスが付けられて、例
えば、同一アドレスが付された送受信機間で所定
のデータ伝送が行われるものである。

送信機９は前記回線Ｌ１を介してアドレスクロ
ツク線３と接続されるアドレス再生回路（符号列
パターン検出手段）１３、該回路１３と回線Ｌ５
を介して接続されるアドレス一致回路（パター
ン・符号列照合手段）１５、該回路１５及び前記
アドレス再生回路１３と回線Ｌ６及びＬ７を介し
て接続される発振・同期回路（データ送受信用信
号形成手段）１７Ｔ並びに、該回路１７Ｔと回線
Ｌ８を介して接続されると共に前記データ線５と
回線Ｌ２を介して接続されるパリテイビツト発生
手段１９、前記回線Ｌ８及び前記パリテイビツト
発生回路１９と回線Ｌ９を介して接続されるパラ
レルシリアル変換回路２１、該回路２１と回線Ｌ
１０を介して接続される入力バツフア回路２３で
構成されている。ここに、パリテイビツト発生回
路１９、パラレルシリアル変換回路２１、入力バ
ツフア回路２３は合わせて送信手段を形成する。

受信機１１は、前記送信機９と同様のアドレス
再生回路１３と、アドレス一致回路１５と、発
振・同期回路１７Ｒとを有しており、これにパリ
テイチエツク回路２５及びシリアルパラレル変換
回路２７並びに出力データクラツチ回路２９で形
成される受信手段を加えて構成されている。シリ
アルパラレル変換回路２７と出力データクラツチ
回路２９とは回線Ｌ１１を介して接続され、パリ
テイチエツク回路２５と出力データクラツチ回路
２９とは回線Ｌ１２を介して接続されている。

なお、送信機９の図下方に示した矢印INは図
示しないエンコーダ回路からのデータ入力回線を
示しており、又、受信機１１の図下方に示した矢
印OUTは伝送データの出力回路を示している。
なお、以上の構成の多重伝送装置のデータの流れ
については第１実施例の後段で詳説する。

（第１実施例） 第２図にアドレスクロツク発生器７の回路図を
示した。第３図は各部の信号状態を示すタイムチ
ヤートである。

アドレスクロツク発生器７は第３図Ｃに示した
ような所定周期Ｔの基準クロツク信号Ｓ３を発生
する基準クロツク発生器３１、該発生器３１から
のクロツク信号Ｓ３を受けて第３図ａに示したよ
うなＭ系列符号信号Ｓ１を発生するＭ系列信号発
生器３３、同じくクロツク信号Ｓ３を受けて第３
図ｂに示したようなパルス幅△ｔのパルス信号Ｓ
２を発生するパルス発生器３５を有している。基
準クロツク信号Ｓ３は、前記したように周期はＴ
でありデユーテイ50％である。Ｍ系列信号発生器
３３はその内部にシフトレジスタ及びエクスクル
シブオアゲート等を有し前記クロツク信号Ｓ３に
基いて１，０符号を５次のＭ系列符号とし、これ
を符号列信号Ｓ１として時系列的に出力する。パ
ルス発生器３５はその内部に時間幅△ｔの立上り
同期ワンシヨツト回路を有しており、前記クロツ
ク信号の立上り及び立下り時期に周期してパルス
幅△ｔ、周期Ｔ／２のパルス信号Ｓ２を作つてい
る。

アドレスクロツク発生器７はスチツチング用ゲ
ート回路３７を有している。

スイツチング用ゲート回路３７は前記Ｍ系列の
符号列信号Ｓ１を反転するインバータ３９と、該
インバータ３９で反転された信号及び前記パルス
信号Ｓ２を入力するアンドゲート４１と、前記基
準クロツク信号Ｓ３及び前記符号信号Ｓ１とを入
力するアンドゲート４３、並びに、該アンドゲー
ト４３の出力及び前記アンドゲート４１の出力を
入力するオアゲート４５とで構成され、入力され
るＳ１，Ｓ２，Ｓ３信号を所定タイミングでスイ
ツチングしてその出力たるアドレスクロツク信号
Ｓ４を前期アドレスクロツク線３に送出してい
る。

アドレスクロツク信号Ｓ４は、前記アンドゲー
ト４１で形成される符号０でのパルス信号と前記
アンドゲート４３で形成される符号１での基準ク
ロツク信号とをオアゲート４５で重畳し、時系列
符号に後述する中間補正用の周期信号を得るため
の信号を付加した形の信号となつている。

第４図にアドレス再生回路１３の回路図を示し
た。第５図は該回路の各部の信号状態を示すタイ
ムチヤートである。

アドレス再生回路１３は、抵抗４７ａとコンデ
ンサ４７ｂとダイオード４７ｃとから成る積分回
路４７と、３つのフリツプフロツプ４９，５１，
５３と、３つの論理ゲート５５，５７，５９とシ
フトレジスタ６１とから成る。各論理ゲート５
５，５７，５９の一端にそれぞれ接続されている
遅延回路τは抵抗と一端を接地したコンデンサと
で構成され、位相を微小時間遅らせるものであ
る。

前記アドレスクロツク線３に接続された回線Ｌ
１はフリツプフロツプ４９のクロツク入力端子
CKと、積分回路４７のダイオード４７ｃのカソ
ード側及び抵抗４７ａと、エクスクルシブオアゲ
ートの一つの入力端子及び遅延回路τを介した他
の端子と、フリツプフロツプ５３のクロツク入力
端子CKとにそれぞれ接続されている。

前記ダイオード４７ｃのアノード側と抵抗４７
ａの他端及び一端を接地したコンデンサ４７ｂの
他端は共に接合され、この接合点に前記フリツプ
フロツプ４９及び５１のデータ入力端子Ｄがそれ
ぞれ接続されている。エクスクルシブオアゲート
５５の出力端子はフリツプフロツプ５１のクロツ
ク入力端子CKに接続されている。そして、該フ
リツプフロツプ５１の出力端子Ｑは一端にはその
まま他端には前述遅延回路τを介して論理ゲート
５７に接続し、該論理ゲート５７の出力端子は前
記フリツプフロツプ５３のデータ入力端子Ｒに接
続している。

前記フロツプフロツプ５３の出力端子Ｑは前記
シフトレジスタ６１の各クロツク入力端子CKに
接続され、該シフトレジスタ６１の最初のビツト
には前記フリツプフロツプ４９の出力端子Ｑが接
続され、該レジスタ６１の各ビツトは前記回線Ｌ
５（第１図参照）に接続されている。又、前記フ
リツプフロツプ５３の出力端子Ｑは、一端にはそ
のまま他端には遅延回線τを介して論理ゲート５
９の入力端子に接続され、該論理ゲート５９の出
力端子は前記回線Ｌ７に接続されている。

上記構成のアドレス再生回路１３において、回
線Ｌ１を介して入力されたアドレスクロツク信号
Ｓ４（第５図ａ参照）は積分回路４７で積分され
るので該積分回路の出力は、アドレスクロツク信
号Ｓ４の符号１のハイレベル区間で時間と共にそ
のレベルを増加する三角波となり、その三角波信
号Ｓ５の状態は第５図ｂに示したようになる。
又、フリツプフロツプ４９の出力端子Ｑの出力
は、前記の三角波信号Ｓ５をそのデータ入力端子
Ｄに受けると共にクロツク入力端子に第５図ａに
示したアドレスクロツク信号Ｓ４を受けているの
で、データ入力端子Ｄに受けている三角波の頂
点、即ち、アドレスクロツク信号Ｓ４の符号１の
中点から次のアドレスクロツク信号Ｓ４の立下が
り点までハイレベルとなる信号Ｓ６となる。

前記エクスクルシブオアゲート５５の出力信号
Ｓ７は、その入力端子に前記アドレスクロツク信
号Ｓ４とこのアドレスクロツク信号Ｓ４を遅延回
路τで微小時間だけ遅らせた信号とが入力されて
いるので、これら入力信号のレベルが共に異なる
時期、即ち、アドレスクロツク信号Ｓ４の立上り
又は立下り時期で微小時間だけハイレベルとなる
第５図ｄに示したような尖鋭パルス信号となる。

フリツプフロツプ５１は前記の積分回路４７の
出力信号Ｓ５をそのデータ入力端子Ｄに受け、
又、前記のエクスクルシブオアゲート５５の出力
信号Ｓ７をそのクロツク端子CKに受けているの
で、その出力信号Ｓ８は、第５図ｅに示したよう
に、前記三角波信号Ｓ５の三角波の頂点から次の
尖鋭パルス信号Ｓ７の現われる時期までハイレベ
ル化された信号となる。この信号Ｓ８は、前記ア
ドレスクロツク信号の１符号の中央に立上りを有
するデユーテイ50％の信号となる。

前記論理ゲート５７は、その一入力端子にはそ
のまま、インバータを備えた側の他の入力端子に
は遅延回路τを介して前記信号Ｓ８を受けている
ので、その出力信号Ｓ９は第５図ｆに示すよう
に、第５図ｅに示した信号の立上り時期に遅延回
路τで定まる微小時間△ｔだけハイレベルとなる
パルス信号となる。

前記フリツプフロツプ５３は、リセツト端子Ｒ
に前記信号Ｓ９を、クロツク入力端子CKに前記
アドレスクロツク信号Ｓ４を受けているので、第
５図ｇに示すように、クロツク入力端子CKに入
力されたアドレスクロツク信号Ｓ４の符号０に相
当する時期には立上り毎に信号レベルの異なる信
号を形成し、又、デユーテイ50％のパルス波で表
わされている符号１に相当する時期にはその中央
位置でレベルを変換して基準クロツク信号Ｓ３の
復調信号を形成する。

前記論理ゲート５９は、インバータを備えた側
の入力端子にはそのまま、他の入力端子には遅延
回路τを介して前記復調信号Ｓ１０を入力してい
るので、その出力信号Ｓ１１は、第５図ｈに示さ
れるように信号Ｓ１０の立下り時期に遅延回路τ
で定まる時間幅の尖鋭パルスを有する信号Ｓ１１
を出力する。この信号Ｓ１１はアドレスクロツク
信号Ｓ４の各符号の周期Ｔの中間位置に同期した
後述する中間補正を行うための中間補正用同期信
号となる。

シフトレジスタ６１は、データ入力端子Ｄに前
記符号列の復調信号Ｓ６を受けていると共に各ク
ロツク入力端子CKには前記の基準クロツク信号
の復調信号Ｓ１０を受けているのでこの信号Ｓ１
０をクロツク信号としてこの信号の立上り時期に
同期して符号列の復調信号Ｓ６を順次最初のビツ
トに読み込んで、又、その読み込んだ内容を順次
図において右方にシフトする。従つて、今、符号
列が５次のＭ系列であるとすると共にシフトレジ
スタ６１が５ビツトのレジスタで構成されている
とするならば、該シフトレジスタ６１には、アド
レスクロツク信号Ｓ４の各タイムスロツトの先頭
で第５図ｉに示したような符号列パターンが現ら
われる。なお、上記のごとき５次のＭ系列におい
て、シフトレジスタのビツト数ｎをいくらにする
かは自由である。

以上により、第４図に示したアドレス再生回路
１３は、回線Ｌ５から第５図ｉに示した符号列パ
ターン0001、0000、1000、……を出力すると共
に、回線Ｌ７から第５図ｈに示した中間補正用の
同期信号Ｓ１１を出力するようになる。

なお、第１図に示したアドレス一致回路１５
は、前記符号列パターン0001、0000……と自己に
割当てられた４桁のアドルスとを照合し、一致す
れば、次の復調クロツク信号Ｓ１０の立上りから
その次の立上り時期までデータ一致信号Ｓ１２
（第８図ａ参照）を出力する。この時間Ｔは第３
図に示した時間Ｔと同一長さである。

第６図は送信機９に設けられる発振同期回路１
７の回路図である。第８図は後述する第７図でも
共用される各部の信号状態を示すタイムチヤート
である。

発振同期回路１７Ｔは、後述するデータ送信手
段がNRZコードでデータ出力する際に周期信号
を形成するためのものであり、３つの論理ゲート
６３，６５，６７と、３つのフリツプフロツプを
組合わせて構成されるカウンタ６９と、セツト優
先型のリセツトフリツプフロツプ７１と、発振器
７３とで構成されている。

発振器７３は抵抗７３ａと、２つのコンデンサ
７３ｂ、７３ｃと、２つのインバータ７３ｄ、７
３ｅと、ナンドゲート７３ｆで構成されておりナ
ンドゲート７３ｆの−入力端子にハイレベル信号
が現われたときインバータ７３ｅの出力端子から
所定周波数のパルス信号を出力する。

第６図左上方の回線Ｌ７を介して入力される中
間補正用同期信号Ｓ１１はフリツプフロツプ７１
のセツト端子Ｓ及びオアゲート６３の１入力端子
に入力されている。又、回線Ｌ６を介して入力さ
れるアドレス一致信号Ｓ１２はカウンタ６９の各
リセツト端子Ｒ及びアンドゲート６７の−入力端
子に入力されている。

初期においてアドレス一致信号Ｓ１２はローレ
ベルにあり、フリツプフロツプ７１の出力端子Ｑ
はハイレベルにあるとする。そこで、アンドゲー
ト６７に第８図ａに示したハイレベルのデータ一
致信号Ｓ１２が入力されると該６７はハイレベル
の信号を出力し発振器７３のナンドゲート７３ｇ
の−入力端子にハイレベルの信号を与える。する
と、発振器７３は発振をはじめ、第８図ｂに示し
た送信用クロツク信号Ｓ１３を回線Ｌ８に出力す
る。なお、このとき、伝送データはスタート及び
パリテイビツトを含めて10ビツトであるとする
と、これらデータは送信手段を介して前記送信用
クロツク信号Ｓ１３の立下りに同期して先頭ビツ
トから順次にNRZコードで送信されてゆく。送
信手段は、第１図に示したパリテイビツト発生回
路１９、パラレルシリアル変換回路２１を含めて
成る。

一方前記カウンタ６９は前記送信用クロツク信
号Ｓ１３をオアゲート６３を介してそのクロツク
入力端子CKに受けており送信用クロツク信号Ｓ
１３の立上りに同期してその数を計数する。そし
て、その計数値が５となつたら、即ち、カウンタ
の６９の内容が図示の配列で101となつたら、ア
ンドゲート６５から第８図ｃに示したハイレベル
の送信停止信号Ｓ１４を出力し、そして、フリツ
プフロツプ７１をリセツトする。この結果、アン
ドゲート６７はローレベルの信号を出力し発振器
７３の発振を停止する。これにより、10ビツトデ
ータの伝送は５ビツトの伝送が行われた時点で一
時中断される。

次に、前記オアゲート６３には、その後、回線
Ｌ７から第８図ｆにも示した中間補正用の同期信
号Ｓ１１（第５図ｈ参照）が入力されるのでカウ
ンタ６９は１だけカウントアツプしアンドゲート
６５の出力信号Ｓ１４は再びローレベル化され
る。又、同時に、フリツプフロツプ７１のセツト
端子Ｓには中間補正用の同期信号Ｓ１１が入力さ
れているのでフリツプ７１はセツトされアンドゲ
ート６７の一入力端子にハイレベルの信号を出力
する。そして、このとき、アンドゲート６７の他
の入力端子には現在ハイレベルのアドレス一致信
号が入力されているので、該ゲート６７はハイレ
ベルの信号を出力する。

従つて、発振器７３は第８図ｂに示したように
第８図ｆに示した信号Ｓ１１に同期して再び発振
開始されることになる。そして、回線Ｌ８からは
第８図ｂに示した送信用クロツクが出力されるこ
とになり、この送信用信号の立下りに同期して残
り５ビツトの伝送が行われることになる。なお、
第８図ｇには送受信におけるデータビツトの伝送
状態DBを示している。

第７図は受信機の発振周期回路を示す回路図で
ある。

受信機の発振同期回路１７Ｒは送信機の発振同
期回路１７Ｔに加えて、フリツプフロツプ７５、
及び、アンドゲート７７を有する。フリツプフロ
ツプ７５のデータ入力端子Ｄは回線Ｌ６に接続さ
れ、リセツト端子Ｒは回線Ｌ７に接続され、又、
クロツク端子CKはアドレスクロツク線３に、出
力端子Ｑはアンドゲート７７の一入力端子接続さ
れている。アンドゲート７７の他の入力端子は前
記発振器７３の出力端子に接続され、その出力端
子は前記回線Ｌ８に接続されている。

発振器７３は第６図に示した発振器７３と同様
にアドレス一致信号Ｓ１２を受けて発振開始す
る。ところが、フリツプフロツプ７５は、初期に
おいてアドレス一致信号Ｓ１２がローレベルであ
つたため出力端子Ｑはリセツトされてローレベル
状態にある。従つて、第７図に示した発振同期回
路では、第８図ｄに示したように、発振器７３の
クロツク信号を第１回目は出力せず、第８図ｇに
示したデータのスタートビツト「スタート」信号
を受けたのち出力するようになる。そして、この
受信用信号Ｓ１５の立上りに周期して、第１図に
示したパリテイチエツク回路２５、シリアルパラ
レル変換回路２７、出力データラツチ回路から成
る受信手段で受信されることになる。

第７図に示したクロツク停止信号Ｓ１４の作用
も第６図に示したものと同様である。即ち、カウ
ンタ６９の内容が101となつた時点で発振器７３
に停止信号が送られ発振器７３は発振を停止す
る。

そして、発振器７３に回線Ｌ７を介して中間補
正用の同期信号Ｓ１１が入力されると第６図に示
したと同様に再び発振を開始することになる。こ
のことは第５ビツト目の受信用信号に位相ずれが
生じたとしても、これを第６ビツト目の受信用信
号にそのずれを持ち込まないことを意味し、言い
換えれば、受信用の時計、即ち、発振器７３を補
正していることになる。

受信手段は第８図に示した受信用信号Ｓ１５を
受けて、その立上りで、順次、第６ビツト目以降
のデータを受信し、第10ビツト目のパリテイビツ
トを受信した後、受信データのエンド信号の立上
りで受信終了することになる。

第１図に示した受信機１１は、発振周期回路１
７Ｒからこのようにして出力される受信信号に基
いて、ポリテイチエツク回路２５を介してパリテ
イチエツクを行い、シリアルパラレル交換回路２
７を介して受信したNRZコードのシリアルデー
タをパラレル化し、受信データを出力データラツ
チ回路２９でラツチしてデータ出力回路OUTを
介して図示しない受信処理回路に受け渡し、受信
処理回路は所定の処理を行つて、例えば車両前照
灯を点灯したり、所定のアクチユエーターを作動
させたりする。

以上、第１図〜第８図に示した実施例によれ
ば、10ビツトデータを５ビツトづつのデータに分
割して中間補正用同期信号で送受信用時計（発振
器）の中間補正をすることができるので、10ビツ
トのデータを同期ずれすることなく円滑に伝送す
ることができる。

（第２実施例） 次に、第９図〜第１３図を用いて中間補正用の
同期信号を任意の数だけ得ることのできる他の実
施例を説明する。

本例は、前述した第１実施例に加えてアドレス
クロツク発生器とアドレス再生回路とが異なるの
みであり、第１図に示した全体図、第６図、第７
図に示した発振同期回路はそのまま援用できるも
のである。なお、本例では符号列は３次のＭ系列
符号を用いるものとする。

第９図はアドレスクロツク発生器の回路図、第
１０図は各部の信号状態のタイムチヤートであ
る。

第９図に示すように、アドレスクロツク発生器
７は、第１０図ａに示した基準クロツ信号Ｓ１６
を発生する基準クロツク発生器７９と、該基準ク
ロツク信号の周波数を第１０図ｂ，ｃ，ｄに示す
ように1/2、1/4、1/8に分周する分周器８１を有
している。そして、前記分周器の第１分周段及び
第２分周段の出力信号Ｓ１７，Ｓ１８を入力し信
号Ｓ２０，Ｓ２１を出力するオアゲート８３及び
アンドゲート８５、並びに、第３分周器の周期Ｔ
の出力信号Ｓ１９を入力して３次のＭ系例符号の
信号Ｓ２２を周期Ｔ毎に発生するＭ系列信号発生
器８７を有している。更に、アドレスクロツク発
生器７は前記信号Ｓ２２及びＳ２０を入力するア
ンドゲート８９と、前記信号Ｓ２２をインバータ
９１を介して一入力端子に入力すると共に他の入
力端子に前記信号Ｓ２１を入力するアンドゲート
９３と、これらアンドゲート８９，９１の出力信
号を入力しアドレスクロツク信号Ｓ２３をアドレ
スクロツク線３に出力するオアゲート９５とを有
している。アンドゲート８９、インバータ９１、
アンドーゲート９３、オアゲート９５はスイツチ
ング用ゲート回路９７を形成している。

オアゲート８３はクロツク信号Ｓ１７，Ｓ１８
を受けて第１０図ｅに示すような周期Ｔ／２でハ
イレベル幅の広い信号Ｓ２０となつている。アン
ドゲート８５は同じく信号Ｓ１７，Ｓ１８を受け
て、第１０図ｆに示すような周期Ｔ／２でローレ
ベル幅の広い信号Ｓ２１となつている。

前記アンドゲート８９は第１０図ｇに示したＭ
系列信号Ｓ２２と、前記信号Ｓ２０を受けている
ので、Ｍ系列信号Ｓ２２の符号が０の領域ではロ
ーレベルとなり、符号１の領域では、信号Ｓ２０
の状態をそのまま出力する態様となる。又、アン
ドゲート９３では、第１０図ｇに示したＭ系列信
号Ｓ２２の反転信号と前記信号Ｓ２１とを受けて
いるので、Ｍ系列信号Ｓ２２が、符号１の領域で
はローレベル、符号０の領域では信号Ｓ２０の状
態をそのまま出力する態様となる。従つて、オア
ゲート９５の出力するアドレスクロツク信号はＭ
系列符号が１のときはハイレベル幅の広い信号Ｓ
２０を、０のときはローレベル幅の広い信号Ｓ２
３となる。

第１１図にアドレス再生回路１３の回路図を示
した。第１２図は各部の信号状態を示すタイムチ
ヤートである。

このアドレス再生回路１３は、第４図でも示し
たと同様の積分回路４７、フリツプフロツプ４
９、シフトレジスタ６１ａを有しておりこれに加
えて、フリツプフロツプ４９の出力信号Ｓ２５を
受けアドレスクロツク信号Ｓ２３に同期して図に
おいて右から左方向へ順次シフトしてゆく６ビツ
トのシフトレジスタ９９と、該シフトレジスタの
各ビツト〜の出力信号を図示のように受け入
れる３つのエクスクルシブオアゲート１０１，１
０３，１０５と、これら３つのエクスクルシブオ
アゲートの出力信号を入力するノアゲート１０７
と、該ノアゲートの出力信号Ｓ２６を一方には遅
延回路１０９を介して他方にはインバータを介し
て受け中間補正用の同期信号Ｓ２７を出力するア
ンドゲート１１１とを有している。シフトレジス
タ６１ａのクロツク入力端子には、前記ノアゲー
ト１０７の出力信号Ｓ２６が入力されるようにな
つている。本例では符号列を３次のＭ系列として
ので、シフトレジスタ６１ａは３ビツトの例で示
している。

第１２図ａにアドレスクロツク信号Ｓ２３を示
した。この信号Ｓ２３は積分回路４７を介して第
１２図ｂに示した信号Ｓ２４に交換される。そし
て、この信号Ｓ２４はアドレスクロツク信号Ｓ２
３の立下りでフリツプフロツプ４９に読み込まれ
るので、フリツプフロツプ４９の出力信号は第１
２図ｃに示すように、符号１，０の状態をデータ
クロツク信号の各タイムスロツトの中間点より少
し手前及び終了時点で２度読み込める態様の符号
列の復調信号Ｓ２５を出力する。ここに、少し手
前とは、第１０図ａに示した基準クロツクの周期
△ｔを意味する。

シフトレジスタ９９は前記符号列の復調信号Ｓ
２５をアドレスクロツク信号Ｓ２３の立上りで読
み込む。即ち、各タイムスロツトで２度づつ同一
信号を読み込むこととなる。従つて、６ビツトか
ら成るシフトレジスタ９９の各時刻における内容
は次のようになる。

t₆→000001 t₇→000011 t₈→000110 t₉→001100 t₁₀→011001 t₁₁→110011 t₁₂→100111 上記に示されるように、例えば時刻t₆におい
て、シフトレジスタ９９の内容は000001であり、
時刻t₇では000011である。そして、このときエク
スクルシブオアゲート１０１，１０３，１０５は
時刻t₆では001、時刻t₇では000となる。

このように３つのエクスクルシブオアゲート１
０１，１０３，１０５の出力信号は時間Ｔ／２毎
に一致、不一致を繰り返すことになる。従つてこ
れら３つのエクスクルシブオアゲート１０１，１
０３，１０５の出力信号を入力するノアゲート１
０７はＴ／２周期に反転される信号、言え換えれ
ば第１０図ｄに示したクロツク信号の復調信号を
形成する。

そして、一端に遅延回路τを介して、他端にイ
ンバータを介して復調信号Ｓ２６を受けるアンド
ゲート１１１は、これら入力信号に関して符号例
の各タイムスロツトの丁度中間点で遅延回路τで
定まるパルス幅を有する信号Ｓ２７を回線Ｌ７に
出力する。この信号Ｓ２７は第５図ｈを用いて第
１実施例に示した中間補正用の同期信号と同種の
ものである。

なお、ノアゲート１０７の出力信号Ｓ２６はシ
フトレジスタ６１ａのクロツク入力端子に入力さ
れており、第１２図ｄに示される復調信号Ｓ２６
の立上りに同期して、第１２図ｃに示したアドレ
スクロツク信号の復調信号は順次シフトレジスタ
６１ａに読み込まれる。シフトレジスタ６１ａの
各時刻における内容を第１２図ｆに示した。

以上の第２実施例で示した中間補正用の同期信
号Ｓ２７の作用については、第１実施例で示した
ものと全く同様であり、第６図〜第８図を用いて
説明したと同様に、発振器７３の中間補正を行つ
て、例えば、10ビツトデータを５ビツトづつ
NRZコード伝送することができる。

なお、以上の第２実施例の説明においてはシフ
トレジスタ９９のビツト数を６段としたが、一般
に、ｎ次のＭ系列信号にあつては2n段とされる
ものである。

又、第１０図、第１２図を参照すれば明らかな
ように、第１２図ｄに示した復調信号Ｓ２６は第
１２図ａの符号列信号の０符号での立上り及び１
符号での立下り信号を適数にすれば、第１２図ｅ
に示したと同様の中間補正用の同期信号をタイム
スロツト内に適数だけ得るようにすることができ
る。このためには、第１０図ｅ，ｄに示した信号
Ｓ２０，Ｓ２１を適正にしなければならないが、
これは分周器８１の分周段を適切にすることによ
り容易に行えるものである。而して、このように
第１２図ｅに示した中間補正用の同期信号Ｓ２７
をタイムスロツトの1/3毎に、又1/4毎に得られる
ようにすれば、第６図及び第７図に示した発振器
７３の精度に応じて複数ビツトのデータを所定量
毎に分割し、同期ずれすることのないNRZコー
ドのデータ伝送が行えるようになる。

［発明の効果］ 以上の通りこの発明は、アドレスクロツク信号
のタイムスロツト内に、１又は複数の中間補正用
同期信号を得て、複数ビツトのデータをこの信号
で同期をとりながら所定量に分割した量づつ
NRZコードで伝送することができるので、伝送
路から高周波ノイズを発生することなく複数ビツ
トのデータを高速伝送することができる。

又、この発明は上記によつて送受信用の時計に
必ずしも高精度を要求しないのでそれだけ安価な
多重伝送装置を提供することができる。

【図面の簡単な説明】

図面はいずれも実施例を示し、第１図は各実施
例に共用される多重伝送装置の概要ブロツクであ
る。 第２図〜第８図は第１実施例を示し、第２図は
アドレスクロツク発生器の回路図、第３図は該回
路の各部の信号状態を示すタイムチヤート、第４
図はアドレス再生回路の回路図、第５図は該回路
の各部の信号状態を示すタイムチヤート、第６図
は送信ステーシヨンに配置される発振同期回路の
回路図、第７図は受信ステーシヨンに配置される
発振同期回路の回路図、第８図は第６図及び第７
図で共用される各部の信号状態を示すタイムチヤ
ートである。第９図〜第１２図は第２実施例を示
し、第９図はアドレスクロツク発生器の回路図、
第１０図は該回路の各部の信号状態を示すタイム
チヤート、第１１図はアドレス再生回路図、第１
２図は該回路の各部の信号状態を示すタイムチヤ
ートである。なお、前記第６図〜第８図は第２実
施例で共用される。 １……多重伝送装置、３……アドレスクロツク
線、５……データ線、７……アドレスクロツク発
生器、９……送信機、１１……受信機、１３……
アドレス再生回路、１５……アドレス一致回路、
１７Ｔ……送信機の発振同期回路、１７Ｒ……受
信機の発振同期回路、Ｓ１１，Ｓ２７……中間補
正用の同期信号。

Claims (1)

【特許請求の範囲】
1. １ 単位符号のタイムスロツト内にデータ送受信
   用同期信号を複数有せしめて所定系列の時系列符
   号を発生する時系列符号発生手段と、前記時系列
   符号を伝送する時系列符号伝送路と、該時系列符
   号伝送路に並設されるデータ伝送路と、前記時系
   列符号伝送路に接続され前記所定系例の時系列符
   号から所定ビツトの現在符号列パターンを検出す
   る符号列パターン検出手段と、検出された符号列
   パターンと自己に割当てられたアドレスとを照合
   するパターン・アドレス照合手段と、検出された
   符号列パターンと自己に割当てらたアドレスとが
   一致したら前記複数のデータ送受信用同期信号に
   基いてこれら同期信号毎に所定ビツトのデータを
   NRZコードで送受信するためのデータ送受信用
   信号を出力するデータ送受信用信号出力手段と、
   前記データ伝送路に接続され前記データ送受信用
   信号に基いて前記データ伝送路との間で複数ビツ
   トのデータを送受信するデータ送受信手段と、を
   具備して成る多重伝送装置。