KR100240248B1 - 직렬 데이터 송수신 장치 및 데이터 송수신 방법 - Google Patents

직렬 데이터 송수신 장치 및 데이터 송수신 방법 Download PDF

Info

Publication number
KR100240248B1
KR100240248B1 KR1019970004371A KR19970004371A KR100240248B1 KR 100240248 B1 KR100240248 B1 KR 100240248B1 KR 1019970004371 A KR1019970004371 A KR 1019970004371A KR 19970004371 A KR19970004371 A KR 19970004371A KR 100240248 B1 KR100240248 B1 KR 100240248B1
Authority
KR
South Korea
Prior art keywords
data
data transmission
voltage level
output
transmission line
Prior art date
Application number
KR1019970004371A
Other languages
English (en)
Other versions
KR19980067976A (ko
Inventor
김광명
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970004371A priority Critical patent/KR100240248B1/ko
Publication of KR19980067976A publication Critical patent/KR19980067976A/ko
Application granted granted Critical
Publication of KR100240248B1 publication Critical patent/KR100240248B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 직렬 데이터 전송에 펄스폭(pulse width)으로 데이터 정보를 표시하는 데이터 송수신장치 및 데이터 송수신 방법에 관한 것으로, 송신부(120)에서는 전송하려는 데이터의 값에 따라 단위펄스(Ud)를 해당 수 부가하여 최종적으로 하나의 펄스를 출력하고, 그리고 이 펄스와 다른 반전된 펄스와 구분신호(800)를 에러발생 판단을 위해 출력한다. 수신부(220)에서는 이를 상기 단위펄스(Ud) 단위로 카운팅하여 데이터를 수신하며, 두 펄스의 폭을 비교하여 에러 발생 유무를 판단한다. 그리고 송신부(120)에서 데이터의 송신 시작을 알리기 위해 부가된 시작신호 DO를 수신부(220)에서 이 D0을 제거하여 원 데이터로 복구한다.

Description

데이터 송수신 장치 및 데이터 송수신 방법(SERIAL DATA TRANSMITTING/RECEIVING APPARATUS AND SERIAL DATA TRANSMITTING/RECEIVING METHOD)
본 발명은 데이터 송수신 장치 및 데이터 송수신 방법에 관한 것으로서, 구체적으로는 직렬의 데이터를 송수신하기 위한 데이터 송수신 장치 및 데이터 송수신 방법에 관한 것이다.
종래에 IC(integrated circuit)간의 상호 직렬(serial)로 데이터를 송수신하는 경우에 일반적으로 동기입출력(synchronous in/out), UART(universal asynchronous receiver/transmitter), I2C BUS 등의 방식을 사용하였다.
동기입출력방식은 동기를 맞추기 위한 클락라인(clock line)과, 데이터 전송을 위한 데이터 라인(data line)이 있다. 즉, 데이터 전송을 위해 기본적으로 2개의 라인이 필요하다. 그리고 여러 IC간에 상호 데이터 송수신을 위해 해당 IC를 인에이블/디스에이블(enable/disable)하기 위한 여분의 라인이 필요하며 직렬로 데이터를 송수신하기 위한 전용의 컨트롤 블록(control block)이 필요하다.
UART방식은 직렬로 데이터를 송수신하기 위한 전용의 컨트롤 블록이 필요하며, 데이터 송수신 속도가 제한되는 단점을 가지고 있다. I2C BUS방식의 경우에도 역시 시리얼로 데이터를 송수신하기 위한 전용의 컨트롤 블록이 필요하다.
이와 같이 종래의 데이터 송수신 장치는 그 특성에 따른 별도의 컨트롤 블록을 구비하고 있어 IC로 집적화시 그 사이즈가 증가되는 문제점이 있었다. 그리고 클락 라인 또는 데이터 라인의 상태가 변할 때 노이즈 방사의 요인이 되기도 한다.
한편, 송신한 데이터를 수신측에서 올바로 수신하였는가를 확인하기 위해 일반적으로 패리티(parity)를 이용하거나, 또는 송신할 데이터의 보수를 함께 송신하여 수신측에서 이를 확인하는 방법을 사용하였다. 그러나 이러한 종래의 방법은 이를 위한 전용 컨트롤 블록과, 이에 따른 전송체계가 복잡한 문제점이 있었다.
본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 데이터 송수신용 컨트롤 블록을 최소하고, 데이터가 송신시 발생되는 노이즈 방사를 최대한 억제하며, 간단한 방법으로 데이터 송수신 에러를 체크할 수 있는 데이터 송수신 장치 및 데이터 송수신 방법을 제공하는데 있다.
도 1은 본 발명의 실시예에 따른 데이터 송수신 장치를 구비한 마이컴의 개략적인 블록도,
도 2 및 도 3은 데이터 형식을 설명하기 위한 파형도,
도 4는 도 2 및 도 3에 도시된 데이터 형식에 따른 송신 데이터의 일 예를 보여 주는 파형도,
도 5는 도 1에 도시된 송신부의 상세 회로도,
도 6은 도 1에 도시된 수신부의 상세 회로도,
도 7A 및 도 7B는 에러 발생을 고려한 데이터 형식을 설명하기 위한 파형도.
*도면의 주요 부분에 대한 부호의 설명*
100, 200 : 마이컴 120 : 송신부
121, 221 : 분주기 125, 223 : 카운터
127 : 비교기 129 : 출력데이터저장부
220 : 수신부 227 : 입력데이터저장부
300 : 데이터전송라인
(구성)
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 직렬 데이터 송수신 장치는 : 클락 신호(CLK)를 분주하여 출력하는 제1 분주 수단(121)과; 상기 제1분주수단으로부터 제공되는 동기 신호에 동기하여 카운팅 동작하는 제1 카운터 수단(125)과; 출력 데이터를 저장하기 위한 출력데이터저장수단(129)과; 상기 분주수단과 상기 카운터수단간에 열결되고, 상기 출력데이터저장수단에 출력데이터가 저장될 때 온 되어 상기 분주수단으로부터 출력되는 동기 신호를 카운터수단으로 입력하는 스위치수단(123)과; 송신측과 수신측간에 연결된 데이터 전송 라인에 접속되고, 상기 카운터수단이 카운트를 개시하면 상기 데이터 전송 라인을 제1 전압 레벨에서 제2 전압 레벨로 천이 시키키고, 상기 카운터수단의 카운트 값이 상기 출력데이터저장수단에 저장된 출력 데이터 값에 도달할 때 상기 데이터 전송 라인을 제1전압 레벨로 천이 시키며 이와 더불어 상기 스위치수단을 오프 시키는 비교수단(127)과; 상기 클락 신호(CLK)를 분주하여 출력하는 제2 분주수단(221)과; 상기 데이터 전송 라인에 접속되고, 상기 제2 분주수단으로부터 제공되느ㅜㄴ 동기 신호에 동기되어 카운팅 동작하되, 상기 데이터 전송 라인이 제1 전압 레벨에서 제2 전압레벨로 천이되는 카운ㅌ 동작을 개시하고 제2 전압레벨에서 제1 전압 레벨로 천이되면 카운트동작을 정치하는 제2 카운트수단(223) 및; 상기 제2 카운트 수단의 출력을 입력받아 내부로 출력하는 입력데이터저장수단(27)을 포함한다.
이 실시예에 있어서, 상기 출력데이터저장수단은 출력데이터에 데이터 전송 시작을 표시하기 위한 데이터(D0)를 부가하여 비교수단으로 출력하고, 입력데이터 저장수단은 데이터 전송 시작을 표시하기 위한 데이터(D0)를 제거하고 내부로 출력한다..
이 실시예에 있어서, 상기 비교수단은 데이터 전송 에러를 표시하기 위한 데이터를 부가하여 전송한다.
본 발명의 다른 특징에 의하면, 직렬 데이터 송수신 방법은 : 직렬 데이어 송신 단계는 출력 데이터를 입력되면 데이터 전송 라인을 제1 전압 레벨에서 제2 전압 레벨로 천이하고 제1 카운트를 개시하는 단계 및, 상기 제1 카운트 값이 출력 데이터의 값에 도달할 때 상기 데이터 전송 라인을 제2 전압 레벨에서 제1 전압 레벨로 천이하고 이와 더불어 상기 제1 카운트를 종료하여 출력 데이터에 대응된 하나의 펄스 신호를 송신하는 단계를 포함하고; 직렬 데이어 수신 단계는 상기 데이터 전송 라인이 제1 전압 레벨에서 제2 전압 레벨로 어ㅌ이되는 것이 감지될 때 제2 카운트를 개시하는 단계 및, 상기 데이터 전송라인이 제2 전압 레벨에서 제1 전압 레벨로 천이 될 때 상기 제2 카운트를 종료하여 카운트 값을 수신 데이터로 복원하는 단계를 포함한다.
이 실시예에 있어서, 직렬 데이터 송신 단계는 상기 제1 카운트 값에 대응하는 폭을 갖고, 앞서 전송된 펄스 신호에 반전된 펄스신호를 부가하여 전송하는 단계를 포함하고, 직렬 데이터 수신 단계는 앞서 수신된 펄스 신호와 반전된 펄스 신호의 폭을 비교하여 에러 발생을 판단하는 단계를 포함한다.
(작용)
이상과 같은 본 발명에 의하면,, 송신부에서 전송하려는 데이터의 값에 따라 단위펄스를 해당 수 부가하여 최종적으로 하나의 펄스를 출력하고, 그리고 이 펄스와 다른 반전된 펄스와 구분신호를 에러발생 판단을 위해 출력한다. 수신부에서는 이를 상기 단위펄스 단위로 카운팅하여 데이터를 수신하며, 두 펄스의 폭을 비교하여 에러 발생 유무를 판단한다. 그리고 송신부에서 데이터의 송신 시작을 알리기 위해 부가된 시작신호를 수신부에서 이를 제거하여 원 데이터로 복구한다.
(실시예)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 직렬 데이터 송수신 장치를 구비한 마이컴의 개략적인 블록도이다. 그리고 도 2 및 도 3은 데이터 형식을 설명하기 위한 파형도이고, 도 4는 도 2 및 도 3에 도시된 데이터 형식에 따른 송신 데이터의 일 예를 보여주는 파형도이다.
도 1에 도시된바와 같이, 각각의 제1, 제2 마이컴(100, 200)은 본 발명의 실시예에 따른 데이터 송수신 장치를 각기 구비하고 있으며, 상기 제1 마이컴(100)으로 부터 상기 제2 마이컴(200)으로 데이터가 송신되는 경우를 설명한다. 그럼으로 첨부 도면 도 1에는 각기 해당되는 송신부(120)와 수신부(220)의 블록과 이들을 연결하고 있는 데이터전송라인(300)만을 개략적으로 도시하였다.
먼저, 데이터 송수신 방법을 첨부 도면 도 2 및 도 3을 참조하여 상세히 설명한다.
도 2를 참조하여, 데이터 전송이 없는 대기 구간에서 상기 데이터전송라인(300)은 하이레벨(high level, H)을 유지한다. 상기 송신부(120)에서 상기 데이터전송라인(300)을 통해 상기 수신부(220)로 송신되는 데이터는 서로 다른 두 전압레벨인 하이레벨(high level, H)과 로우레벨(low level, L)로 표시된다. 데이터가 송신되지 않는 부분은 참조부호 400, 410과 같이 하이레벨(H)로 데이터가 송신되는 부분은 참조부호 500과 같이 로우레벨(L)로 된다. 그리고 데이터의 송신은 폴링엣지(falling edge, 600)에서 시작되고 라이징엣지(rising edge, 700)에서 종료된다.
계속해서 도 3을 참조하여, 직렬 데이터 송신시 데이터의 표시 방법을 설명한다.
도 3에 도시된바와 같이, 참조부호 D0은 데이터 전송 시작을 알리는 시작신호로 데이터값 '0'을 나타내고 있으며, Ud1∼Udn는 단위 펄스로 그 길이는 모두 동일하다. 상기 D0은 단위 펄스 Ud와 동일하거나 달라도 된다. 데이터 전송시 상기 DO 이후에 계속하여 Ud가 부가되어 해당 전송 데이터를 나타내게 된다. 이러한 일 예를 첨부도면 도 4에 도시하였다.
도 4에 도시된바와 같이, 데이터 '0'을 송신하는 경우는 상기 데이터 전송라인(300)은 DO의 길이에 해당되는 시간 동안 로우레벨로 되며, 데이터 '1'을 송신하는 경우는 DO+Ud1의 길이에 해당되는 시간 동안 로우레벨로 된다. 이와 같이, D0, D0+Ud1, D0+Ud1+Ud2, ... 로 하여 데이터 '0'에서 데이터 '7'까지의 송신이 가능하다.
그리고 역으로 데이터 전송 구간을 하이레벨로 설정하고 데이터 전송이 없는 구간을 로우레벨로 설정하여도 상기한바와 동일한 방법으로 데이터 송수신을 할 수 있다.
한편, 이상과 같은 데이터 송수신방법에 따라 데이터를 송수신하기 위한 데이터 송수신 장치를 첨부도면 도 5 및 도 6을 참조하여 상세히 설명한다.
도 5는 도 1에 도시된 송신부의 상세 회로도이고, 도 6은 도 1에 도시된 수신부의 상세 회로도이다.
도 5에 도시된바와 같이, 상기 송신부(100)는 크게 분주기(121)와, 스위치(123)와, 카운터(125)와, 비교기(127)와, 출력데이터저장부(129)를 포함하여 구성된다.
상기 분주기(121)는 소정의 주기를 갖는 클락신호(CLK)를 입력받아 상기 DO 및 Ud에 해당되는 주기로 분주하여 출력한다. 상기 스위치(123)는 상기 비교기(127)와 출력데이터저장부(129)로부터 출력되는 제1, 제2 스위칭제어신호(S1, S2)에 응답하여 온/오프(ON/OFF) 된다.
즉, 출력데이터가 상기 출력데이터저장부(129)에 입력되면 상기 출력데이터저장부(129)는 이에 D0을 부가하고 상기 제1 스위칭제어신호(S1)를 출력한다. 이에 응답되어 상기 스위치(123)는 온(ON)되어 상기 분주기(121)의 출력이 상기 카운터(125)로 입력된다. 상기 카운터(125)는 상기 분주기(121)의 출력을 입력받아 카운팅을 시작하게 된다.
이때, 상기 비교기(127)는 데이터전송라인(300)으로의 출력을 하이레벨에서 로우레벨로 천이한다. 그리고 상기 출력데이터저장부(129)에 저장된 출력데이터값과 상기 카운터(125)의 카운팅값을 비교하여 일치될 때 상기 데이터전송라인(300)의 출력을 로우레벨에서 다시 하이레벨로 천이한다. 그리고 이와 동시에 상기 스위치(123)로 제2 스위칭제어신호(S2)를 출력한다. 따라서 상기 스위치(123)는 오프(OFF)되고 상기 분주기(121)의 출력이 상기 카운터(125)로 입력되는 것이 차단되므로 데이터의 전송이 완료된다.
계속해서, 도 6을 참조하여, 상기 수신부(220)의 상세 구성 및 그 동작에 대하여 상세히 설명한다.
도 6에 도시된바와 같이, 상기 수신부(220)는 크게 분주기(221)와, 카운터(223)와, 입력데이터저장부(227)를 포함하여 구성된다.
상기 분주기(221)는 소정의 주기를 갖는 클락신호(CLK)를 입력받아 해당 주기로 분주하여 출력한다. 즉, 상기 DO 및 Ud에 해당되는 주기로 분주하여 출력한다. 분주된 클락은 상기 카운터(223)로 제공되어 카운팅 동작을 하게 된다. 상기 카운터(223)는 상기 데이터전송라인(300)을 통해 데이터가 송신되어 올 때 초기화된다. 즉, 데이터 전송이 시작되는 시점인 폴링에지(600)에서 상기 카운터(223)는 초기화된다. 카운팅을 하다가 데이터 전송이 종료되는 라이징에지(700)에서 카운팅 결과가 상기 입력데이터저장부(227)로 출력된다. 상기 입력데이터저장부(227)에서는 입력된 값에서 D0을 제외한 실제 데이터를 내부로 제공한다.
한편, 데이터 송수신시에 발생될 수 있는 에러에 대처하기 위한 방법으로 첨부 도면 도 7A 및 도 7B를 참조하여 상세히 설명한다.
도 7A 및 도 7B는 에러 발생을 고려한 데이터 형식을 설명하기 위한 파형도이다.
도 7A를 참조하여, 예를 들어 송신부(120)에서 데이터 '0'을 송신하는 경우에 로우레벨의 DO를 송신하고 이어 DO와 동일한 구간 동안 하이레벨로 유지한 후 소정 구간 동안 로우레벨의 구분 신호(800)를 전송하고 다시 하이레벨로 복귀한다. 따라서 수신부(220)에서는 데이터 전송이 이루어진 로우레벨 구간과 이에 대응된 하이레벨 구간을 비교하여 일치되는가를 비교하여 에러발생 유무를 판단하게 된다. 그리고 데이터 '1'을 전송하는 경우도 상기와 같은 방법으로 데이터 에러 발생 유무를 판단하게 된다. 도 7B는 상술한 도 7A와 동일한 경우이며 단지 데이터 전송이 하이레벨에서 이루어지는 경우를 도시한 것이다.
이와 같이, 전송하려는 로우레벨(또는 하이레벨)의 데이터의 전송 구간과 동일한 구간의 하이레벨(또는 로우레벨)의 신호를 송신하고 이를 구분하기 위한 구분신호(800)를 송신하여 에러 발생을 검출하도록 할 수 있다.
이상과 같이, 송신부(120)에서는 전송하려는 데이터의 값에 따라 단위펄스(Ud)를 해당 수 부가하여 최종적으로 하나의 펄스를 출력하고, 그리고 이 펄스와 다른 반전된 펄스와 구분신호(800)를 에러발생 판단을 위해 출력한다. 수신부(220)에서는 이를 상기 단위펄스(Ud) 단위로 카운팅하여 데이터를 수신하며, 두 펄스의 폭을 비교하여 에러 발생 유무를 판단한다. 그리고 송신부(120)에서 데이터의 송신 시작을 알리기 위해 부가된 시작신호 DO를 수신부(220)에서 이 D0을 제거하여 원 데이터로 복구한다.
이상과 같은 본 발명에 의하면, 직렬 송신 데이터가 단일 펄스의 형태를 갖게 되므로 종래의 방식보다 노이즈 방사가 크게 감소되어 노이즈 측면에서 안정된 설계를 할 수 있어 외부 노이즈에 의한 에러 발생률이 극히 감소되는 효과가 있다. 또한 직렬 통신을 위한 컨트롤 블록의 사이즈가 최소화되므로 IC로 집적화시 최소한의 사이즈로 구현된다.

Claims (5)

  1. 직렬 데이터 송수신 장치에 있어서:
    클락 신호(CLK)를 분주하여 출력하는 제1 분주 수단(121)과; 상기 제1 분주수단으로부터 제공되는 동기 신호에 동기하여 카운팅 동작하는 제1 카운터 수단(125)과;
    출력 데이터를 저장하기 위한 출력데이터저장수단(129)과; 상기 분주수단가 상기 카운터수단간에 열결되고, 상기 출력데이터저장수단에 출력데이터가 저장될 때 온 되어 상기 분주수단으로부터 출력되는 동기 신호를 카운터수단으로 입력하는 스위치수단(123)과; 송신측과 수신측간에 연결된 데이터 전송 라인에 접속되고, 상기 카운터수단이 카운트를 개시하면 상기 데이터 전송 라인을 제1 전압 레벨에서 제2 전압 레벨로 천이 시키고, 상기 카운터수단의 카운트 값이 상기 출력데이터저장수단에 저장된 출력 데이터 값에 도달할 때 상기 데이터 전송 라인을 제1 전압 레벨로 천이 시키며 이와 더불어 상기 스위치수단응 오프 시키는 비교수단(127)과;
    상기 클락 신호(CLK)를 분주하여 출력하는 제2 분주수단(221)과; 상기 데이터 전송 라인에 접속되고, 상기 제2 분주수단으로부터 제공되는 동기 신호에 도이기되어 카운팅 동작하되, 상기 데이터 전송 라인이 제1 전압 레벨에서 제2 전압레벨로 천이되면 카운트 동작을 개시하고, 제2 전압레벨에서 제1 전압레벨로 천이되면 카운트동작을 정치하는 제2 카운트수단(223) 및;
    상기 제 2 카운트 수단의 출력을 입력받아 내부로 출력하는 입력데이터 저장수단(227)을 포함하는 것을 특징으로 하는 직렬 데이터 송수신 장치.
  2. 제 1 항에 있어서,
    상기 출력데이터저장수단은 출력데이터에 데이터 전송 시작을 표시하기 위한 데이터(DO)를 부가하여 비교수단으로 출력하고, 입력데이터저장수단은 데이터 전송 시작을 표시하기 위한 데이터(DO)를 제거하고 내부로 출력하는 것을 특징으로 하는 직렬 데이터 송수신 장치.
  3. 제 1 항에 있어서,
    상기 비교수단은 데이터 전송 에러를 표시하기 위한 데이터를 부가하여 전송 하는 것을 특징으로 하는 직렬 데이터 송수신 장치.
  4. 직렬 데이터 송수신 방법에 있어서:
    직렬 데이터 송신 단계는 출력 데이터를 입력되면 데이터 전송 라인을 제1 전압 레벨에서 제2 전압 레벨로 천이하고 제1 카운트를 개시하는 단계 및, 상기 제1 카운트 값이 출력 데이터 값에 도달할 때 상기 데이터 전송 라인을 제2 전압 레벨에서 제1 전압 레벨 천이하고 이와 더불어 상기 제1 카운트를 종료하여 출력 데이터에 대응된 하나의 펄스 신호를 송신하는 단계를 포함하고;
    직렬 데이터 수신 단계는
    상기 데이터 전송 라인이 제1 전압 레벨에서 제2 전압 레벨로 천이되는 것이 감지될 때 제2 카운트를 개시하는 단계 및 상기 데이터 전송 라인이 제2 전압 레벨에서 제1 전압 레벨로 천이 될 때 상기 제2 카운트를 종료하여 카운트 값을 수신 데이터로 복원하는 단계를 포함하는 것을 특징으로 하는 직렬 데이터 송수신 방법.
  5. 제 4 항에 있어서,
    직렬 데이터 송신 단계는 상기 제1 카운트 값에 대응하는 폭을 갖고, 앞서 전송된 펄스 신호에 반전된 펄스 신호를 부가하여 전송하는 단계를 포함하고
    직렬 데이터 수신 단계는 앞서 수신된 펄스 신호와 반전된 펄스 신호의 폭을 비교하여 에러 발생을 판단하는 단계를 포함하는 것을 특징으로 하는 직렬 데이터 송수신 방법.
    상기 송신된 두 펄스신호를 비교하여 그 구간이 불일치시 전송 에러로 판단하는 것을 특징으로 하는 데이터 송수신 방법.
KR1019970004371A 1997-02-14 1997-02-14 직렬 데이터 송수신 장치 및 데이터 송수신 방법 KR100240248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004371A KR100240248B1 (ko) 1997-02-14 1997-02-14 직렬 데이터 송수신 장치 및 데이터 송수신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004371A KR100240248B1 (ko) 1997-02-14 1997-02-14 직렬 데이터 송수신 장치 및 데이터 송수신 방법

Publications (2)

Publication Number Publication Date
KR19980067976A KR19980067976A (ko) 1998-10-15
KR100240248B1 true KR100240248B1 (ko) 2000-01-15

Family

ID=19496973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004371A KR100240248B1 (ko) 1997-02-14 1997-02-14 직렬 데이터 송수신 장치 및 데이터 송수신 방법

Country Status (1)

Country Link
KR (1) KR100240248B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS649560A (en) * 1987-07-01 1989-01-12 Nec Corp Input and output control circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS649560A (en) * 1987-07-01 1989-01-12 Nec Corp Input and output control circuit

Also Published As

Publication number Publication date
KR19980067976A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100235842B1 (ko) 데이터 송/수신 회로 및 그 방법
EP0281307B1 (en) Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral
US5400340A (en) End of packet detector and resynchronizer for serial data buses
EP0313875A2 (en) Serializer deserializer circuit
US4695839A (en) Slave-type interface circuit operating with a series bus
JPH03147045A (ja) 同期化バッファ回路
EP0568804B1 (en) Communication control apparatus
KR100208292B1 (ko) Ipc의 이중화 버스 클럭 감시 회로
US5208831A (en) Network interface system
KR100240248B1 (ko) 직렬 데이터 송수신 장치 및 데이터 송수신 방법
JPS63142403A (ja) プログラマブル・オートマトンにおける入力制御回路
JP2958601B2 (ja) データ通信方式
JPS6374338A (ja) 車両用通信装置
JPS63306732A (ja) クロックパルス供給装置
JP2003158511A (ja) クロック同期はずれ検出回路及びそれを用いた光受信装置
US4811015A (en) Abnormal data transmission detection circuit for time-division multiplex transmission network system
US4775983A (en) High speed logic analyzer
KR0158902B1 (ko) 마스터/슬레이브 보드간의 직렬데이타 송수신 장치 및 방법
JPS5825654Y2 (ja) 時分割遠方制御装置
US7158599B2 (en) Elastic store circuit
KR20000026917A (ko) 데이터 송/수신 회로
US3611148A (en) Data transmission system for binary coded data using single frequency shift oscillator
KR0177757B1 (ko) 단일 공통라인을 사용하는 시리얼 데이타 통신방법
KR100226022B1 (ko) 등화기 동작 완료 상태 표시 시스템
KR20000013037A (ko) 데이터 송/수신 회로 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee