KR0177757B1 - 단일 공통라인을 사용하는 시리얼 데이타 통신방법 - Google Patents

단일 공통라인을 사용하는 시리얼 데이타 통신방법 Download PDF

Info

Publication number
KR0177757B1
KR0177757B1 KR1019950041263A KR19950041263A KR0177757B1 KR 0177757 B1 KR0177757 B1 KR 0177757B1 KR 1019950041263 A KR1019950041263 A KR 1019950041263A KR 19950041263 A KR19950041263 A KR 19950041263A KR 0177757 B1 KR0177757 B1 KR 0177757B1
Authority
KR
South Korea
Prior art keywords
data
output
communication method
serial
serial data
Prior art date
Application number
KR1019950041263A
Other languages
English (en)
Other versions
KR970031628A (ko
Inventor
김광명
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950041263A priority Critical patent/KR0177757B1/ko
Publication of KR970031628A publication Critical patent/KR970031628A/ko
Application granted granted Critical
Publication of KR0177757B1 publication Critical patent/KR0177757B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44Star or tree networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
시리얼 데이타 통신방법.
2. 발명이 해결하려고 하는 기술적 과제
단일 공통라인을 사용하는 통신방법을 제공함에 의해 간단한 구성 및 에러의 저감특성을 가지는 콘트롤 블럭의 구현.
3.발명의 해결방법의 요지
개시된 통신방법은 데이타 동기구간 및 상기 데이타 동기구간에 연속하며 단위 폭의 정수배로 이루어져 출력할 데이타의 크기 값을 나타내는 데이타 출력구간으로 구성된 하나의 펄스를 단일라인을 통해 시리얼 데이타로서 출력하고, 상기 시리얼 데이타의 수신 후 상기 데이타 동기구간을 뺀 나머지의 구간을 상기 단위폭으로 나누어 상기 출력된 데이타를 인식하는 것을 특징으로 한다.
4. 발명의 중요한 용도
마이크로 콘트롤러간의 시리얼 통신에 사용된다.

Description

단일 공통라인을 사용하는 시리얼 데이타 통신방법
제1도는 본 발명의 방법에 따라 마이크로 콘트롤러간의 데이타 송수신을 수행하는 전체 블록도.
제2도는 본 발명에 따른 출력 데이타의 파형도.
제3도는 제2도의 데이타 출력구간을 구체적으로 설명하기 위한 상세 파형도.
제4도는 본 발명에 따른 출력 데이타의 크기 값에 따른 파형들을 예로써 설명하기 위한 도면.
제5도 및 제6도는 각기 제1도중 데이타 출력 콘트롤 블럭 및 데이타 입력 콘트롤 블럭의 구체도.
본 발명은 마이크로 콘트롤러의 통신방법에 관한 것으로, 특히 단일 공통라인을 사용하는 데이타 통신방법에 관한 것이다.
일반적으로, 마이크로 코트롤러간의 시리얼 통신은 통상적으로 동기 입출력 방식, 유아트(Universal Asynchronous Receiver/Transmitter)방식, 및 아이 스퀘어씨 버스(IIC BUS)방식을 사용한다. 이들 가운데 동기 입출력 방식은 동기를 맞추기 위한 클럭을 제공하는 클럭라인과 데이타를 통신하기 위한 데이타 라인을 필요로하므로 도합 2개의 기본적 라인이 있어야 한다. 또한, 콘트롤러 칩간의 인에이블 및 디스에이블을 설정해주는 제어라인이 추가적으로 필요하며 시리얼 데이타의 송수신을 위한 전용 콘트롤 블럭이 설치된다. 상기 유아트 방식의 경우에는 시리얼로 데이타를 송수신하기 위한 전용의 콘트롤 블럭이 요구됨은 물론 데이타 송수신의 속도가 제한되는 단점이 있다. 한편, 상기 아이 스퀘어 씨 버스(IIC BUS)방식의 경우에도 마찬가지로 시리얼 데이타의 송수신을 위한 전용 콘트롤 블럭이 설치되어진다.
상기한 바와 같이, 일반적인 데이타 통신에서의 상기한 세가지의 방식은 모두 내부에 전용 콘트롤 블럭을 필요로 하는 것을 알 수 있는데, 종래의 이러한 전용 콘트롤 블럭은 칩내에서 차지하는 면적이 크기는 문제점이 있었으며, 클럭라인 또는 데이타라인상의 신호의 상태가 변화시 노이즈에 대한 통신에러에 적절히 대처할수 없는 단점이 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 단일 공통라인을 사용하는 시리얼 데이타 통신방법을 제공함에 있다.
본 발명의 다른 목적은 단일 공통라인을 사용하는 통신방법에 의해 간단한 구성을 가지는 콘트롤 블럭을 제공함에 있다.
본 발명의 또 다른 목적은 노이즈에 대한 통신에러를 저감시킬 수 있는 마이크로 콘트롤러간의 시리얼 데이타 통신방법을 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명의 방법에 따르면, 데이타 동기구간 및 상기 데이타 동기구간에 연속하며 단위 폭의 정수배로 이루어져 출력할 데이타의 크기 값을 나타내는 데이타 출력구간으로 구성된 하나의 펄스를 단일라인을 통해 시리얼 데이타로서 출력하고, 상기 시리얼 데이타의 펄스를 수신 후 상기 데이타 동기구간을 뺀 나머지의 구간을 상기 단위폭으로 나누어 상기 출력된 데이타를 인식하는 것을 특징으로 한다.
이하에서는 본 발명의 바람직한 통신방법에 따른 설명 및 콘트롤 블럭의 회로가 첨부된 도면과 함께 설명될 것이다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없어도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 하드웨어의 기본적 소자의 특징 및 구성들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 제1도를 참조하면, 본 발명의 방법에 따라 마이크로 콘트롤러간의 데이타 송수신을 수행하는 전체 블럭도가 나타나 있다. 제1도에서 제1 마이크로 콘트롤러 1가 데이타을 송신하고 제2 마이크로 콘트롤러 2가 데이타를 수신하는 경우라고 가정하면, 상기 제1 마이크로 콘트롤러 1내의 데이타 출력 콘트롤 블럭 3은 데이타라인 4를 통하여 제2마이크로 콘트롤러 2내의 데이타 입력 콘트롤 블럭 5과 연결된다. 여기서, 상기 제1마이크로 콘트롤러 1내의 상기 데이타 출력 콘트롤 블럭 3이 상기 데이타 라인 4를 통해 전송하는 데이타의 파형은 제2도에 도시된다.
제2도는 본 발명에 따른 출력 데이타의 파형도로서, 참조번호 6은 데이타 레벨 하이를 나타내고, 참조번호 7은 데이타 레벨 로우를 나타낸다. 데이타의 송신이 이루어지지 아니하는 경우에는 상기 데이타 라인 4의 레벨은 언제나 참조번호 8,9에 도시된 바와 같이 상기 데이타 레벨 하이로 유지된다. 반대로 데이타의 송신이 이루어지는 경우에 상기 데이타 라인 4의 레벨은 참조번호 10와 같이 로우레벨로 된다. 이 하이와 로우레벨이 되는 경계부분인 폴링에지 11와 라이징 에지 12는 각각 데이타의 송신 시작을 나타내고 송신 종료를 의미한다. 상기 참조부호 10의 송신구간을 보다 상세히 설명하기 위해 제3도를 참조한다.
제3도는 제2도의 데이타 출력구간을 구체적으로 설명하기 위한 상세 파형도로서, 참조번호 13으로 나타난 데이타 동기구간 DO및 상기 데이타 동기구간 DO에 연속하며 단위 폭 Ud의 정수배로 이루어져 출력할 데이타의 크기 값을 나타내는 데이타 출력구간(14,15,16,17)으로 구성된 하나의 펄스이다. 즉, 본 발명에서는 상기 하나의 펄수를 단일라인을 통해 시리얼 데이타로서 출력하는 것이다.
제4도에는 본 발명에 따른 출력 데이타의 크기 값에 따른 파형들을 예로써 설명하기 위한 파형도면이 나타나 있다. 제4도에서 파형 4A는 데이타 0를 수신하는 경우에 상기 데이타 라인 4상에 출력되는 신호를 보여준다. 파형 4B는 데이타 1를 송신하는 경우에 상기 데이타 라인 4상에 출력되는 신호를 보여주며, 파형 4C는 데이타 2를 송신하는 경우에 상기 데이타 라인 4상에 출력되는 신호를 보여주고, 파형 4D는 데이타 3를 송신하는 경우에 상기 데이타 라인 4상에 출력되는 신호를 보여주며, 파형 4E는 데이타 6를 송신하는 경우에 상기 데이타 라인 4상에 출력되는 신호를 보여준다.
제5도에는 제1도중 테이타 출력 콘트롤 블럭3의 구체도가 나타나 있다. 참조번호 23과 같이 발생되는 클럭은 상기 데이타 동기구간 DO 및 단위 폭 Ud을 만들기위해 디바이더 24에 제공되어 일정한 분주클럭으로 출력된다. 상기 분주클럭의 스위칭에 의해 카운터 25는 동작된다. 출력 데이타블럭 27에 송신할 데이타와 상기 동기구간의 데이타 0를 인가하면, 이 때부터 라인 28에 의해 상기 디바이더 24의 출력이 상기 카운터 25에 제공되기 시작한다. 이 경우에 상기 카운터 25의 출력은 레벨 로우로 된다. 비교기 26는 상기 카운터 25의 출력과 상기 출력 데이타블럭 27의 출력을 서로 비교하여 두 값이 일치하는 경우에 출력을 하이로 변환시키고 라인 29의 신호에 의해 상기 디바이더 24의 출력이 상기 카운터 25에 인가되는 것을 금지시킨다. 이에 따라 데이타의 송신이 완료된다.
제6도에는 상기 제1도중 데이타 입력 콘트롤 블럭5의 구체도가 나타나 있다. 제6도를 참조하면, 참조번호 30과 같이 발생되는 클럭은 상기 데이타 동기구간 DO 및 단위 폭 Ud을 맞추기 위해 디바이더 31에 제공되어 일정한 분주클럭으로 출력된다. 상기 분주클럭에 의해 카운터 32는 동작된다. 상기 카운터 32는 펄스의 폴링에지 33에서 초기화를 수행하고, 라이징 에지 34에서 상기 카운터 32의 출력은 입력 데이타블럭 35에 저장된다. 상기 저장된 값에서 상기 동기구간 DO을 뺀 나머지가 실제로 수신 데이타가 된다.
따라서, 본 발명에서는 단일 공통라인을 사용하는 시리얼 데이타 통신임을 알 수 있다.
상술한 바와 같은 본 발명에 따르면, 단일 공통라인을 사용하는 통신방법에 의해 간단한 구성을 가지는 콘트롤 블럭을 구현할 수 있는 효과가 있어 칩내의 점유면적을 줄이는 이점이 있다. 또한, 마이크로 콘트롤러간의 시리얼 데이타 통신시 노이즈에 기인한 통신에러를 저감시킬 수 있는 장점이 있다.

Claims (2)

  1. 통신시스템간의 시리얼 데이타 통신방법에 있어서: 데이타 동기구간 및 상기 데이타 동기구간에 연속하며 단위 폭의 정수배로 이루어져 출력할 데이타의 크기 값을 나타내는 데이타 출력구간으로 구성된 단일 펄스를 단일라인을 통해 시리얼 데이타로서 출력하고, 상기 시리얼 데이타의 펄스를 상기 단일라인을 통해 수신한 경우에는 상기 데이타 동기구간을 뺀 나머지의 구간을 상기 단위폭으로 나누어 상기 출력된 데이타를 인식하여 통신을 행하는 것을 특징으로 하는 데이타 통신방법.
  2. 마이크로 코트롤러간의 시리얼 데이타 통신방법에 있어서: 송신측의 데이타 출력 콘트롤블럭에서 데이타 동기구간 및 상기 데이타 동기구간에 연속하며 단위 폭의 정수배로 이루어져 출력할 데이타의 크기 값을 나타내는 데이타 출력구간으로 구성된 하나의 펄스를 단일라인을 통해 시리얼 데이타로서 출력하고, 수신측의 데이타 입력 콘트롤블럭에서 상기 시리얼 데이타의 펄스를 수신 후 상기 데이타 동기 구간을 뺀 나머지의 구간을 상기 단위폭으로 나누어 상기 출력된 데이타를 인식하는 것에 의해 통신을 실행함을 특징으로 하는 데이타 통신방법.
KR1019950041263A 1995-11-14 1995-11-14 단일 공통라인을 사용하는 시리얼 데이타 통신방법 KR0177757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041263A KR0177757B1 (ko) 1995-11-14 1995-11-14 단일 공통라인을 사용하는 시리얼 데이타 통신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041263A KR0177757B1 (ko) 1995-11-14 1995-11-14 단일 공통라인을 사용하는 시리얼 데이타 통신방법

Publications (2)

Publication Number Publication Date
KR970031628A KR970031628A (ko) 1997-06-26
KR0177757B1 true KR0177757B1 (ko) 1999-05-15

Family

ID=19434048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041263A KR0177757B1 (ko) 1995-11-14 1995-11-14 단일 공통라인을 사용하는 시리얼 데이타 통신방법

Country Status (1)

Country Link
KR (1) KR0177757B1 (ko)

Also Published As

Publication number Publication date
KR970031628A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4887262A (en) Single-channel bus system for multi-master use with bit cell synchronization, and master station comprising a bit cell synchronization element suitable for this purpose
US5034906A (en) Pseudorandom Binary Sequence delay systems
GB2074425A (en) Communication system having an information bus
US4965814A (en) Synchronizer for establishing synchronization between data and clock signals
KR840004839A (ko) 단일모선에서의 전송정보의 등기화장치
JP3036854B2 (ja) 干渉検出回路
KR100202385B1 (ko) Hdlc를 이용한 반이중 통신용 송신 장치
EP0049627B1 (en) Byte-to-bit synchronizing circuitry
KR0177757B1 (ko) 단일 공통라인을 사용하는 시리얼 데이타 통신방법
US5396654A (en) Data transfer method and apparatus having dual frequency operation
US20030112827A1 (en) Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers
US20030094974A1 (en) Clock's out-of-synchronism state detection circuit and optical receiving device using the same
JPS6374338A (ja) 車両用通信装置
KR0170306B1 (ko) 단위 길이를 이용한 데이터 송수신 방법
KR100290133B1 (ko) 자동 rs232/rs485통신컨버터
US4809303A (en) Dynamic speed shifter for fiber optic work station
EP0247189B1 (en) Apparatus for encoding and transmitting signals
JPH07118708B2 (ja) バースト信号位相制御回路
KR0123901B1 (ko) 다중신호 송수신장치
SU1238259A1 (ru) Устройство дл приема дискретной информации
KR100409199B1 (ko) 엔코더 출력펄스 변환장치
SU1741282A2 (ru) Устройство дл приема биимпульсных сигналов
SU1732350A1 (ru) Устройство дл сопр жени ЭВМ с линией св зи
KR0145403B1 (ko) 디지탈 시스템의 클럭신호 전송장치
KR100240248B1 (ko) 직렬 데이터 송수신 장치 및 데이터 송수신 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee