JPH0476926A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH0476926A
JPH0476926A JP2189485A JP18948590A JPH0476926A JP H0476926 A JPH0476926 A JP H0476926A JP 2189485 A JP2189485 A JP 2189485A JP 18948590 A JP18948590 A JP 18948590A JP H0476926 A JPH0476926 A JP H0476926A
Authority
JP
Japan
Prior art keywords
section
supply
lead frame
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2189485A
Other languages
English (en)
Other versions
JP2619123B2 (ja
Inventor
Tomio Minohoshi
蓑星　富夫
Toyohiko Takeda
武田　豊彦
Hideo Numata
英夫 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2189485A priority Critical patent/JP2619123B2/ja
Priority to KR1019910012221A priority patent/KR950014676B1/ko
Publication of JPH0476926A publication Critical patent/JPH0476926A/ja
Priority to US08/024,913 priority patent/US5871610A/en
Application granted granted Critical
Publication of JP2619123B2 publication Critical patent/JP2619123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1705—Lamina transferred to base from adhered flexible web or sheet type carrier
    • Y10T156/1707—Discrete spaced laminae on adhered carrier
    • Y10T156/171—Means serially presenting discrete base articles or separate portions of a single article
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、特に−個の半導体装置の中に複数個の半導体
素子を組み込んだ製品の自動組立に使用される半導体製
造装置に関する。
（従来の技術） 一般的に、−個の半導体装置の中に複数個の半導体素子
を組み込んだ製品は、第５図に示すような構成をしてい
る。ここで、５１はリードフレーム、５２はＩＣチップ
、５３はトランジスタチップ、５４は金属細線、５５は
接着剤、５６はモールド樹脂である。
即ち、この製品は、ハイブリッドＩＣとは異なり、モノ
リシックＩＣのリードフレーム５１を基本とし、複数個
の異種又は同種の半導体素子、例えばＩＣチップ５２と
トランジスタチップ５３とをリードフレーム５１の一つ
のアイランド上に接合している。また、前記半導体素子
の電極とリードフレーム５１の電極とを金属細線５４に
より接続し、回路上、多機能を持たせたものである。こ
の製品は、自動化が容易であること、熱伝導性がよいこ
と、スペース効率がよいこと、パッケージのラインナツ
プが豊富であること等゛により、近年急速に拡充が図ら
れているものである。
なお、前記半導体素子をリードフレーム５１のアイラン
ド上に接合する場合には、主に接着剤５５が用いられて
いる。接着剤５５としては、導電性ペースト、半田、金
箔（一般的には半導体素子裏面に金メツキが施され、金
箔が用いられることは少ない。）等が知られている。
従来、上述したような一個の半導体装置の中に複数個の
半導体素子を組み込んだ製品の自動組立に使用される半
導体製造装置としては、第６図に示すようなものか知ら
れている。
リードフレーム供給部６１では、リードフレームが、マ
ガジンに収納され又は段積みにされた状態でストックさ
れている。このマガジンに収納され又は段積みにされた
状態でストックされたりドフレームは、−枚ずつリード
フレーム予熱部６２こ移送され、予め一定温度に熱せら
れる。この後、リードフレームは、ＸＹ子テーブル３上
に移送される。半導体素子供給部６４からは半導体素子
が供給され、この半導体素子は、ゲージング部６５にお
いて位置出しが行われた後、ＸＹ子テーブル３上のリド
フレームのアイランド上に接合される。ここで、接合前
に、接着剤供給部６６から接着剤がリードフレームのア
イランド上の所定部分にセットされることは言うまでも
ない。なお、半導体素子供給部６４からゲージング部６
５への半導体素子の搬送、ゲージング部６５からアイラ
ンド上への半導体素子の搬送、及び接着剤供給部６Ｂか
らアイランド上への接着剤の供給は、それぞれＹ軸上を
可動するチャック移送部６７により行われる。また、半
導体素子供給部６４は、チップトレイ状又は半導体基板
（ウェーハ）状であり、異種又は複数の半導体素子が、
リクエストにより任意に選択され供給できるように構成
されている。半導体素子の接合順序としては、例えば全
てのアイランドに一個の素子をそれぞれ接合した後、繰
り返し作業により全てのアイランドに他の素子をそれぞ
れ接合するのがよい。−フレーム分の接合が終了すると
、ＸＹ子テーブル３は、リードフレーム冷却部８８に接
近しく６３′はＸＹ子テーブル３の可動範囲を示す）、
リードフレームは、リードフレーム冷却部６εに移送さ
れる。リードフレームが一定温度に冷却された後、リー
ドフレームは、リードフレーム収納部（例えばマガジン
）６９に納めされる。なお、これら一連の動作は、制御
部７０によって制御されている。
しかしながら、一般に、半導体素子とアイランドとの接
合に使用する接着剤には、導電性ペーストや液状半田が
用いられている。また、接着剤に導電性ペーストを使用
する場合には、一般に、常温処理を行い、後工程で前記
導電性ペーストのキュア処理を行って接合強度を得るよ
うにしている。さらに、接着剤供給部６Ｇには、前記接
着剤がシャーレ状の容器に入れられており、チャック移
送部６７の先端にあるチャックＴＩに転写されたものを
アイランド上に移し変える方法がとられている。
このため、ＸＹ子テーブル３の可動範囲が広くなり、ス
ペース的に不利となる欠点がある。また、ＸＹ子テーブ
ル３上に載置されたリードフレーム用ステージでは、両
端距離が短く、製造条件に必要な環境又は非酸化の雰囲
気を満たすことができない。
よって、半田の表面酸化が進行し、半導体素子接合時に
濡れ不良となり、製品の歩留り低下の原因となる欠点が
ある。さらに、生産性については、半導体素子の接合が
完了した際、ＸＹ子テーブル３がリードフレーム冷却部
６８の近傍に位置していない場合には、リードフレーム
冷却部６８近傍までＸＹ子テーブル３を移動させる無駄
な時間が生じる欠点がある。製品の特性についても、Ｘ
Ｙ子テーブル３に一枚のリードフレームを搭載し、還元
又は非酸化の雰囲気を作る場合に、そのための空間が少
ないために装置自体が複雑化する欠点がある。
なお、この雰囲気が維持できないと、前述したように半
田の濡れ不良による特性不良や、リードフレームが酸化
することにより、後工程での外装処理でこの表面の酸化
物を除去する工程が必要となる。一方、還元又は非酸化
の雰囲気を作った場合には、−フレーム分の接合が終了
するまでの間、半導体素子は、還元又は非酸化雰囲気と
して使用する混合ガス、例えば水素（Ｈ２）と窒素（Ｎ
２）とを１ニー９の割合で混合したガスにさらされるた
め、素子によっては水素の影響を受けて特性劣化を生じ
ることがある。
第７図は、前記第６図に示す従来の半導体製造装置にお
ける半導体素子供給部６４、ゲージング部６５及びチャ
ック移送部６７を詳細に示すものである。
チャック移送部８７は、例えばボールスクリュー７２に
よってＹ方向に移動することができ、移動量は、ボール
スクリュー７２の回転数（角度）により制御されている
。チャック移送部６７の先端には、チャック７１が付加
されており、チャック７１は真空ラインに繋がっている
。半導体素子供給部６４では、所定のシート７３上に所
定の半導体素子７４、例えばＩＣチップ又はトランジス
タチップが貼り付けられている。ここで、図示してない
が、ピックアップすべき半導体素子７４は、上面のテレ
ビカメラにより検出され、又チャック７１によりピック
アップできるように、ＸＹテーブル７５で位置補正が行
われ、る。この後、半導体素子突上げ部７６のピン７７
により一個の半導体素子を突き上げ、チャック７１によ
り吸着した後、ゲージング部６５へ搬送される。
ゲージング部６５では、半導体素子７４が位置決め台に
配置される。また、この半導体素子７４をリードフレー
ムのアイランド位置に精度よく接合するため、位置決め
部品７８により位置出しが行われる。
しかしながら、半導体装置の製造時にチャック７１を取
り換えることは困難であるため、一種類のチャック７１
で外形寸法の異なる複数の半導体素子を処理しなければ
ならない。このため、異種の半導体装置のうち小外形の
ものを基準とするチャック７１では、大外形のものを保
持する真空力を確実に維持継続できない。即ち、チャッ
ク不良が起こり、大外形の半導体素子が組み込まれない
状態で半導体装置が出来上り、歩留りの低下の原因とな
る。ここで、半導体素子の有無を検出し、無いときには
装置を停止させる機能を持たせることも可能であるが、
稼働率を低下させ、生産性を悪化させるという欠点があ
る。また、チャック７１の先端が半導体素子の電極配線
面に接しているため、その表面を汚してしまい、微細パ
ターンについては、この汚れによる歩留り低下を生じる
という欠点もある。なお、半導体素子の表面にチャック
７１が接触しないようなりゲン状のチャックが用いられ
ることもあるが、この場合にも一種類のチャック７１で
外形寸法の異なる複数の半導体素子を処理しなければな
らないことに変わりはない。
（発明が解決しようとする課題） このように、従来の半導体製造装置では、接着剤に導電
性ペーストや液状半田等が用いられ、この接着剤は、チ
ャックにより移送され、アイランド上に供給されていた
。また、ＸＹテーブルの可動範囲が広く、スペース的に
不利となっていた。
このため、還元又は非酸化の雰囲気を作れず、半導体素
子の接合時に濡れ不良を起こし、製品の歩留りを低下、
生産性、製品の品質等の悪化を招いていた。一方、還元
又は非酸化の雰囲気を作ると装置が複雑化するという欠
点があった。
また、従来は、一つの半導体製造装置に一種類のチャッ
クしか装備されていなかった。このため、小外形の半導
体素子を基準とすると、大外形のものを保持しかつ搬送
することが困難であった。
また、素子の有無を検出する機能を持たせた場合には、
稼働率の低下、生産性を悪化等を招く欠点があった。
本発明は、上記欠点を解決すべくなされたものであり、
装置を複雑化することなく、還元又は非酸化の雰囲気を
作ることにより、製品の歩留り、生産性、品質等の向上
を図ること、及び異種の半導体素子を確実にチャックし
移送することにより、稼働率の向上、生産性を向上等を
図ることが可能な半導体製造装置の提供を目的とするも
のである。
〔発明の構成コ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体製造装置は
、複数のリードフレームが配置される第１の供給部と、
前記第１の供給部から供給されるリードフレームを還元
又は非酸化の雰囲気中において間欠的に搬送する搬送部
と、前記搬送部に付設され、前記リードフレーム上に接
着剤を供給する第２の供給部と、複数の半導体素子が配
置される第３の供給部と、前記第３の供給部から供給さ
れる半導体素子の位置決定を行なう位置決め部と、前記
搬送部に付設され、前記リードフレーム上に半導体素子
を接着する接着部と、半導体素子接着後のリードフレー
ムを収納する収納部と、前記第３の供給部と前記位置決
め部との間において、及び前記位置決め部と前記接着部
との間においてそれぞれ半導体素子の移送を行なう移送
部と、前記第１の供給部、前記搬送部、前記第２の供給
部、前記第３の供給部、前記位置決め部、前記接着部、
前記収納部及び前記移送部の各動作を自動制御させる制
御部とを有している。
また、前記第２の供給部は、少なくとも二つ以上の供給
装置を有しており、かつ、互いの供給装置における接着
剤の供給ピッチは、リードフレームのアイランドのピッ
チの整数倍となっているものである。
さらに、前記移送部は、半導体素子を保持するための保
持部を有しており、かつ、前記保持部には、少なくとも
二つ以上の保持具が装備されているものである。
（作用） このような構成によれば、リードフレームの搬送系をア
イランドのピッチ毎の間欠送りにすることにより、ＸＹ
テーブル上において一枚毎に処理する場合の移動ロス時
間がなくなり、生産性が大幅に向上する。また、搬送部
は、装置を複雑化することなく、還元又は非酸化の雰囲
気を形成することができるため、製品の歩留り、生産性
、品質等の向上を図ることができる。さらに、一つのア
イランド毎に処理していくため、半導体素子が還元雰囲
気にさらされる時間が減り、製品の歩留り、信頼性等を
安定させかつ維持させることができる。
また、第２の供給部に供給装置を少なくとも二つ以上設
けることにより、複数個の異なる外形寸法を持つ半導体
素子に対応させることができ、さらに生産性を向上させ
ることが可能である。
さらに、外形寸法の異なる複数の半導体素子に対して、
そのピックアップ時に、ピックアップすべき半導体素子
の外形寸法に最適なチャックを選択し使用することが可
能である。このだぬ、チャックミスや素子表面に配置さ
れた電極パターン面へのダメージを防止することができ
、生産性の向上や、歩留り、品質の維持向上を図ること
ができる。
（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
第１図は本発明の一実施例に係わる半導体製造装置を示
すものである。ここで、１１はリードフレーム搬送部、
Ｉ２はリードフレーム供給部（第１の供給部）、Ｉ３は
リードフレーム、１４は接着剤供給部（第２の供給部）
、１５は半導体素子供給部（第３の供給部）、１６はゲ
ージング部（位置決め部）、１７はチャック移送部、１
８はチャックホルダー（保持部）、１９はリードフレー
ム収納部、２０は制御部、１吋はマウントヘッド部（接
合部）である。
リードフレーム搬送部１１では、リードフレーム供給部
Ｉ２から移送されたリードフレーム１３が、リードフレ
ーム１３のアイランドのピッチに応じて間欠送りされて
いる。このリードフレーム１３の搬送路としては、例え
ば第２図に示すように、トンネル２１が形成されており
、このトンネル２１内には還元ガス又は非酸化性ガスが
注入されることにより外部の空気を遮断するようにして
いる。ここで、２２はリードフレーム、２３はｒｃチッ
プ、２４はトランジスタチップ、２５はトンネルカバー
、２６はガイド、２７はヒータブロック、２８はヒータ
、２９はガス流路である。なお、還元ガス又は非酸化性
ガスとしては、例えば不活性ガス（水素（Ｎ２）と酸素
（０２）との混合ガス、窒素（Ｎ２）ガス等）が用いら
れている。接着剤供給部１４は、チャック移送部１７の
搬送路上（Ｙ軸上）に設けず、リードフレーム搬送部１
１の搬送路上（Ｘ軸上）に付設されている。また、リー
ドフレーム搬送部１１には、マウントヘッド部１０１が
付設されており、ここで半導体素子がリードフレーム１
３に接着される。なお、接着される半導体素子は、半導
体素子供給部１５からチャック移送部１７によって供給
される。また、リードフレーム搬送部１１では、還元又
は非酸化の雰囲気が形成されると共に、その出口側には
冷却部が設けられており、接合後においては、リードフ
レーム１３の温度を低下させることができる。例えば、
リードフレーム１３が銅系の場合には、大気に触れた際
に表面酸化が進行しないような曹度まで下げるようにす
る。
このような構成によれば、リードフレーム１３の搬送系
をアイランドのピッチ毎の間欠送りにすることにより、
ＸＹ子テーブル上おいて一枚毎に処理する場合の移動ロ
ス時間がなくなり、生産性が大幅に向上する。また、リ
ードフレーム搬送部１１にはトンネル２１が形成されて
いる。このため、装置を複雑化することな（、還元又は
非酸化の雰囲気を形成することができ、製品の歩留り、
生産性、品質等の向上を図ることができる。さらに、一
つつのアイラントム毎に処理していくため、半導体素子
が還元雰囲気にさらされる時間が減り、製品の歩留り、
信頼性等を安定させかつ維持させることができる。
第３図は、上記第１図の半導体製造装置の接着剤供給部
１４を詳細に示すものである。
Ｘテーブル３１及びＹテーブル３２の上部には、複数、
例えば二つのワイヤ半田供給装置３３ａ。
３３ｂが載置されている。このワイヤ半田供給装置３３
ａ、　３３ｂは、ワイヤスプール３４、ワイヤ繰り出し
部、ワイヤ繰り出し量調整部、クランパ等から構成され
ている。なお、外形が同寸法の半導体素子を対象とした
場合には、ワイヤ半田供給装置３３ａ、　３３ｂの一つ
を停止差せておくのもよいし、又ダイボンディングのス
ピードに応じては二つのワイヤ半田供給装置　３３ａ、
　３３ｂを連動して動作させ、生産性を向上させること
もできる。また、外形が異なる寸法の半導体素子を対象
とする場合には、ワイヤ半田供給装置３３ａ、　３３ｂ
の互いのワイヤ半田径を変えることで対応が可能である
。ワイヤ半田供給装置３３ａ、　３３ｂの半田材供給ピ
ッチは、リードフレーム１３のアイランドのピッチＰの
整数倍（ＩＰ、２Ｐ・・・）にするのがよい。ＸＹ子テ
ーブル１．３２は、アイランド上に接合される半導体素
子と同等の位置に半田が供給されるように、制御部によ
り指示させるため設けたものである。
このような構成によれば、接着剤供給部１４をリードフ
レーム搬送部１１の搬送路上（Ｘ軸上）に設け、ている
ため、チャックを必要とせずに半田材の供給ができ、自
動化による生産性の向上が達成できる。また、半田供給
装置を少なくとも二つ以上設けることにより、複数個の
異なる外形寸法を持つ半導体素子に対応させることがで
き、さらに生産性を向上させることが可能である。また
、接着剤供給部１４において、ワイヤ半田材をリードフ
レーム１３へ供給する雰囲気が製造条件に合致する構造
を有するため、歩留り、品質の維持向上を達成できる。
第４図は、前記第１図に示す半導体製造装置におけるチ
ャック移送部１７を詳細に示すものである。ここで、Ｉ
５は半導体素子供給部、１６はゲージング部、１８はチ
ャックホルダー　　１８ａ、　１８ｂはチャック（保持
具）、４１はボールスクリュー、４２はシート、４３は
半導体素子、４４はＸＹテーブル、４５は半導体素子突
上げ部、４６はビン、４７は位置決め部品である。
チャック移送部１７のチャックホルダー１８には、複数
、例えば二つのチャック　１ｌｌａ、　１ｌｌｂが装備
されている。チャック　１８ａ、　１ｌｌｂは、それぞ
れ制御部からの制御信号によりその動作が制御されてい
る。チャック　１８ａ、　１８ｂには、それぞれ真空用
の穴が設けられており、互いの穴径は、保持すべき異種
の半導体素子のそれぞれの外形寸法により決定すること
ができる。なお、例えばチャック　Ｉｇａが動作してい
るときには、チャック　ｌ１ｌｂは、一連の動作で他の
部分と干渉しない位置に控えるように構成されている。
このような構成によれば、外形寸法の異なる複数の半導
体素子に対して、そのピックアップ時に、ピックアップ
すべき半導体素子の外形寸法に最適なチャックを選択し
使用することが可能である。このため、チャックミスや
素子表面に配置された電極パターン面へのダメージを防
止することができ、生産性の向上や、歩留り、品質の維
持向上を図ることができる。
［発明の効果］ 以上、説明したように、本発明の半導体製造装置によれ
ば、次のような効果を奏する。
リードフレームの搬送系をアイランドのピッチ毎の間欠
送りにすることにより、ＸＹ子テーブル上おいて一枚毎
に処理する場合の移動ロス時間がなくなり、生産性が大
幅に向上する。また、搬送部は、装置を複雑化すること
なく、還元又は非酸化の雰囲気を形成することができる
ため、製品の歩留り、生産性、品質等の向上を図ること
ができる。さらに、一つのアイランド毎に処理していく
ため、半導体素子が還元又は非酸化の雰囲気にさらされ
る時間が減り、製品の歩留り、信頼性等を安定させかつ
維持させることができる。
また、接着剤供給部をリードフレーム搬送部の搬送路上
に設けている。このため、チャックを必要とせずに半田
材の供給ができ、自動化による生産性の向上が達成でき
る。また、半田供給装置を少なくとも二つ以上設けるこ
とにより、複数個の異なる外形寸法を持つ半導体素子に
対応させることができ、さらに生産性を向上させること
が可能である。また、接着剤供給部において、ワイヤ半
田材をリードフレームへ供給する雰囲気が製造条件に合
致する構造を有するため、歩留り、品質の維持向上を達
成できる。
さらに、外形寸法の異なる複数の半導体素子に対して、
そのピックアップ時に、ピックアップすべき半導体素子
の外形寸法に最適なチャックを選択し使用することが可
能である。このため、チャックミスや素子表面に配置さ
れた電極パターン面へのダメージを防止することができ
、生産性の向上や、歩留り、品質の維持向上を図ること
ができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる半導体製造装置を示
す平面図、第２図はリードフレームの搬送路を示す断面
図、第３図は前記第１図の半導体製造装置の接着剤供給
部Ｊ４を示す平面図、第４図は前記第１図の半導体製造
装置のチャック移送部１７を示す側面図、第５図は一個
の半導体装置の中に複数個の半導体素子を組み込んだ製
品を示す断面図、第６図は従来の半導体製造装置を示す
平面図、第７図は前記第６図の半導体製造装置の半導体
素子供給部６４、ゲージング部６５及びチャック移送部
６７を示す側面図である。 １１・・・リードフレーム搬送部、１２・・・リードフ
レーム供給部（第１１の供給部）、１３・・・リードフ
レーム、１４・・・接着剤供給部（第２の供給部）、１
５・・・半導体素子供給部（第３の供給部）、１６・・
・ゲージング部（位置決め部）、１７・・・チャック移
送部、１Ｂ・・・チャックホルダー（保持部）　、１８
ａ、　ｌ１ｌｂ・・・チャック（保持具）、１９・・・
リードフレーム収納部、２０・・・制御部、２１・・・
トンネル、２２・・・リードフレーム、２３・・・ＩＣ
チップ、２４・・・トランジスタチップ、２５・・。 トンネルカバー、２６・・・ガイド、２７・・・ヒータ
ブロック、２８・・・ヒータ、２９・・・ガス流路、３
１・・・Ｘテーブル、３２・・・Ｙテーブル、３３ａ、
　３３ｂ・・・ワイヤ半田供給装置、３４・・・ワイヤ
スプール、４１・・・ボールスクリュー４２・・・シー
ト、４３・・・半導体素子、４４・・・ＸＹテーブル、
４５・・・半導体素子突上げ部、４６・・・ビン、４７
・・・位置決め部品、１０１・・・マウントヘッド部（
接合部）。

Claims (3)

    【特許請求の範囲】
  1. （１）ａ、複数のリードフレームが配置される第１の供
    給部と、 ｂ、前記第１の供給部から供給されるリードフレームを
    還元又は非酸化の雰囲気中において間欠的に搬送する搬
    送部と、 ｃ、前記搬送部に付設され、前記リードフレーム上に接
    着剤を供給する第２の供給部と、ｄ、複数の半導体素子
    が配置される第３の供給部と、 ｅ、前記第３の供給部から供給される半導体素子の位置
    決定を行なう位置決め部と、 ｆ、前記搬送部に付設され、前記リードフレーム上に半
    導体素子を接合する接合部と、 ｇ、半導体素子接着後のリードフレームを収納する収納
    部と、 ｈ、前記第３の供給部と前記位置決め部との間において
    、及び前記位置決め部と前記接合部との間においてそれ
    ぞれ半導体素子の移送を行なう移送部と、 ｉ、前記第１の供給部、前記搬送部、前記第２の供給部
    、前記第３の供給部、前記位置決め部、前記接合部、前
    記収納部及び前記移送部の各動作を自動制御する制御部
    と を具備することを特徴とする半導体製造装置。
  2. （２）前記第２の供給部は、少なくとも二つ以上の供給
    装置を有しており、かつ、互いの供給装置における接着
    剤の供給ピッチは、リードフレームのアイランドのピッ
    チの整数倍となっていることを特徴とする請求項１記載
    の半導体製造装置。
  3. （３）前記移送部は、半導体素子を保持するための保持
    部を有しており、かつ、前記保持部には、少なくとも二
    つ以上の保持具が装備されていることを特徴とする請求
    項１記載の半導体製造装置。
JP2189485A 1990-07-19 1990-07-19 半導体製造装置 Expired - Fee Related JP2619123B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2189485A JP2619123B2 (ja) 1990-07-19 1990-07-19 半導体製造装置
KR1019910012221A KR950014676B1 (ko) 1990-07-19 1991-07-18 반도체 제조장치
US08/024,913 US5871610A (en) 1990-07-19 1993-03-02 Apparatus for automatically mounting a plurality of semiconductor chips on a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2189485A JP2619123B2 (ja) 1990-07-19 1990-07-19 半導体製造装置

Publications (2)

Publication Number Publication Date
JPH0476926A true JPH0476926A (ja) 1992-03-11
JP2619123B2 JP2619123B2 (ja) 1997-06-11

Family

ID=16242052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2189485A Expired - Fee Related JP2619123B2 (ja) 1990-07-19 1990-07-19 半導体製造装置

Country Status (3)

Country Link
US (1) US5871610A (ja)
JP (1) JP2619123B2 (ja)
KR (1) KR950014676B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481527B1 (ko) * 1998-04-02 2005-06-08 삼성전자주식회사 다이 본딩 장치
US6248201B1 (en) * 1999-05-14 2001-06-19 Lucent Technologies, Inc. Apparatus and method for chip processing
US6168963B1 (en) * 1999-06-21 2001-01-02 Lucent Technologies, Inc. System for adhering parts
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
TWI236321B (en) * 2003-04-10 2005-07-11 Protec Co Ltd Tape feeder for chip mounters
US8215005B2 (en) * 2007-12-03 2012-07-10 Panasonic Corporation Chip mounting system
CN115020309B (zh) * 2022-08-09 2022-10-14 四川晁禾微电子有限公司 一种引线框架排列装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5446472A (en) * 1977-09-20 1979-04-12 Nec Corp Device and method for fabrication of semiconductor device
JPH01121926U (ja) * 1988-02-13 1989-08-18

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909933A (en) * 1973-03-30 1975-10-07 Western Electric Co Method for transferring and bonding articles
DE3303951A1 (de) * 1983-02-05 1984-08-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Bestueckungstisch zum manuellen bestuecken von schaltungstraegern
JPH0777308B2 (ja) * 1987-05-28 1995-08-16 三洋電機株式会社 部品装着装置
JPH01121926A (ja) * 1987-11-06 1989-05-15 Nec Corp メモリ回路
US4855007A (en) * 1988-06-03 1989-08-08 Motorola Inc. Automatic die attach workholder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5446472A (en) * 1977-09-20 1979-04-12 Nec Corp Device and method for fabrication of semiconductor device
JPH01121926U (ja) * 1988-02-13 1989-08-18

Also Published As

Publication number Publication date
KR950014676B1 (ko) 1995-12-13
US5871610A (en) 1999-02-16
KR920003498A (ko) 1992-02-29
JP2619123B2 (ja) 1997-06-11

Similar Documents

Publication Publication Date Title
JPH0476926A (ja) 半導体製造装置
JP2019192820A (ja) ワーク処理装置及びボール搭載装置
JPS6136938A (ja) 半導体デバイスのボンデイング装置
JP7205941B2 (ja) ボンディング装置
JP3857949B2 (ja) 電子部品実装装置
JPH0793305B2 (ja) バンプ形成方法およびバンプ形成装置
JPWO2004030078A1 (ja) 接合装置
JP2002368023A (ja) 半導体装置の製造方法
JP2000022394A (ja) 電子部品の実装装置および実装方法ならびにフラックス転写装置および転写方法
JP3645795B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2002050861A (ja) 常温接合装置及び方法
JP2000068331A (ja) 電子部品のボンディング装置およびボンディング方法
JP4547285B2 (ja) バンプ形成装置
JPH11261292A (ja) Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
JPS63244641A (ja) ダイ供給方法およびトレイキヤリアダイ供給体
JP2013168465A (ja) キャリブレート用ターゲット治具および半導体製造装置
JPH07176552A (ja) ダイボンディング装置
KR102708943B1 (ko) 본딩 장치
JP2005311013A (ja) ダイボンディング装置
JPS6386551A (ja) バンプ形成方法
JP3068332B2 (ja) 半導体部品製造装置
KR100252316B1 (ko) 리드 프레임의 코팅장치
JP2023134301A (ja) 半導体製造装置、塗布装置および半導体装置の製造方法
TW202322227A (zh) 晶粒接合裝置以及晶粒接合方法
JP2984381B2 (ja) インナリードボンディング装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees