JPH0446488B2 - - Google Patents

Info

Publication number
JPH0446488B2
JPH0446488B2 JP61030608A JP3060886A JPH0446488B2 JP H0446488 B2 JPH0446488 B2 JP H0446488B2 JP 61030608 A JP61030608 A JP 61030608A JP 3060886 A JP3060886 A JP 3060886A JP H0446488 B2 JPH0446488 B2 JP H0446488B2
Authority
JP
Japan
Prior art keywords
signals
storage
binary
reconfigurable
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61030608A
Other languages
English (en)
Other versions
JPS61224520A (ja
Inventor
Esu Kaataa Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JPS61224520A publication Critical patent/JPS61224520A/ja
Publication of JPH0446488B2 publication Critical patent/JPH0446488B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はコンフイグラブル論理要素に関し、特
にコンフイグラブル組合せ論理要素とコンフイグ
ラブル記憶要素とコンフイグラブル出力選択論理
回路とを有するコンフイグラブル論理要素に関す
る。コンフイグラブル記憶要素の出力信号は、コ
ンフイグラブル組合せ論理回路及び出力選択論理
回路両者の入力信号となる。出力選択論理回路の
出力信号は、組合せ論理要素の出力信号と記憶要
素の出力信号とから選択される。
〈従来の技術〉 同一出願人による特願昭60−121357号明細書に
は、最終的に製造される集積回路のコンフイギユ
レーシヨン（configuration）即ち構成を、該集
積回路がシステム内に組み付けられた場合であつ
ても、適宜変更して、同一の集積回路について複
数の論理機能の中からいずれか任意のものを実現
することができる、所謂コンフイグラブル
（configurable）な構造が開示されている。これ
は、それぞれに、要求されるタスク・目的に応じ
て複数の論理機能のいずれをも実現し得るように
構成（configure）することができる複数の「コ
ンフイグラブル」即ち「構成を変更可能な」論理
要素（以下、コンフイグラブル論理要素という）
を提供することにより達成される。
コンフイグラブル論理要素とは、複数の論理機
能のいずれをも実現し得るようにチツプに記憶さ
れた制御ビツトもしくはチツプに伝送された制御
ビツトに応じて作動するスイツチにより電気的に
相互接続し得る複数のデバイスの組合せを意味す
る。前記特許出願明細書中に開示されているコン
フイグラブル論理要素は、例えば、ANDゲート、
フリツプフロツプ、インバータ、NORゲート、
エクスクルーシブORゲート及び更に複雑な機能
を実現するべくこれらの基礎的機能を組合せてな
るものなどにより提供される１個又は複数の機能
を提供するために必要なすべての回路要素を備え
ている。コンフイグラブル論理要素により達成さ
れるべき特定の機能は、制御論理回路からコンフ
イグラブル論理要素に供給される制御信号により
定められる。この制御信号に応じて、コンフイグ
ラブル論理要素は、ANDゲート、ORゲート、
NORゲート、NANDゲート、エクスクルーシブ
ORゲートその他複数の論理機能のいずれかを、
その物理的構造を変化させることなく実現するこ
とができる。
コンフイグラブル論理要素により実現されるべ
きこのような複数の機能の任意のものを実現し得
るような構造がチツプ上に形成される。これは、
コンフイグラブル論理要素のコンフイギユレーシ
ヨンを制御するような制御信号を記憶及び発生す
る制御論理回路を準備することにより可能とな
る。
或る実施例に於ては、制御信号が、コンフイグ
ラブル論理要素を含む集積回路チツプの一部とし
て一体的に形成された制御論理回路により記憶及
び伝送される。しかしながら、必要に応じて、制
御信号をコンフイグラブル論理要素が形成されて
いる集積回路の外部に於いて記憶及び又は生成さ
れるようにし、これをコンフイグラブル論理要素
のピンに伝送されるようにすることもできる。
一般に、コントロールビツトとしての特定の組
の制御信号が、コンフイグラブル論理要素のコン
フイギユレーシヨンを制御するべく、制御論理回
路からコンフイグラブル論理要素に伝送される。
集積回路チツプ上のコンフイグラブル論理要素に
供給されるべき実際の制御ビツトの組の内容は、
チツプ上のコンフイグラブル論理要素により実現
されるべき機能に依存する。
〈発明が解決しようとする問題点〉 本発明の主な目的は、極めて多様な機能を実現
し得るコンフイグラブル論理要素を提供すること
にある。
〈問題点を解決するための手段〉 本発明に基づくコンフイグラブル論理要素は、
極めて多様な機能を実現し得るものである。この
コンフイグラブル論理要素は、組合せ論理要素、
記憶要素及び出力選択論理回路を有し、これら各
要素のコンフイギユレーシヨンは制御ビツトによ
つて構成（configure）される。記憶要素からの
選択されたフイードバツク信号と共にコンフイグ
ラブル論理要素に送られる選択された入力信号
は、組合せ論理要素への入力信号となる。組合せ
論理要素の出力信号と共にコンフイグラブル論理
要素の入力信号は、コンフイグラブル記憶要素の
入力信号となる。出力選択論理回路は、組合せ論
理要素及び記憶要素の出力信号から選択された出
力信号を供給する。
〈実施例〉 以下、本発明の好適実施例を添付の図面につい
て詳しく説明する。
第１図はコンフイグラブル論理要素により実現
し得る論理機能を示すもので、第１図に示された
28個の機能は、単に例示のために列挙されたもの
で、所望に応じて列挙されていない機能をもコン
フイグラブル論理要素により実現することも可能
である。
第 １ 表要 素 機 能 1 ANDゲート 2 NANDゲート 3 反転入力を有するANDゲート 4 反転入力を有するNANDゲート 5 ORゲート 6 NORゲート 7 エクスクルーシブORゲート 8 エクスクルーシブNORゲート 9 ３入力ANDゲート 10 ３入力NANDゲート 11 ３入力ORゲート 12 ３入力NORゲート 13 ANDゲートを有する１つの入力を有す
るORゲート 14 ANDゲートを有する１つの入力を有す
るNORゲート 15 ORゲートを有する１つの入力を有する
ANDゲート 16 ORゲートを有する１つの入力を有する
NANDゲート 17 １つの反転入力を有する３入力ANDゲ
ート 18 １つの反転入力を有する３入力NAND
ゲート 19 １つの反転入力を有する３入力ORゲー
ト 20 １つの反転入力を有する３入力NORゲ
ート 21 ２者択一入力のマルチプレクサ 22 ２者択一反転入力のマルチプレクサ 23 リセツトを有する“Ｄ”フリツプフロツ
プ 24 セツトリセツトラツチ 25 リセツト及び反転出力を有する“Ｄ”フ
リツプフロツプ 26 リセツト及び反転出力を有するセツトリ
セツトラツチ 27 セツトを有する“Ｄ“フリツプフロツプ 28 セツト及び反転出力を有する“Ｄ”フリ
ツプフロツプ 第２図は、２つの変数Ａ及びＢについてもすべ
ての有用な基本的機能を実現し得る１つの態様の
内部論理構造を示す。この機能は、制御リードＣ
０、０、Ｃ２、２、……に加えられたコンフ
イギユレーシヨン制御信号Ｃ０、０、Ｃ２、
２、……により選択される。本実施例の場合、す
べての制御リードは、Ｎチヤンネルエンハンスメ
ントモードパストランジスタのゲートに接続され
ている。第２図に示された構造によりANDゲー
トの機能を実現するためには、ＮチヤンネルＮハ
ンスメントモードパストランジスタ２９ｃおよび
２９ｄのゲートに接続されたコンフイギユレーシ
ヨン制御リードＣ１及びＣ０にハイレベル信号を
加えることによりパストランジスタ２９ｃ及び２
９ｄを導通させ、符号Ａ及びＢが付された入力リ
ードをインバータ２１及び２２の前後端に亘つて
シヤントする。
ローレベル信号がコンフイギユレーシヨン制御
リード０及び１に加えられ、インバータ２１
及び２２の出力信号をANDゲート２５から遮断
する。更に、リードＣ５のハイレベル信号が
ANDゲート２５に加えられ、このANDゲート２
５をイネーブルさせる。このようにして、３入力
ANDゲート２５が、信号Ａ及びＢに対して２入
力ANDゲートとして機能するようになる。AND
ゲート２５の出力信号は、NORゲート２６の入
力信号を提供する。NORゲート２６に加えられ
る第２の入力信号は、ANDゲート２４の出力信
号から得られる。ANDゲート２４の出力信号は、
コンフイギユレーシヨン制御リードＣ４に論理０
信号を加えることにより論理０状態に保持され
る。制御信号Ｃ２及びＣ３は、どのレベルにあつ
ても良いものであつて、これらの信号がハイ及び
ローのいずれであつてもANDゲート２４の出力
信号に対して影響を与えない。ANDゲート２４
の出力信号が論理０であり、NORゲート２６へ
の３状態制御入力信号が論理０であるため、
ANDゲート２５、ANDゲート２４及びNORゲ
ート２６が互いに共同して、入力信号Ａ及びＢに
対して１つのNANDゲートとして機能すること
が容易に理解されよう。NORゲート２７に加え
られる３状態制御信号が（リセツト時を除いて）
論理０であるため、NORゲート２７は、NORゲ
ート２６の出力信号に対してインバータとして機
能する。NORゲート２６の出力信号は、Ｎチヤ
ンネルトランジスタ２９Ａのゲートに加えられ
る。このトランジスタ２９Ａのソースは接地さ
れ、そのドレーンは出力リード２８に接続されて
いる。そして、NORゲート２６の出力信号は、
Ｎチヤンネルトランジスタ２９ｂのゲートに加え
られる。トランジスタ２９ｂのソースは、電源に
接続され、このトランジスタのドレーンは、出力
リード２８及びＮチヤンネルトランジスタ２９ａ
のドレーンに接続されている。従つて、トランジ
スタ２９ａ及び２９ｂは、NORゲート２６の出
力信号に対してインバータとして機能する。この
ように、上記したよう構成された第２図の構造
は、信号Ａ及びＢに対してANDゲートとして機
能する。このような要領にて、コンフイギユレー
シヨン制御リードＣ０〜Ｃ５に適切な制御信号を
加え、該構造内の適切なパストランジスタ及びゲ
ートを作動させることにより他の論理機能を実現
することができる。
第３Ａ図は、入力信号の16通りの組合せのいず
れに対してもある出力信号を発生し得るような16
ビツトRAMを示す。入力信号Ａ及びＢは、Ｘデ
コーダを制御することにより、16ビツトRAM内
の４つのコラムのいずれかを選択する。入力信号
Ｃ及びＤは、Ｙデコーダを制御し、16ビツト
RAMの４つのローのいずれか１つを選択する。
このようにして、16ビツトRAMは、選択された
ロー及びコラムの交点のビツトに対応する出力信
号を発生する。このような交点が16個あり、従つ
て16種のビツトを発生することができる。16ビツ
トにより表される機能の組合せとして２＊＊16
（216）通りが可能である。従つて、RAM内の16
ビツトによりNORゲートがシミユレートされる
場合、RAMのためのカルノーマツプは第３図に
示されるようなものとなる。
第３Ｃ図に於て、第１のロー（Ａ＝０及びＢ＝
０を表す）及び第１のコラム（Ｃ＝０及びＤ＝０
を示す）の交点のビツトを除いてすべてのビツト
が０である。16ビツトRAMによりごく希に用い
られる機能を実現したい場合（例えば、Ａ＝１、
Ｂ＝０、Ｃ＝０及びＤ＝０に対して入力信号
「１」）を得たい場合、第２のロー及び第１のコラ
ムの交点にバイナリ「１」が記憶される。Ａ＝
０、Ｂ＝０、Ｃ＝０及びＤ＝０の時及びＡ＝１、
Ｂ＝０、Ｃ＝０及Ｄ＝０の時のいずれかにあつて
もバイナリ「１」が得られるようにしたい場合、
バイナリ「１」が、第１のコラムの第１のロー及
び第２のローとの交点に記憶される。このような
RAMの記憶状態に対応する論理回路が第３Ｄ図
に示されている。このように、第３Ａ図のRAM
は、２＊＊16通りの論理機能のいずれをも旨くし
かも単純に表すことができる。
第３Ｂ図は、16個のセレクトビツトのいずれを
も生成し得るような別の構造を示す。「16セレク
トビツト」というラベルが付された左側の垂直コ
ラムのレジスタ０〜15はそれぞれバイナリ「１」
又は「０」からなる選択された信号を有する。
Ａ、Ｂ、Ｃ及びＤの適切な組合せを選択すること
により、16セレクトビツトレジスタの16個の位置
の或る位置に記憶されている或るビツトが出力リ
ードに伝送される。例えば、「１」レジスタのビ
ツトを出力リードに伝送する場合、信号Ａ、Ｂ、
Ｃ及びＤが、そのようなラベルが付されたリード
に加えられる。16セレクトビツトレジスタの16個
の位置の内「15」というラベルが付された信号を
出力リードに伝送する場合、信号Ａ、Ｂ、Ｃ、及
びＤが適切なコラムに加えられる。このようにし
て、この構造を用いて、２＊＊16個の論理機能の
いずれをも実現することができる。
第４Ａ図は、９個のコンフイグラブル論理要素
を有するコンフイグラブル論理アレイを示す。第
４Ａ図に示されているように、９つのコンフイグ
ラブル論理要素４０−１〜４０−９のそれぞれ
が、複数の入力リードと１つ又は複数の出力リー
ドとを有する。各入力リードは、選択された一般
的相互接続リードを入力リードに接続する複数の
アクセスジヤンクシヨンを有する。第４Ａ図に於
ては、コンフイグラブル論理要素４０−７の入力
リード２のアクセスジヤンクシヨンにはＡ１〜Ａ
４というラベルが付されている。他の入力リード
のためのアクセスジヤンクシヨンは、図示されて
いるのみで、図面の繁雑化を避けるために格別ラ
ベルが付されていない。同様に、各コンフイグラ
ブル論理要素の各出力リードは、当該出力リード
を一般的相互接続リードの対応するものに接続す
る複数のアクセスジヤンクシヨンを有する。第４
Ａ図に於て、これらのアクセスジヤンクシヨン
が、各コンフイグラブル論理要素の各出力リード
について図示されている。コンフイグラブル論理
要素４０−７の出力リードのためのアクセスジヤ
ンクシヨンにはＢ１〜Ｂ５というラベルが付され
ている。入力リード及び出力リードのいずれでも
ない第４Ａ図に示されているリードは、一般的相
互接続リードと呼ばれるもので、入力リード及び
出力リードのためのアクセスジヤンクシヨンでな
い第４Ａ図に示されているジヤンクシヨンは、一
般的相互接続ジヤンクシヨンと呼ばれるものであ
る。
第４Ａ図に示されているように、プログラマブ
ルアクセスジヤンクシヨン及び、一般的相互接続
リード及び種々のリードを他のリードに接続する
プログラマブル一般相互接続ジヤンクシヨンを有
する一般相互接続構造と共に９つの論理要素が集
積回路チツプ上に集積されている。一般相互接続
構造は、１組の一般相互接続リード及びプログラ
マブルジヤンクシヨンを有し、プログラマブルジ
ヤンクシヨンは、一般相互接続構造内の各一般相
互接続リードについて特定の一般相互接続リード
を一般相互接続構造内の１つ又は複数のリードに
接続する一般相互接続ジヤンクシヨンを支配する
プログラムが存在するような特性を有する一般相
互接続リードを相互接続する。更に、コンフイグ
ラブル論理アレイ内の任意のコンフイグラブル論
理要素の特定の出力リードについてそしてコンフ
イグラブル論理アレイ内の任意のコンフイグラブ
ル論理要素の特定の入力リードによいて、前記し
た特定の出力リードが前記した特定の入力リード
に接続されるような当該ジヤンクシヨンを支配す
るプログラムが存在する。特定の出力リードから
特定の入力リードに至る導電路は、常に２つのア
クセスジヤンクシヨン及び一般相互接続リードの
少なくとも一部を含む。例えば、コンフイグラブ
ル論理要素４０−８の出力リードからコンフイグ
ラブル論理要素４０−７の第２の入力リードに至
る導電路は、アクセスジヤンクシヨンＡ７及びＢ
７及び一般相互接続リードの部分Ｐを有する。一
般に、１つのコンフイグラブル論理要素の出力リ
ードから他のコンフイグラブル論理要素の入力リ
ードに至る導電路は、更に１つ又は複数の一般相
互接続ジヤンクシヨンを含む。
論理要素４０−１〜４０−９のそれぞれは、第
２図に示されたような回路又は複数の論理機能の
いずれをも実現し得るような第２図に示されたよ
うに構成される同様の構造を有する回路の集合か
らなる。この回路をプログラムするためには（コ
ンフイグラブル相互接続スイツチ及びコンフイグ
ラブル論理要素の両者をプログラムするために
は）、コンフイグラブル制御入力リードとして特
定される入力リードに、選択されれた信号を加え
ることにより、論理要素のそれぞれに所望の論理
機能を実現させ、所望に応じて論理要素を相互接
続する。第４Ａ図に於て、コンフイギユレーシヨ
ン制御信号の為の入力リードとしてのリードが特
に特定されていない。しかしながら、このリード
として、任意のＩ／Ｏパツドを用いることができ
る。
コンフイギユレーシヨン制御ビツトは、第５図
に示されているプログラム用レジスタに通常記憶
されている種々の設計条件に応じて直列又は並列
にコンフイグラブル論理アレイに入力される。或
いは、コンフイギユレーシヨン制御ビツトをチツ
プ上のメモリーに記憶しておいても良い。更に、
特にプログラム用のレジスタにコンフイギユレー
シヨン制御信号を伝送するために用いられるよう
な入力クロツク信号のために別のＩ／Ｏパツドを
用いると良い。第４Ａ図に示されたコンフイグラ
ブル論理アレイが構成された時、論理要素４０−
１〜４０−９の選択された出力信号が選択された
Ｉ／Ｏパツドに供給される。第４Ｂ図は第４Ａ図
に用いられたジヤンクシヨンのシンボルの意味を
示す。
論理要素４０−１（第４Ａ図）などの論理要素
を構成するために、例えば第２図に示されたよう
なリードＣ０〜Ｃ５などのコンフイギユレーシヨ
ン制御リードに或る数のビツトを供給しなければ
ならない。このために、例えば、シフトレジスタ
が、各コンフイグラブル論理要素の一部として用
いられる。第５図は、このような目的に用いるこ
とのできるシフトレジスタを示す。第５Ａ図のシ
フトレジスタは２つの基本的な記憶セルを有す
る。各記憶セルは、１ビツトの情報を記憶するこ
とができる。云うまでもなく、実際のシフトレジ
スタは、それが一部を成す論理要素をその所望の
コンフイギユレーシヨンに構成するために必要な
数の記憶セルを有するものであつて良い。実際の
作動に際して、入力信号が入力リード５８に加え
られる。
第６Ｄ図に示されているように、この入力信号
は、所望の論理機能を実現するコンフイグラブル
論理要素を構成するように、かつアクセスジヤン
クシヨン又は後述する一般相互接続リード間の一
般相互接続ジヤンクシヨンを構成する（プログラ
ムする）ようにコンフイギユレーシヨン制御ビツ
トとしてシフトレジスタに供給されるべきビツト
列を有する。このようにして、入力リード５８に
加えられる一連のパルスは、シフトレジスタの記
憶セルに記憶された場合に、所望の機能及び又は
相互接続状態を適切な要領にて達成するようなコ
ンフイギユレーシヨン制御ビツトを生成する。例
えば、第２図の回路をANDゲートを形成するよ
うに構成する場合、パルスＣ０，Ｃ１，Ｃ２，Ｃ
３，Ｃ４及びＣ５は１、１、Ｘ、Ｘ、０及び１に
より表される。
入力リード５８に加えられるパルス列は、リー
ド５７及び５９にそれぞれ加えられるクロツクパ
ルスφ1及びφ2に同期している。従つて、作動の
初期段階に於て、クロツクパルスφ１がハイとな
り（第６Ａ図）、クロツクパルスφ２がローとな
ると（第６Ｂ図）、ホールド信号（第６Ｃ図）が、
シフト中にローとなり、直列接続されたシフトレ
ジスタの記憶セル５−１，５−２などを通過する
データの流れが容易化される。
パターン「01010」をシフトレジスタ内にシフ
トする場合、以下の動作が行われる。即ち、クロ
ツク周期ｔ１の第１の略半周期の間リード５８上
の入力信号がローとなる。インバータ５１−１の
出力信号１は、入力信号がローレベルとなり、
φ１かハイレベルとなるのに応答してパストラン
ジスタ５０−１をイネーブルする。第１のクロツ
ク周期ｔ１が或る時間経過すると、クロツク信号
のφ１がローとなり（第６Ａ図）、クロツク信号
φ２がその直後にハイとなり（第６Ｂ図）、パス
トランジスタ５５−１をイネーブルする。このよ
うにして、ハイレベル出力信号１が、イネーブ
ルされたパストランジスタ５５−１を介してイン
バータ５２−１の入力リードに伝送され、インバ
ータ５２−１の出力リード上にローレベル出力信
号Ｑ１を発生させる。
このようにして、周期ｔ１の最後の段階に於て
は、インバータ５２−１からの出力信号Ｑ１（第
６Ｆ図）がローレベルとなる。第２のセル内のイ
ンバータ５１−２及び５２−２からの出力信号
２及びＱ２は、これらのインバータの信号を既知
の状態に変更するために既知信号が第２の記憶セ
ル５−２に伝送されていないため、依然不確定の
状態にある。
第２の周期（第６Ａ図に符号ｔ２により示され
る）の初期の段階に於て、φ１はハイとなり（第
６Ａ図）、φ２は、周期ｔ１が終了する前に既に
ローとなつていることから、ローとなつている
（第６Ｂ図）。入力信号（第６Ｄ図）は、バイナリ
「１」を表すハイレベルに上昇しており、従つて
インバータ５１−１の出力信号１がローレベル
となつている。インバータ５２−１の出力信号Ｑ
１は、パストランジスタ５５−１がローレベルで
あるφ２信号により遮断されているため、依然ロ
ーの状態にある。第２の周期に於てある時間が経
過した後、先ずφ１がローとなり、短時間の後に
φ２がハイとなる。この時、出力信号１は、パ
ストランジスタ５５−１を経てインバータ５２−
１に伝送され、インバータ５２−１からの出力信
号Ｑ１をハイレベルに押上げる。
Ｑ１がハイレベルであつてパストランジスタ５
３−２をイネーブルした時に、Ｑ１の前回のロー
レベル信号がインバータ５１−２の出力信号２
をハイレベルに押上げてあり、パストランジスタ
５５−２をイネーブルするべく周期ｔ２の後半に
於てφ２がローレレベルからハイレベルに変化す
ることにより、インバータ５２−２からの出力信
号Ｑ２がローレベルに押下げられる。このように
して、リード５８の入力信号（第６Ｄ図）が、シ
フトレジスタ内の各記憶セル５−１，５−２，５
−３などへと伝送される。
所望の情報がシフトレジスタに伝送されると、
ホールド信号（第６Ｃ図）がイネーブルされ（即
ちハイレベルに押上げられ）、インバータ５２の
出力リードからのフイードバツクリード５０−
１，５０−２，５０−３などをインバータ５１の
入力リードに接続し、情報を各セル内に半永久的
にホールドする。実際の作動に際して、特定のセ
ル、例えば５−１に記憶された信号は、コンフイ
ギユレーシヨン制御回路又は相互接続パスデバイ
スに接続される。
シフトレジスタの出力信号Ｑ１，１，Ｑ２，
Ｑ２などは、論理要素の（コンフイギユレーシヨ
ン）制御入力又は一般相互接続ジヤンクシヨンの
パスデバイスに直接接続されている。
φ１がローの時、φ１及びホールド信号をハイ
に押上げ、データを半永久的にホールドすること
ができる。φ１及びφ２をハイとし、ホールドを
ローとすることにより、シフトレジスタの入力を
セツト又はクリアすることによりシフトレジスタ
全体をセツト又はクリアすることができる。この
信号がシフトレジスタの全体に及び、各レジスタ
をクリアするためにある一定のセツト／リセツト
時間が必要となる。言うまでもなく、この時間
は、シフトレジスタの全長に依存する。
シフトレジスタは、その動的過程にあつては、
シフトされる情報を、シフトレジスタのインバー
タ５１−１，５２−１，５１−２，５２−２など
を有する（第５図に示されていないが公知の）ト
ランジスタのゲートの電荷として記憶するように
して作動する。これらのインバータは公知型式の
ものであつて、その詳細な説明を省略する。ダイ
ナミツクシフトレジスタは、６個のトランジスタ
を用い、従つてその必要とする面積が小さいた
め、ダイナミツクシフトレジスタを用いることに
意味がある。ダイナミツクシフトレジスタは、１
つのトランジスタを付加するのみによりスタチツ
クラツチに変更される。従つて、ダイナミツクシ
フトレジスタ（スタチツクラツチ）は、回路を大
幅に複雑化することなく、また半導体の面積を多
く必要とすることなく、コンフイグラブル論理要
素の一部として容易に製造することができる。ホ
ールド信号が存在することから、またシフトレジ
スタをホールドすることによりデータが自動的に
リフレツシユされることから、ダイナミツクシフ
トレジスタはスタチツクラツチとなることができ
る。従つて、別個のリフレツシユ回路が不必要と
なる。
上記から、ダイナミツクシフトレジスタ（スタ
チツクラツチ）は、一旦ホールド状態にラツチさ
れればリフレツシユされる必要がないことが理解
出来よう。これは、例えばリード５０−１を含む
フイードバツク回路及び記憶セル５−１のパスト
ランジスタ５４−１を用いることにより達成する
ことができる。
第７図は、コンフイグラブル組合せ論理回路１
００、コンフイグラブル記憶回路１２０及びコン
フイグラブル出力セレクト論理回路１４０を有す
る本発明に基づくコンフイグラブル論理要素９９
を示すブロツク図である。組合せ論理回路１００
は、コンフイグラブル論理要素９９に加えられる
Ｎ個のバイナリ入力信号及び論理回路１２０から
のＭ個のバイナリフイードバツク信号を受ける。
組合せ論理回路１００は、複数のコンフイギユレ
ーシヨンに構成（configure）することができる。
各状態は、組合せ論理回路への入力信号の１つ又
は複数の選択された部分集合としての１つ又は複
数の選択された組合せ論理機能を実現することが
できる。組合せ論理回路１００のコンフイギユレ
ーシヨンが変更可能であるため、異なる複数の機
能を実現するために用いることができる。しか
も、２つ以上の機能を同時に実現し、これらをコ
ンフイグラブル論理要素１００の異なる出力リー
ドに出現させることができる。
詳しく言うと、組合せ論理回路１００は、Ｍ＋
Ｎ個のバイナリ入力信号からＫ個（Ｋ≦Ｍ＋Ｎ）
のバイナリ入力信号を選択する。組合せ論理回路
１００は、組合せ論理回路１００がそれぞれ前記
Ｋ個のバイナリ信号の部分集合の関数である第１
の組の機能を実現するような第１の組の値と、前
記第１の組の機能と等しくない第２の組の機能を
実現するような第２の組の値とを少なくとも含む
ような第１の組のコンフイギユレーシヨン制御信
号からなる複数の組の値に応答する。
或る実施例に於ては、組合せ論理回路１００
は、Ｋ個のバイナリ信号の関数としての２＊＊
（２＊＊Ｋ）（22k）個のバイナリ値の１つを選択
するような第１のコンフイギユレーシヨンと、Ｋ
個の選択されたバイナリ入力信号の第１の選択さ
れたＫ−１個の入力信号の関数として２＊＊［２
＊＊（Ｋ−１）］（即ち22(k-1)）個の値の１つを選
択しかつＫ個の選択されたバイナリ入力信号から
選ばれた第２のＫ−１個の入力信号の関数として
の２＊＊［２＊＊（Ｋ−１）］個のバイナリ値の
１つを選択するような第２のコンフイギユレーシ
ヨンとを有する。（第２の組のＫ−１個の信号は、
第１のＫ−１個の信号と必ずしも異なるものであ
る必要はない。）このような組合せ論理回路１０
０の作動の要領は、後記する第８図の実施例を参
照することにより一層容易に理解されよう。
記憶回路１２０もそのコンフイギユレーシヨン
を変更可能であつて、そのコンフイギユレーシヨ
ンに応じて、例えばセツト及びリセツトを有する
透明なラツチ回路、セツト及びリセツトを有する
Ｄフリツプフロツプ回路、エツジ検出回路、シフ
トレジスタの１つのステージ、カウンターの１つ
のステージなどであつて良い１つ又は複数の記憶
要素を実現するようにプログラムすることができ
る。コンフイグラブル記憶回路１２０は、バス１
６１上の組合せ論理回路１００からの出力信号及
び入力バス１６０上の組合せ論理回路のＮ個の入
力信号から選択された信号及びクロツク信号を受
ける。出力選択論理回路１４０は、組合せ論理要
素及び記憶回路の出力信号から選ばれた信号とし
ての出力信号を供給するように構成される。
第８図は、第９図に示されたコンフイグラブル
論理要素の一実施例を示す。第８図に於て、コン
フイグラブル論理要素９９の４つの入力信号が
Ａ、Ｂ、Ｃ及びＤ（即ちＮ＝４）として示されて
いる。記憶回路１２０がスイツチ１０７に１つの
フイードバツク信号Ｑを供給するのみであるた
め、Ｍ＝１である。第８図に於て、信号Ａ、Ｂ及
びＣ及びＤ又はＱが、５つの信号Ａ、Ｂ、Ｃ、Ｄ
及びＱから選択されるため、Ｋ＝４である。組合
せ論理回路要素１００はコンフイグラブルスイツ
チ１０１〜１０７，１１３，１１４、８ビツト
RAM１０８及び１０９、１−８選択論理回路１
１０，１１１、マルチプレクサ１１２及び、スイ
ツチ１１３及び１１４に対するコンフイギユレー
シヨン制御リード１１５を有する。各コンフイグ
ラブルスイツチは、前記したようにリード（リー
ド１１５以外は図示省略されている）上の図示さ
れないプログラム用レジスタからの制御ビツトに
より構成される。スイツチ１０１は、その出力信
号として信号Ａを供給するように、又は、その出
力信号として信号Ｂを供給するように構成するこ
とができる。同様にして、スイツチ１０２〜１０
７は、その出力信号としてその２つの入力信号か
ら選ばれた一方を供給するように構成することが
できる。
従つて、例えば、コンフイギユレーシヨン制御
ビツトとして或る選択を行つた場合、スイツチ１
０７は信号Ｄを供給し、バイナリ信号Ａ、Ｃ及び
Ｄが、１−８選択論理回路１１０及び１−８選択
論理回路１１１に対してスイツチ１０１〜１０
３，１０４〜１０７を介して供給される。バイナ
リ信号Ａ、Ｃ及びＤの８つの可能な組合せのそれ
ぞれについて選択論理回路１１０は、RAM１０
８内の異なる記憶要素を選択し、選択された位置
に記憶されたビツトを出力する。１−８選択論理
回路１１１は、８ビツトRAM１０９に対して同
様の動作を行う。マルチプレクサ１１２は、信号
Ｂの状態に応じて、選択論理回路１１０からの出
力信号又は選択論理回路１１１からの出力信号を
供給する。このコンフイギユレーシヨンに於て
は、リード１１５に加えられた制御ビツトによ
り、スイツチ１１３及び１１４が、マルチプレク
サ１１２からの出力信号を組合せ論理要素１００
の出力リードＦ１及びＦ２に同時に伝送するよう
になる。２つの８ビツトRAM１０８及び１０９
は、バイナリビツトにより２＊＊16通りの異なる
状態にプログラム可能である。８ビツトRAMに
プログラムされた状態に応じて、４つのバイナリ
変数Ａ、Ｂ、Ｃ及びＤについて２＊＊16＝２＊＊
（２＊＊４）通りの可能な論理機能のいずれか１
つをコンフイグラブル論理要素１００により実現
し得るようになる。この場合Ｋ＝４であり、論理
機能は、バイナリ値を有するバイナリ変数の関数
からなる。
コンフイギユレーシヨン制御ビツトの別の組合
せを選択した場合、スイツチ１０７が、記憶回路
１２０からのフイードバツク信号９を供給し、ス
イツチ１０１〜１０３及び１０４〜１０７，１１
３，１１４のコンフイギユレーシヨンは前記と同
様である。コンフイグラブル論理要素１００は、
２つの８ビツトRAM１０８及び１０９の各プロ
グラム状態について４つのバイナリ変数Ａ、Ｂ、
Ｃ及びＱに於ける２＊＊16＝２＊＊（２＊＊４）
通りの可能な論理機能のいずれか１つを実現す
る。この場合もＫ＝４である。
更に異なるコンフイギユレーシヨン制御ビツト
を選択した場合、スイツチ１０１〜１０３は、信
号Ａ、Ｃ及びＱを供給し、スイツチ１０４〜１０
６は信号Ｂ、Ｃ及びＱを供給し、リード１１５に
加えられた制御信号が、スイツチ１１３及び１１
４を切替えることにより、リードＦ２に選択回路
１１０の出力信号をそしてリードＦ１に選択回路
１１１の出力信号をそれぞれ供給する。このよう
にして、リードＦ１上に、８ビツトRAM１０８
の２＊＊８＝２＊＊（２＊＊３）通りのプログラ
ム状態のそれぞれについて３つのバイナリ変数
Ａ、Ｃ及びＱについての２＊＊８＝２＊＊（２＊
＊３）通りの論理機能のいずれかを実現し、リー
ドＦ２上にて、RAM１０９の２＊＊８通りのプ
ログラム状態のそれぞれについて３つのバイナリ
変数Ｂ、Ｃ及びＱの２＊＊８＝２＊＊（２＊＊
３）通りの論理機能のいずれかを実現する。
一般に、４つの変数Ａ、Ｂ、Ｃ及びＤ／Ｑから
３つの変数を第１の選択として選択し、４つの変
数Ａ、Ｂ、Ｃ及びＤ／Ｑから３つの変数を第１の
選択として選択選択する場合について、８ビツト
RAM１０８の２＊＊８通りの可能なプログラム
状態のそれぞれについてリードＦ２上に第１の選
択として選ばれた３つの変数の２＊＊（２＊＊
３）通りの論理機能を実現し、かつRAM１０９
の２＊＊８通りの可能なプログラム状態のそれぞ
れについて出力リードＦ１上に第２の選択として
選ばれた３つの変数の２＊＊（２＊＊３）通りの
論理機能のいずれかを実現するようなコンフイグ
ラブル論理要素１００のコンフイギユレーシヨン
がそれぞれ存在する。
図示されない別の実施例に於ては、変数Ａ、
Ｂ、Ｃ及びＤ／Ｑから選ばれた２つの変数につい
ての任意の４つのバイナリ関数がコンフイグラブ
ル論理要素の４つの追加の出力リードに実現する
べく各８ビツトRAMに２つの１−４選択論理回
路を追加するように各８ビツトRAMを再分割す
るようにしている。同様にして、図示されない別
の実施例に於ては、32ビツトRAM、信号Ａ、
Ｂ、Ｃ及びＤ、及びフイードバツク信号Ｑがすべ
て、32ビツトRAMの各プログラム状態に対応す
るような２＊＊（２＊＊５）通りのバイナリ関数
のいずれか１つを実現するようなコンフイギユレ
ーシヨンを可能にするために用いられる。（この
場合Ｎ＝４、Ｍ＝１及びＫ＝５となる）。別の図
示されないコンフイギユレーシヨンにあつては、
Ｎ＝４、Ｍ＝１及びＫ＝５であつた、変数Ａ、Ｂ
及びＣについての第１のバイナリ関数、変数Ｂ、
Ｃ及びＤについての第２のバイナリ関数Ｆ２、及
び変数Ｂ、Ｃ、Ｄ及びＱについての第３のバイナ
リ関数Ｆ３が実現される。ここで重要なことは、 2K1′＋2K2′＋2K3′＝2K （但し、Ki′は、ｉ＝１、２、３について関数Fi
の変数の数である。）という関係が成立すること
である。
再び第８図に於て、重要なことは、コンフイグ
ラブルスイツチ１０１，１０２及び１０３が、こ
れらの入力信号の部分集合を選択し、入力信号の
部分集合を、回路１１０の選択された入力リード
に１対１の対応を以て供給する点にある。例え
ば、コンフイギユレーシヨン制御信号の１つの値
の組に応じて、コンフイグラブルスイツチ１０
１，１０２及び１０２が、信号Ａをリード１１０
−３に、信号Ｂをリード１１０−２に、そして信
号Ｃをリード１１０−１に供給する。
リードＦ１及びＦ２上の出力信号は、コンフイ
グラブル記憶回路１２０に対する入力信号であ
る。信号Ａ、Ｃ及びＤは、記憶回路１２０の入力
信号でもある。コンフイグラブル記憶回路１２０
は、プログラマブルスイツチ１２２，１２３，１
２６〜１２８、エクスクルーシブORゲート１２
４，１２９及び１３０、ANDゲート１２５，１
３１及び１３２、及び記憶要素１２１を有する。
記憶要素１２１は、それぞれＳ，Ｒ，Ｄ及びCk
により示されるセツト、リセツト、データ及びク
ロツク入力リードを有すると共に、出力リード
QFF及びQLAを有する。
スイツチ１２３，１２６〜１２８は、それぞれ
の入力信号のいずれか１つを出力信号として選択
するようにそれぞれが構成されている。記憶要素
１２１のセツト、クロツク及びリセツト入力リー
ドに対応するセツト、クロツク及びリセツト機能
は、すべてハイ状態にあり、それぞれ論理１信号
をエクスクルーシブORゲート１２４，１２９及
び１３０のINVS、INVC及びINVRリードに加
えることによりスイツチ１２３，１２７及び１２
９の出力信号に対してロー状態とすることができ
る。論理０信号がリードINVS、INVC及び
INVRに加えられた場合、エクスクルーシブOR
ゲート１２４，１２９及び１３０の出力信号の極
性が入力信号の極性と等しくなる。論理１信号が
INVS、INSC及びINVRリードに加えられた時、
エクスクルーシブORゲート１２４，１２９及び
１３０の出力信号は入力信号の反転信号となる。
ANDゲート１２５，１３１及び１３２は、論
理１信号をENS、ENC及びENRリードに加える
ことによりイネーブルされる。これらのリードに
論理０信号が加えられた場合これらのゲートがデ
イスエーブルされる。入力リードENS、ENC又
はENRのいれか１つの論理０信号が加えられる
と、ANDゲートの出力が論理０レベルとなり、
記憶回路１２１の対応する機能が、対応するOR
ゲートの状態に関わりなくデイスエーブルされ
る。QFFは、フリツプフロツプ出力信号を発生
し、QLAは、第９図について前記したようにラツ
チ出力信号を供給する。コンフイグラブルスイツ
チ１２２は、リードQFF及びQLAのバイナリ信号
のいずれか１つを選択し、スイツチ１２２の出力
信号Ｑは、出力選択論理回路１４０及びコンフイ
グラブル組合せ論理回路１００の入力信号とな
る。
第９図は記憶回路１２１の一実施例を示す。記
憶要素１２１は、フリツプフロツプを構成するよ
うに直列接続された２つのＤラツチLA１及びLA
２を有する。ラツチLA１はＮチヤンネルパスト
ランジスタＰ１及びＰ２とNORゲートＧ１及び
Ｇ２を有する。パストランジスタＰ１及びＰ２の
ゲートは、信号Ck及びｋにより制御されてい
る。同様にして、ラツチLA２はＮチヤンネルパ
ストランジスタＰ３及びＰ４とNORゲートＧ３
及びＧ４を有する。トランジスタＰ３及びＰ４の
ゲートは、信号Ck及び信号ｋにより制御され
る。Ｄ入力リードは、ラツチLA１のデータ入力
リードである。Ｓ入力リードは、ラツチLA１の
セツト入力リード及びラツチLA２のリセツト入
力リードとして機能する。Ｒ入力リードは、ラツ
チLA１のリセツト入力リード及びラツチLA２の
セツト入力リードとして機能する。
NORゲートＧ１の出力信号LAは、ラツチLA
２のデータ入力リードに接続されている。出力リ
ードQLAは、ラツチLA１のNORゲートＧ２の出
力リードに接続され、出力リードQFFは、ラツチ
LA２のNORゲートＧ３の出力リードに接続され
ている。
コンフイグラブル記憶回路１２０（第８図）
は、スイツチ１２２を、出力リードＱと出力リー
ドQLAとを接続させるように構成することにより
セツト及びリセツトを有する透明なラツチとして
機能する。クロツク信号Ckがローの間リードQLA
の出力信号は入力信号に従う。クロツク信号Ck
がハイとなると、QLAの出力信号がホールドさ
れ、パストランジスタＰ１を遮断し、パストラン
ジスタＰ２を導通させる。このようにして、デー
タ信号が出力リードQLAに伝送される。
記憶回路１２０は、セツト及びリセツトを有す
るＤフリツプフロツプ回路として機能するように
構成することができる。このコンフイギユレーシ
ヨンにあつては、スイツチ１２６のコンフイギユ
レーシヨンが、リードＦ１の信号を選択するよう
に定められ、ゲート１２５，１３１及び１３２が
論理１信号をリードENS，ENC及びENRに加え
ることによりイネーブルされる。最後に、スイツ
チ１２２のコンフイギユレーシヨンが、記憶要素
１２１のリードQFFの出力信号を選択するように
定められる。記憶要素１２０は、論理０信号をリ
ードENS及びENRに加えることにより上記した
コンフイギユレーシヨンを変更することによりセ
ツト及びリセツトを有さないＤフリツプフロツプ
回路として構成することができる。
コンフイグラブル記憶回路１２０は、記憶要素
１２１のCk入力リードに論理０入力信号が発生
するようにANDゲート１２５及び１３２をイネ
ーブルしかつANDゲート１３１をデイスエーブ
ルすることによりＲスラツチとなるように構成す
ることができる。リードCk上の論理０信号は、
パストランジスタＰ３を遮断すると共にパストラ
ンジスタＰ４を導通させる。次いで、スイツチ１
２２が、QFF上の出力信号を選択するように構成
される。
最後に、記憶回路１２０は、エツジ検知回路と
して機能するように構成することができる。例え
ば、記憶要素１２０を、立上りエツジ検出回路と
して構成する場合、ANDゲート１２５が、論理
０信号を入力リードＳに加えることによりデイス
エーブルされ、ANDゲート１３１がイネーブル
され、クロツク信号が入力リードCkに伝送され
るようにし、スイツチ１２６が、論理１信号が入
力リードＤに加えられるように入力リード１２６
ａを選択するように構成される。ANDゲート１
３２はイネーブルされる。論理１リセツト信号
は、QFF上の出力信号を論理０信号に押下げる。
クロツク信号がローであれば、パストランジスタ
Ｐ２及びＰ３が遮断され、パストランジスタＰ１
が導通する。その結果、NORゲートＧ１がリー
ドＤ上の論理１信号を反転し、ノードＱ LA上に論
理０信号を生成する。クロツク信号がハイ状態に
押上げられると、トランジスタＰ１及びＰ４が遮
断し、トランジスタＰ２及びＰ３が導通し、ノー
ドLA上の論理０信号がNORゲート２３により
反転され、出力リードQFF上に論理１信号が生成
され、その結果立上りエツジが検出されることと
なる。次いでリセツト入力を用いてQFFを０にリ
セツトし、エツジ検出回路が次の立上りエツジを
検出し得る待機状態となる。クロツク信号が押下
げられると、トランジスタＰ２及びＰ３が遮断さ
れ、トランジスタＰ４が導通し、QFF上の信号が
論理０状態のままとなり、次の立上りエツジまで
状態が変化しない。
同様にして、記憶回路１２０を、論理１信号を
エクスクルーシブORゲート１２９のINVCリー
ドに加えることにより立ち下がりエツジ検出回路
となるように構成することができる。同様に、記
憶回路１２０は、シフトレジスタ又はカウンタの
１ステージとしての機能を果すこともできる。
出力選択論理回路１４０は、組合せ論理回路１
００から得られたリードＦ１及びＦ２上に現れる
出力信号及び記憶要素１２０の出力信号から１つ
の信号を選択するように構成し得るようにコンフ
イグラブルスイツチ１４１及び１４２を有する。
以上本発明の好適実施例について説明したが、
当業者であれば、本発明の概念から逸脱すること
なく種々の変形変更を加えて本発明を実施するこ
とができる。
【図面の簡単な説明】
第１図は、コンフイグラブル論理アレイ内のコ
ンフイグラブル論理要素により実現し得る種々の
論理機能の幾つかを示す。第２図は、２つの変数
Ａ、Ｂについての有用な或る数の関数を実現し得
るような１つの可能なコンフイグラブル論理要素
の実施例の内部論理構造を示す。第３Ａ図は、16
通りの入力状態の任意のものを特定することがで
き、かつ２の16乗通りの機能を実現し得るような
16ビツトRAMを示す。第３Ｂ図は、２の16乗通
りの機能を実現し得るような16個のビツトの任意
の１つを、外部端子に伝送するべく選択するため
の選択構造を示す。第３Ｃ図は、第３Ａ図の構造
についての１つの可能なカルノーマツプを示す。
第３Ｄ図は、第３Ｃ図のカルノーマツプに於て第
１及び第２のローと第１のコラムとの交点にバイ
ナリ０を置いた場合の論理ゲートを示す。第４Ａ
図は、所望の論理機能を実現するように選択され
たリード間に形成されたプログラマブル相互接続
線及び論理要素間の選択された入力／出力パツド
及びリードの相互接続線と共に集積回路チツプ上
に形成された９つの論理要素からなる複数のコン
フイグラブル論理要素を示す。第４Ｂ図は、第４
Ｂ図に於て交差するリードの接続状態を表すキー
である。第５図は、本発明に基づくコンフイグラ
ブル論理要素と共に用いることのできる新規な組
合せスタチツク及びダイナミツクシフトレジスタ
の回路の一部を示す。第６Ａ図〜第６Ｈ図は第５
図の構造の作動を示すための波形図である。第７
図は、本発明に基づくコンフイグラブル論理要素
を示す。第８図は第７図のコンフイグラブル論理
要素の一実施例を示す。第９図は第８図の記憶要
素１２１の一実施例を示す。 ２１，２２…インバータ、２５…ANDゲート、
２６…NORゲート、２９〜Ｄ…トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 １ 構成を変更可能な論理要素であつて、 Ｎ個の第１のバイナリ入力信号を受ける手段
    と、 Ｍ個の第２のバイナリフイードバツク信号を受
    ける手段と、 前記Ｍ＋Ｎ個のバイナリ信号（但しＫ≦Ｎ＋
    Ｍ）の内からＫ個の信号を選択する手段と、 前記選択手段から前記Ｋ個のバイナリ信号を受
    ける組合せ論理手段と、 構成変更可能な記憶回路と、 構成変更可能な選択論理回路とを備え、 前記組合せ論理手段が、前記Ｋ個のバイナリ信
    号の少なくとも一部の関数としての第１の組のバ
    イナリ出力信号を発生するような第１の構成と、
    前記Ｋ個のバイナリ信号の少なくとも一部の関数
    としての第２の組のバイナリ出力信号を発生する
    ような第２の構成とを少なくとも含む複数の構成
    を有し、しかも前記第１の組のバイナリ信号によ
    り表される機能の集合が、前記第２の組のバイナ
    リ信号により表される機能の集合とは異なり、 前記構成変更可能な記憶回路が、前記組合せ論
    理手段の前記バイナリ出力信号の選択されたもの
    と、前記Ｎ個のバイナリ入力信号から選択された
    ものとを含むような複数の入力信号を、１対１に
    対応するように受ける複数の入力リードと、少な
    くとも第１及び第２の入力リードと少なくとも１
    つの出力リードとを有するデータ記憶用の記憶手
    段と、前記構成変更可能な記憶回路の前記入力信
    号から選択された第１の入力信号を前記記憶手段
    の前記第１の入力リードに供給するような第１の
    構成を有する第１の手段と、前記構成変更可能な
    記憶回路の前記入力信号から選択された第２及び
    第３の信号を前記記憶手段の前記第２の入力リー
    ドに供給するような第１及び第２の構成を有する
    第２の手段とを有し、 前記記憶手段が、前記第１及び第２の手段によ
    り供給される前記信号に応答してＭ個の前記第２
    のバイナリ信号を発生し、 前記構成変更可能な選択論理回路が、前記組合
    せ論理手段により発生した前記出力信号及び前記
    構成変更可能な記憶回路により発生した前記Ｍ個
    のバイナリ信号を受ける手段と、該選択論理回路
    が受けた信号から出力信号を選択するための手段
    とを備えることを特徴とする構成を変更可能な論
    理要素。 ２ 前記構成変更可能な記憶回路の前記第２の手
    段が、前記入力信号から選択された第２の信号の
    補数を前記記憶手段の前記第２の入力リードに供
    給するような第３の構成を有することを特徴とす
    る特許請求の範囲第１項に記載の構成を変更可能
    な論理要素。 ３ 構成を変更可能な論理要素であつて、 Ｎ個の第１のバイナリ入力信号を受ける手段
    と、 Ｍ個の第２のバイナリフイードバツク信号を受
    ける手段と、 前記Ｍ＋Ｎ個のバイナリ信号（但しＫ≦Ｎ＋
    Ｍ）の内からＫ個の信号を選択する手段と、 前記選択手段から前記Ｋ個のバイナリ信号を受
    ける構成変更可能な組合せ論理手段と、 構成変更可能な記憶回路と、 構成変更可能な選択論理回路とを備え、 前記組合せ論理手段が、 前記Ｋ個のバイナリ信号の部分集合としての第
    １の組のバイナリ出力信号を発生するような第１
    の構成と、前記Ｋ個のバイナリ信号の第２の部分
    集合としての第２の組のバイナリ出力信号を発生
    するような第２の構成とを少なくとも有し、しか
    も前記第１の組のバイナリ信号により表される機
    能の集合が、前記第２の組のバイナリ信号により
    表される機能の集合とは異なるような第１の構成
    変更可能な手段と、 バイナリビツトを記憶するための複数の記憶位
    置を有する第１の記憶手段と、 前記第１の構成変更可能な手段の前記出力信号
    を受け、前記第１の構成変更可能な手段の前記出
    力信号に応答して前記第１の記憶手段内にて１つ
    の記憶位置を選択し、前記第１の記憶手段内にて
    選択された前記記憶位置に記憶されたバイナリビ
    ツトを表わす第１の出力信号を発生する第１の記
    憶位置選択手段とを有し、 前記構成変更可能な記憶回路が、 前記第１の記憶位置選択手段の前記バイナリ出
    力信号の選択されたものと、前記Ｎ個のバイナリ
    入力信号から選択されたものとを含むような複数
    の入力信号を、１対１に対応するように受ける複
    数の入力リードと、 少なくとも第１及び第２の入力リードと少なく
    とも１つの出力リードとを有するデータ記憶用の
    記憶手段と、 前記構成変更可能な記憶回路の前記入力信号か
    ら選択された第１の入力信号を前記記憶手段の前
    記第１の入力リードに供給するような第１の構成
    を有する第１の手段と、 前記構成変更可能な記憶回路の前記入力信号か
    ら選択された第２及び第３の信号を前記記憶手段
    の前記第２の入力リードに供給するような第１及
    び第２の構成を有する第２の手段とを有し、 前記記憶手段が、前記第１及び第２の手段によ
    り供給される前記信号に応答してＭ個の前記第２
    のバイナリ信号を発生し、 前記構成変更可能な選択論理回路が、 前記組合せ論理手段の前記第１の記憶位置選択
    手段により発生した前記出力信号及び前記Ｍ個の
    バイナリ信号を受ける手段と、 該選択論理回路が受けた信号から出力信号を選
    択するための手段とを備えることを特徴とする構
    成を変更可能な論理要素。 ４ 前記構成変更可能な組合せ論理手段が、 前記Ｋ個の入力信号の第３の部分集合であるよ
    うな第３の組の出力信号を発生するような第１の
    構成と、前記Ｋ個の入力信号の第４の部分集合で
    あつてしかも前記第３の組の出力信号と等しくな
    いような第４の組の出力信号を発生するような第
    ２の構成を有するような、Ｋ個の前記バイナリ入
    力信号を受けるための第２の構成変更可能な手段
    と、 バイナリビツトを記憶するための複数の記憶位
    置を有する第２の記憶手段と、 前記第２の構成変更可能な手段の前記出力信号
    に応答して前記第２の記憶手段内の１つの記憶位
    置を選択し、前記第２の記憶手段内にて選択され
    た記憶位置に記憶されたデータビツトを表す第２
    の出力信号を供給するような、前記第２の構成変
    更可能な手段の出力信号を受けるための第２の記
    憶位置選択手段と、 前記第１の記憶位置選択手段の前記第１の出力
    信号に等しい第１の出力信号と前記第２の記憶位
    置選択手段の前記第２の出力信号に等しい第２の
    出力信号とを供給するような第１の構成と、前記
    第１及び第２の記憶位置選択手段の前記第１及び
    第２の出力信号のいずれか一方に等しい出力信号
    を供給するような第２の構成を有するような、前
    記第１及び第２の記憶位置選択手段の前記第１及
    び第２の出力信号を受けるための論理手段とを有
    し、 前記構成変更可能な記憶回路の前記入力信号
    が、前記論理手段の前記出力信号から選ばれた信
    号を含み、 前記構成変更可能な選択論理回路の信号受取手
    段が、前記論理手段の前記出力信号を受けること
    を特徴とする特許請求の範囲第３項に記載の構成
    を変更可能な論理要素。 ５ 前記第２の構成変更可能な記憶回路の前記第
    ２の手段が、前記入力信号から選ばれた第２の信
    号の補数を前記記憶手段の前記第２の入力リード
    に供給するような第３の構成を有することを特徴
    とする特許請求の範囲第４項に記載の構成を変更
    可能な論理要素。 ６ 前記構成変更可能な組合せ論理手段の前記第
    １及び第２の構成変更可能な手段の前記第１、第
    ２、第３及び第４の組の出力信号の数が、それぞ
    れＬであつて、ＬがＫ以下の正の整数からなるこ
    とを特徴とする特許請求の範囲第４項に記載の構
    成を変更可能な論理要素。 ７ Ｌ＝Ｋ−１であることを特徴とする特許請求
    の範囲第６項に記載の構成を変更可能な論理要
    素。 ８ 前記第１の記憶手段が2K-1の記憶位置を有
    し、前記各記憶位置がプログラム及び再プログラ
    ム可能であつて、前記第２の記憶手段が2K-1の記
    憶位置を有し、前記各記憶位置がプログラム及び
    再プログラム可能であることを特徴とする特許請
    求の範囲第７項に記載の構成を変更可能な論理要
    素。 ９ 前記構成変更可能な記憶回路の前記第２の手
    段が、第１の一定な信号を発生するための手段を
    備え、かつ前記第２の手段が前記第２のリードに
    前記第１の一定な信号を供給するような第４の構
    成を有することを特徴とする特許請求の範囲第
    １、２、６、７もしくは第８項のいずれかに記載
    の構成を変更可能な論理要素。 １０ 前記構成変更可能な記憶回路の前記第１の
    手段が、第２の一定な信号を発生するための手段
    と、第３の一定な信号を発生するための手段とを
    備え、かつ前記第１の手段が、前記第１の入力リ
    ードに前記第２及び前記第３の一定な信号をそれ
    ぞれ供給するような第２及び第３の構成を有する
    ことを特徴とする特許請求の範囲第９項に記載の
    構成を変更可能な論理要素。 １１ 前記構成変更可能な記憶回路の前記記憶手
    段の前記第１の入力リードが、データ入力リード
    からなり、前記構成変更可能な記憶回路の前記記
    憶手段の前記第２の入力リードがクロツク入力リ
    ードからなり、前記記憶手段が、更にセツト入力
    リード及びリセツト入力リードを有することを特
    徴とする特許請求の範囲第１０項に記載の構成を
    変更可能な論理要素。 １２ 構成を変更可能な組合せ論理回路であつ
    て、 Ｋ個のバイナリ信号の第１の部分集合としての
    第１の組のバイナリ出力信号を発生するような第
    １の構成と、前記Ｋ個のバイナリ信号の第２の部
    分集合としての第２の組のバイナリ出力信号を発
    生するような第２の構成とを少なくとも有し、し
    かも前記第１の部分集合が、前記第２の部分集合
    とは異なるような第１の構成変更可能な手段と、 バイナリビツトを記憶するための複数の記憶位
    置を有する第１の記憶手段と、 前記第１の構成変更可能な手段の前記出力信号
    を受け、前記第１の構成変更可能な手段の前記出
    力信号に応答して前記第１の記憶手段内にて１つ
    の記憶位置を選択し、前記第１の記憶手段内にて
    選択された前記記憶位置に記憶されたバイナリビ
    ツトを表わす第１の出力信号を発生する第１の記
    憶位置選択手段とを有することを特徴とする構成
    を変更可能な組合せ論理回路。 １３ 前記Ｋ個の入力信号の第３の部分集合とし
    ての第３の組の出力信号を発生するような第１の
    構成と、第３の部分集合と等しくないような前記
    Ｋ個の入力信号の第４の部分集合としての第４の
    組の出力信号を発生するような第２の構成を有す
    るような、Ｋ個の前記バイナリ入力信号を受ける
    ための第２の構成変更可能な手段と、 バイナリビツトを記憶するための複数の記憶位
    置を有する第２の記憶手段と、 前記第２の構成変更可能な手段の前記出力信号
    に応答して前記第２の記憶手段内の１つの記憶位
    置を選択し、前記第２の記憶手段内にて選択され
    た記憶位置に記憶されたデータビツトを表す第２
    の出力信号を供給するような、前記第２の構成変
    更可能な手段の出力信号を受けるための第２の記
    憶位置選択手段と、 前記第１の記憶位置選択手段の前記第１の出力
    信号に等しい第１の出力信号と前記第２の記憶位
    置選択手段の前記第２の出力信号に等しい第２の
    出力信号とを供給するような第１の構成と、前記
    第１及び第２の記憶位置選択手段の前記第１及び
    第２の出力信号のいずれか一方に等しい出力信号
    を供給するような第２の構成とを有するような、
    前記第１及び第２の記憶位置選択手段の前記第１
    及び第２の出力信号を受けるための論理手段とを
    有することを特徴とする特許請求の範囲第１２項
    に記載の構成を変更可能な組合せ論理回路。 １４ 前記第１及び第２の構成変更可能な手段の
    前記第１、第２、第３及び第４の組の出力信号の
    数が、それぞれＬであつて、ＬがＫ以下の正の整
    数からなることを特徴とする特許請求の範囲第１
    ３項に記載の構成を変更可能な組合せ論理回路。 １５ Ｌ＝Ｋ−１であることを特徴とする特許請
    求の範囲第１４項に記載の構成を変更可能な組合
    せ論理回路。 １６ 前記第１の記憶手段が2K-1の記憶位置を有
    し、前記各記憶位置がプログラム及び再プログラ
    ム可能であつて、前記第２の記憶手段が2K-1の記
    憶位置を有し、前記各記憶位置がプログラム及び
    再プログラム可能であることを特徴とする特許請
    求の範囲第７項に記載の構成を変更可能な論理要
    素。 １７ 構成を変更可能な論理要素であつて、 Ｎ個の第１のバイナリ入力信号を受ける手段
    と、 Ｍ個の第２のバイナリフイードバツク信号を受
    ける手段と、 前記Ｍ＋Ｎ個のバイナリ信号（但しＫ≦Ｎ＋
    Ｍ）の内からＫ個の信号を選択する手段と、 前記選択手段から前記Ｋ個のバイナリ信号を受
    け、かつバイナリ出力信号を発生する複数の構成
    を有する組合せ論理手段と、 前記組合せ論理手段の前記バイナリ出力信号か
    ら選ばれたもの及び前記Ｎ個のバイナリ入力信号
    から選ばれたものを受け、前記Ｍ個のバイナリフ
    イードバツク信号を発生し、かつ複数の構成を有
    する構成変更可能な記憶回路と、 前記組合せ論理手段により発生した前記出力信
    号及び前記構成変更可能な記憶回路により発生し
    た前記Ｍ個のバイナリ信号を受ける手段と、該選
    択論理回路が受けた信号から出力信号を選択する
    ための手段とを有する構成変更可能な選択論理回
    路とを備えることを特徴とする構成を変更可能な
    論理要素。
JP61030608A 1985-02-27 1986-02-14 構成を変更可能な論理要素 Granted JPS61224520A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/706,429 US4706216A (en) 1985-02-27 1985-02-27 Configurable logic element
US706429 1985-02-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3290528A Division JPH0645912A (ja) 1985-02-27 1991-10-09 構成を変更可能な記憶回路

Publications (2)

Publication Number Publication Date
JPS61224520A JPS61224520A (ja) 1986-10-06
JPH0446488B2 true JPH0446488B2 (ja) 1992-07-30

Family

ID=24837522

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61030608A Granted JPS61224520A (ja) 1985-02-27 1986-02-14 構成を変更可能な論理要素
JP3290528A Pending JPH0645912A (ja) 1985-02-27 1991-10-09 構成を変更可能な記憶回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP3290528A Pending JPH0645912A (ja) 1985-02-27 1991-10-09 構成を変更可能な記憶回路

Country Status (5)

Country Link
US (2) US4706216A (ja)
JP (2) JPS61224520A (ja)
CA (1) CA1255364A (ja)
DE (3) DE3645224C2 (ja)
GB (1) GB2171546B (ja)

Families Citing this family (409)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
US5151623A (en) * 1985-03-29 1992-09-29 Advanced Micro Devices, Inc. Programmable logic device with multiple, flexible asynchronous programmable logic blocks interconnected by a high speed switch matrix
DE3683477D1 (de) * 1985-07-12 1992-02-27 Anamartic Ltd Scheibenbereichsschaltungsintegrierter speicher.
CA1269726A (en) * 1985-09-11 1990-05-29 Pilkington Micro-Electronics Limited Semi-conductor integrated circuits/systems
GB2184268B (en) * 1985-12-13 1989-11-22 Anamartic Ltd Fault tolerant memory system
GB8621357D0 (en) * 1986-09-04 1986-10-15 Mcallister R I Hinged barrier semiconductor integrated circuits
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5187393A (en) * 1986-09-19 1993-02-16 Actel Corporation Reconfigurable programmable interconnect architecture
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5172014A (en) * 1986-09-19 1992-12-15 Actel Corporation Programmable interconnect architecture
US4983959A (en) * 1986-10-01 1991-01-08 Texas Instruments Incorporated Logic output macrocell
IT1206265B (it) * 1987-02-27 1989-04-14 Texas Instruments Italia Spa Complesso di memoria ram a doppia porta con organizzazione variabile a misura di utente
JP2567463B2 (ja) * 1987-10-02 1996-12-25 川崎製鉄株式会社 プロブラマブル入出力回路
US5068603A (en) * 1987-10-07 1991-11-26 Xilinx, Inc. Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays
EP0317287B1 (en) * 1987-11-20 1992-11-11 Kawasaki Steel Corporation Programmable logic device
JPH0646707B2 (ja) * 1988-06-30 1994-06-15 川崎製鉄株式会社 プログラマブル論理素子
JPH01171321A (ja) * 1987-12-25 1989-07-06 Kawasaki Steel Corp プログラマブル論理要素
JPH0611113B2 (ja) * 1988-01-14 1994-02-09 川崎製鉄株式会社 プログラマブル論理素子
US4864161A (en) * 1988-05-05 1989-09-05 Altera Corporation Multifunction flip-flop-type circuit
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
EP1462964A3 (en) * 1988-10-05 2006-06-07 Quickturn Design Systems, Inc. Method for stimulating functional logic circuit with logical stimulus
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US4984192A (en) * 1988-12-02 1991-01-08 Ultrasystems Defense Inc. Programmable state machines connectable in a reconfiguration switching network for performing real-time data processing
US5109353A (en) 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
GB8828828D0 (en) * 1988-12-09 1989-01-18 Pilkington Micro Electronics Semiconductor integrated circuit
IT1225638B (it) * 1988-12-28 1990-11-22 Sgs Thomson Microelectronics Dispositivo logico integrato come una rete di maglie di memorie distribuite
JPH02222217A (ja) * 1989-02-22 1990-09-05 Toshiba Corp プログラマブル論理回路
GB8906145D0 (en) * 1989-03-17 1989-05-04 Algotronix Ltd Configurable cellular array
US4940909A (en) * 1989-05-12 1990-07-10 Plus Logic, Inc. Configuration control circuit for programmable logic devices
US5343406A (en) * 1989-07-28 1994-08-30 Xilinx, Inc. Distributed memory architecture for a configurable logic array and method for using distributed memory
US5185706A (en) * 1989-08-15 1993-02-09 Advanced Micro Devices, Inc. Programmable gate array with logic cells having configurable output enable
US5644496A (en) * 1989-08-15 1997-07-01 Advanced Micro Devices, Inc. Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses
US5231588A (en) * 1989-08-15 1993-07-27 Advanced Micro Devices, Inc. Programmable gate array with logic cells having symmetrical input/output structures
US5260881A (en) * 1989-10-30 1993-11-09 Advanced Micro Devices, Inc. Programmable gate array with improved configurable logic block
US5255203A (en) * 1989-08-15 1993-10-19 Advanced Micro Devices, Inc. Interconnect structure for programmable logic device
US5233539A (en) * 1989-08-15 1993-08-03 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure, input/output structure and configurable logic block
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
JPH0654873B2 (ja) * 1989-09-04 1994-07-20 株式会社東芝 プログラマブル型論理装置
US5377124A (en) * 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
US5400262A (en) * 1989-09-20 1995-03-21 Aptix Corporation Universal interconnect matrix array
US5099453A (en) * 1989-09-29 1992-03-24 Sgs-Thomson Microelectronics, Inc. Configuration memory for programmable logic device
US5003204A (en) * 1989-12-19 1991-03-26 Bull Hn Information Systems Inc. Edge triggered D-type flip-flop scan latch cell with recirculation capability
US5140193A (en) * 1990-03-27 1992-08-18 Xilinx, Inc. Programmable connector for programmable logic device
US5267187A (en) * 1990-05-10 1993-11-30 Xilinx Inc Logic structure and circuit for fast carry
CA2037142C (en) * 1990-05-10 1996-05-07 Hung-Cheng Hsieh Logic structure and circuit for fast carry
US5295090A (en) * 1992-05-10 1994-03-15 Xilinx, Inc. Logic structure and circuit for fast carry
US5055718A (en) * 1990-05-11 1991-10-08 Actel Corporation Logic module with configurable combinational and sequential blocks
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
DE69029390T2 (de) * 1990-09-15 1997-06-12 Ibm Programmierbare Schaltung für eine neurale Logik
US5363319A (en) * 1990-09-29 1994-11-08 Kabushiki Kaisha Toshiba Logic simulator
EP0481703B1 (en) * 1990-10-15 2003-09-17 Aptix Corporation Interconnect substrate having integrated circuit for programmable interconnection and sample testing
US5321704A (en) * 1991-01-16 1994-06-14 Xilinx, Inc. Error detection structure and method using partial polynomial check
US5107146A (en) * 1991-02-13 1992-04-21 Actel Corporation Mixed mode analog/digital programmable interconnect architecture
US5122685A (en) * 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5220213A (en) * 1991-03-06 1993-06-15 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5416367A (en) * 1991-03-06 1995-05-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5255221A (en) * 1991-04-02 1993-10-19 At&T Bell Laboratories Fully configurable versatile field programmable function element
EP0512536B1 (en) * 1991-05-10 1998-09-30 Kabushiki Kaisha Toshiba Programmable logic unit circuit
US5317209A (en) * 1991-08-29 1994-05-31 National Semiconductor Corporation Dynamic three-state bussing capability in a configurable logic array
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
US5436575A (en) * 1991-09-03 1995-07-25 Altera Corporation Programmable logic array integrated circuits
US5371422A (en) * 1991-09-03 1994-12-06 Altera Corporation Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
US20020130681A1 (en) * 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US5260610A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
US5260611A (en) * 1991-09-03 1993-11-09 Altera Corporation Programmable logic array having local and long distance conductors
US5550782A (en) * 1991-09-03 1996-08-27 Altera Corporation Programmable logic array integrated circuits
US5633830A (en) * 1995-11-08 1997-05-27 Altera Corporation Random access memory block circuitry for programmable logic array integrated circuit devices
EP0609264A4 (en) * 1991-09-23 1997-10-01 Aptix Corp Universal interconnect matrix array.
US5513124A (en) * 1991-10-30 1996-04-30 Xilinx, Inc. Logic placement using positionally asymmetrical partitioning method
DE9114200U1 (de) * 1991-11-14 1993-03-18 Siemens AG, 8000 München Zeitrelais mit integrierter Signalverarbeitung
USRE35977E (en) * 1992-05-08 1998-12-01 Altera Corporation Look up table implementation of fast carry arithmetic and exclusive-or operations
US5258668A (en) * 1992-05-08 1993-11-02 Altera Corporation Programmable logic array integrated circuits with cascade connections between logic modules
US5274581A (en) * 1992-05-08 1993-12-28 Altera Corporation Look up table implementation of fast carry for adders and counters
US5254886A (en) * 1992-06-19 1993-10-19 Actel Corporation Clock distribution scheme for user-programmable logic array architecture
US5386154A (en) * 1992-07-23 1995-01-31 Xilinx, Inc. Compact logic cell for field programmable gate array chip
US5365125A (en) * 1992-07-23 1994-11-15 Xilinx, Inc. Logic cell for field programmable gate array having optional internal feedback and optional cascade
US5646547A (en) * 1994-04-28 1997-07-08 Xilinx, Inc. Logic cell which can be configured as a latch without static one's problem
US5331226A (en) * 1992-07-23 1994-07-19 Xilinx, Inc. Logic cell for field programmable gate array having optional input inverters
US5304871A (en) * 1992-07-24 1994-04-19 Actel Corporation Programmable interconnect architecture employing leaky programmable elements
DE4224805A1 (de) * 1992-07-27 1994-02-03 Siemens Ag Konfigurierbare Logikzelle
DE4224804C1 (de) * 1992-07-27 1994-01-13 Siemens Ag Programmierbare logische Schaltungsanordnung
EP0653123A4 (en) * 1992-07-29 1995-12-20 Xilinx Inc LOGIC CELL FOR USER PROGRAMMABLE DOOR NETWORK PROVIDED WITH OPTIONAL INVERTERS.
CA2091860A1 (en) * 1992-07-29 1994-01-30 F. Erich Goetting Configuration control unit for programming a field programmable gate array and reading array status
US5317698A (en) * 1992-08-18 1994-05-31 Actel Corporation FPGA architecture including direct logic function circuit to I/O interconnections
JP2746502B2 (ja) * 1992-08-20 1998-05-06 三菱電機株式会社 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置
JP3462534B2 (ja) * 1992-08-28 2003-11-05 テキサス インスツルメンツ インコーポレイテツド プログラマブル論理回路および方法
US5425036A (en) * 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
US5329179A (en) * 1992-10-05 1994-07-12 Lattice Semiconductor Corporation Arrangement for parallel programming of in-system programmable IC logical devices
JPH06125067A (ja) * 1992-10-12 1994-05-06 Mitsubishi Electric Corp 半導体集積回路及びその設計方法
GB9223226D0 (en) * 1992-11-05 1992-12-16 Algotronix Ltd Improved configurable cellular array (cal ii)
US5434514A (en) * 1992-11-19 1995-07-18 Altera Corporation Programmable logic devices with spare circuits for replacement of defects
US5414377A (en) * 1992-12-21 1995-05-09 Xilinx, Inc. Logic block with look-up table for configuration and memory
GB9303084D0 (en) * 1993-02-16 1993-03-31 Inmos Ltd Programmable logic circuit
US5317212A (en) * 1993-03-19 1994-05-31 Wahlstrom Sven E Dynamic control of configurable logic
US5311080A (en) * 1993-03-26 1994-05-10 At&T Bell Laboratories Field programmable gate array with direct input/output connection
US5483178A (en) * 1993-03-29 1996-01-09 Altera Corporation Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers
US5809281A (en) * 1993-03-30 1998-09-15 Altera Corporation Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM
US5432467A (en) * 1993-05-07 1995-07-11 Altera Corporation Programmable logic device with low power voltage level translator
US5381058A (en) * 1993-05-21 1995-01-10 At&T Corp. FPGA having PFU with programmable output driver inputs
CN1125006A (zh) * 1993-05-28 1996-06-19 加州大学评议会 动态互连于一个动态逻辑内核的现场可编程逻辑设备
IL109921A (en) * 1993-06-24 1997-09-30 Quickturn Design Systems Method and apparatus for configuring memory circuits
US5399922A (en) * 1993-07-02 1995-03-21 Altera Corporation Macrocell comprised of two look-up tables and two flip-flops
JP3176482B2 (ja) * 1993-07-07 2001-06-18 富士通株式会社 論理シミュレーション装置
US5444394A (en) * 1993-07-08 1995-08-22 Altera Corporation PLD with selective inputs from local and global conductors
GB2280293B (en) * 1993-07-19 1997-12-10 Hewlett Packard Co Architecture for programmable logic
WO1995004402A1 (en) * 1993-08-03 1995-02-09 Xilinx, Inc. Microprocessor-based fpga
US6460131B1 (en) 1993-08-03 2002-10-01 Xilinx Inc. FPGA input output buffer with registered tristate enable
US5457410A (en) * 1993-08-03 1995-10-10 Btr, Inc. Architecture and interconnect scheme for programmable logic circuits
US5410194A (en) * 1993-08-11 1995-04-25 Xilinx, Inc. Asynchronous or synchronous load multifunction flip-flop
US5523705A (en) * 1993-08-24 1996-06-04 Intel Corporation Apparatus and method for selecting and buffering inputs of programmable logic devices
US5506517A (en) * 1993-09-01 1996-04-09 Lattice Semiconductor Corporation Output enable structure and method for a programmable logic device
US6154053A (en) * 1993-09-02 2000-11-28 Xilinx, Inc. Look-ahead carry structure with homogeneous CLB structure and pitch larger than CLB pitch
US5898319A (en) * 1993-09-02 1999-04-27 Xilinx, Inc. Method and structure for providing fast conditional sum in a field programmable gate array
US5349250A (en) * 1993-09-02 1994-09-20 Xilinx, Inc. Logic structure and circuit for fast carry
US5629886A (en) * 1993-09-02 1997-05-13 Xilinx, Inc. Method and structure for providing fast propagation of a carry signal in a field programmable gate array
US6288570B1 (en) 1993-09-02 2001-09-11 Xilinx, Inc. Logic structure and circuit for fast carry
US5481206A (en) * 1993-09-02 1996-01-02 Xilinx, Inc. Circuit for fast carry and logic
US5546018A (en) * 1993-09-02 1996-08-13 Xilinx, Inc. Fast carry structure with synchronous input
EP0734573B1 (en) * 1993-12-13 2002-04-03 Lattice Semiconductor Corporation Application specific modules in a programmable logic device
US5742179A (en) * 1994-01-27 1998-04-21 Dyna Logic Corporation High speed programmable logic architecture
US5614844A (en) * 1994-01-27 1997-03-25 Dyna Logic Corporation High speed programmable logic architecture
US5504440A (en) * 1994-01-27 1996-04-02 Dyna Logic Corporation High speed programmable logic architecture
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5369314A (en) * 1994-02-22 1994-11-29 Altera Corporation Programmable logic device with redundant circuitry
US5581200A (en) * 1994-03-04 1996-12-03 Gudger; Keith H. Stored and combinational logic function generator without dedicated storage elements
US5805834A (en) * 1994-03-30 1998-09-08 Zilog, Inc. Hot reconfigurable parallel bus bridging circuit
US5550843A (en) * 1994-04-01 1996-08-27 Xilinx, Inc. Programmable scan chain testing structure and method
US5453706A (en) * 1994-04-01 1995-09-26 Xilinx, Inc. Field programmable gate array providing contention free configuration and reconfiguration
US5781756A (en) * 1994-04-01 1998-07-14 Xilinx, Inc. Programmable logic device with partially configurable memory cells and a method for configuration
US5504439A (en) * 1994-04-01 1996-04-02 Xilinx, Inc. I/O interface cell for use with optional pad
US5430687A (en) * 1994-04-01 1995-07-04 Xilinx, Inc. Programmable logic device including a parallel input device for loading memory cells
US5682107A (en) * 1994-04-01 1997-10-28 Xilinx, Inc. FPGA architecture with repeatable tiles including routing matrices and logic matrices
US6181162B1 (en) 1994-04-10 2001-01-30 Altera Corporation Programmable logic device with highly routable interconnect
US6294928B1 (en) 1996-04-05 2001-09-25 Altera Corporation Programmable logic device with highly routable interconnect
US5802540A (en) * 1995-11-08 1998-09-01 Altera Corporation Programming and verification address generation for random access memory blocks in programmable logic array integrated circuit devices
US5617573A (en) * 1994-05-23 1997-04-01 Xilinx, Inc. State splitting for level reduction
US5442306A (en) * 1994-09-09 1995-08-15 At&T Corp. Field programmable gate array using look-up tables, multiplexers and decoders
US5450022A (en) * 1994-10-07 1995-09-12 Xilinx Inc. Structure and method for configuration of a field programmable gate array
DE9417335U1 (de) * 1994-10-28 1994-12-15 Bäuerle, Karin, 75181 Pforzheim Koppelbaustein
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5761099A (en) * 1994-11-04 1998-06-02 Altera Corporation Programmable logic array integrated circuits with enhanced carry routing
US5581199A (en) * 1995-01-04 1996-12-03 Xilinx, Inc. Interconnect architecture for field programmable gate array using variable length conductors
US6181158B1 (en) * 1995-01-20 2001-01-30 Xilinx, Inc. Configuration logic to eliminate signal contention during reconfiguration
US5592105A (en) * 1995-01-20 1997-01-07 Xilinx, Inc. Configuration logic to eliminate signal contention during reconfiguration
US5742180A (en) * 1995-02-10 1998-04-21 Massachusetts Institute Of Technology Dynamically programmable gate array with multiple contexts
US5537057A (en) * 1995-02-14 1996-07-16 Altera Corporation Programmable logic array device with grouped logic regions and three types of conductors
US5847577A (en) * 1995-02-24 1998-12-08 Xilinx, Inc. DRAM memory cell for programmable logic devices
US5581198A (en) * 1995-02-24 1996-12-03 Xilinx, Inc. Shadow DRAM for programmable logic devices
US5757207A (en) 1995-03-22 1998-05-26 Altera Corporation Programmable logic array integrated circuit incorporating a first-in first-out memory
US6049223A (en) 1995-03-22 2000-04-11 Altera Corporation Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory
GB2290895A (en) * 1995-04-10 1996-01-10 Memory Corp Plc Shift register with comparator
WO1996034346A1 (en) * 1995-04-28 1996-10-31 Xilinx, Inc. Microprocessor with distributed registers accessible by programmable logic device
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5646546A (en) * 1995-06-02 1997-07-08 International Business Machines Corporation Programmable logic cell having configurable gates and multiplexers
US5784313A (en) * 1995-08-18 1998-07-21 Xilinx, Inc. Programmable logic device including configuration data or user data memory slices
US5751165A (en) * 1995-08-18 1998-05-12 Chip Express (Israel) Ltd. High speed customizable logic array device
US5821773A (en) * 1995-09-06 1998-10-13 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
US5777489A (en) * 1995-10-13 1998-07-07 Mentor Graphics Corporation Field programmable gate array with integrated debugging facilities
US5592102A (en) * 1995-10-19 1997-01-07 Altera Corporation Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices
US5712806A (en) * 1995-10-30 1998-01-27 International Business Machines Corporation Optimized multiplexer structure for emulation systems
US5943242A (en) 1995-11-17 1999-08-24 Pact Gmbh Dynamically reconfigurable data processing system
US5650734A (en) * 1995-12-11 1997-07-22 Altera Corporation Programming programmable transistor devices using state machines
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
IL116792A (en) * 1996-01-16 2000-01-31 Chip Express Israel Ltd Customizable integrated circuit device
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5726484A (en) * 1996-03-06 1998-03-10 Xilinx, Inc. Multilayer amorphous silicon antifuse
US5726584A (en) * 1996-03-18 1998-03-10 Xilinx, Inc. Virtual high density programmable integrated circuit having addressable shared memory cells
US5869979A (en) * 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6107822A (en) 1996-04-09 2000-08-22 Altera Corporation Logic element for a programmable logic integrated circuit
US5977791A (en) 1996-04-15 1999-11-02 Altera Corporation Embedded memory block with FIFO mode for programmable logic device
US5894565A (en) * 1996-05-20 1999-04-13 Atmel Corporation Field programmable gate array with distributed RAM and increased cell utilization
JPH09320284A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体集積回路およびその端子状態設定方法
US5952847A (en) * 1996-06-25 1999-09-14 Actel Corporation Multiple logic family compatible output driver
US6624658B2 (en) * 1999-02-04 2003-09-23 Advantage Logic, Inc. Method and apparatus for universal program controlled bus architecture
US6034547A (en) * 1996-09-04 2000-03-07 Advantage Logic, Inc. Method and apparatus for universal program controlled bus
US5781032A (en) * 1996-09-09 1998-07-14 International Business Machines Corporation Programmable inverter circuit used in a programmable logic cell
US5825202A (en) * 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US5805477A (en) * 1996-09-26 1998-09-08 Hewlett-Packard Company Arithmetic cell for field programmable devices
DE19639935C1 (de) 1996-09-27 1998-04-23 Siemens Ag Schaltungsanordnung mit zwischen Registern angeordneten kombinatorischen Blöcken
DE19639937C1 (de) * 1996-09-27 1998-03-12 Siemens Ag Schaltungsanordnung mit zwischen Registern angeordneten kombinatorischen Blöcken
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US5760611A (en) * 1996-10-25 1998-06-02 International Business Machines Corporation Function generator for programmable gate array
US5883526A (en) * 1997-04-17 1999-03-16 Altera Corporation Hierarchical interconnect for programmable logic devices
US6005410A (en) * 1996-12-05 1999-12-21 International Business Machines Corporation Interconnect structure between heterogeneous core regions in a programmable array
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
DE19654593A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
DE19654846A1 (de) 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
EP1329816B1 (de) 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
US6133751A (en) 1998-08-05 2000-10-17 Xilinx, Inc. Programmable delay element
US5841296A (en) * 1997-01-21 1998-11-24 Xilinx, Inc. Programmable delay element
US6029236A (en) * 1997-01-28 2000-02-22 Altera Corporation Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
DE19704044A1 (de) * 1997-02-04 1998-08-13 Pact Inf Tech Gmbh Verfahren zur automatischen Adressgenerierung von Bausteinen innerhalb Clustern aus einer Vielzahl dieser Bausteine
US6091258A (en) * 1997-02-05 2000-07-18 Altera Corporation Redundancy circuitry for logic circuits
US6034536A (en) * 1997-02-05 2000-03-07 Altera Corporation Redundancy circuitry for logic circuits
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
DE19704728A1 (de) 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
DE19704742A1 (de) 1997-02-11 1998-09-24 Pact Inf Tech Gmbh Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand
US6201410B1 (en) 1997-02-26 2001-03-13 Xilinx, Inc. Wide logic gate implemented in an FPGA configurable logic element
US5914616A (en) * 1997-02-26 1999-06-22 Xilinx, Inc. FPGA repeatable interconnect structure with hierarchical interconnect lines
US5889411A (en) * 1997-02-26 1999-03-30 Xilinx, Inc. FPGA having logic element carry chains capable of generating wide XOR functions
US5920202A (en) * 1997-02-26 1999-07-06 Xilinx, Inc. Configurable logic element with ability to evaluate five and six input functions
US5963050A (en) * 1997-02-26 1999-10-05 Xilinx, Inc. Configurable logic element with fast feedback paths
US6204689B1 (en) 1997-02-26 2001-03-20 Xilinx, Inc. Input/output interconnect circuit for FPGAs
US5942913A (en) * 1997-03-20 1999-08-24 Xilinx, Inc. FPGA repeatable interconnect structure with bidirectional and unidirectional interconnect lines
US6014038A (en) * 1997-03-21 2000-01-11 Lightspeed Semiconductor Corporation Function block architecture for gate array
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6249143B1 (en) 1997-05-23 2001-06-19 Altera Corporation Programmable logic array integrated circuit with distributed random access memory array
US6107820A (en) 1997-05-23 2000-08-22 Altera Corporation Redundancy circuitry for programmable logic devices with interleaved input circuits
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US6006321A (en) 1997-06-13 1999-12-21 Malleable Technologies, Inc. Programmable logic datapath that may be used in a field programmable device
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6128215A (en) * 1997-08-19 2000-10-03 Altera Corporation Static random access memory circuits
US9092595B2 (en) 1997-10-08 2015-07-28 Pact Xpp Technologies Ag Multiprocessor having associated RAM units
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6072332A (en) * 1997-10-14 2000-06-06 Altera Corporation Variable depth memories for programmable logic devices
US6157210A (en) 1997-10-16 2000-12-05 Altera Corporation Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits
US6191611B1 (en) 1997-10-16 2001-02-20 Altera Corporation Driver circuitry for programmable logic devices with hierarchical interconnection resources
US6069490A (en) * 1997-12-02 2000-05-30 Xilinx, Inc. Routing architecture using a direct connect routing mesh
US6185724B1 (en) 1997-12-02 2001-02-06 Xilinx, Inc. Template-based simulated annealing move-set that improves FPGA architectural feature utilization
US6611932B2 (en) 1997-12-05 2003-08-26 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based ASIC
US6223313B1 (en) 1997-12-05 2001-04-24 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based asic
US6172519B1 (en) * 1997-12-18 2001-01-09 Xilinx, Inc. Bus-hold circuit having a defined state during set-up of an in-system programmable device
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
US6177808B1 (en) * 1998-04-30 2001-01-23 Compaq Computer Corporation Integration of bidirectional switches with programmable logic
US6467017B1 (en) 1998-06-23 2002-10-15 Altera Corporation Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US6201404B1 (en) 1998-07-14 2001-03-13 Altera Corporation Programmable logic device with redundant circuitry
US6184707B1 (en) 1998-10-07 2001-02-06 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
KR100301809B1 (ko) * 1998-11-24 2001-09-06 김영환 데이터 입출력 버퍼 제어회로_
US6400180B2 (en) * 1999-02-25 2002-06-04 Xilinix, Inc. Configurable lookup table for programmable logic devices
US6150838A (en) 1999-02-25 2000-11-21 Xilinx, Inc. FPGA configurable logic block with multi-purpose logic/memory circuit
US6245634B1 (en) 1999-10-28 2001-06-12 Easic Corporation Method for design and manufacture of semiconductors
US6331733B1 (en) 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
US6236229B1 (en) 1999-05-13 2001-05-22 Easic Corporation Integrated circuits which employ look up tables to provide highly efficient logic cells and logic functionalities
US6697387B1 (en) * 1999-06-07 2004-02-24 Micron Technology, Inc. Apparatus for multiplexing signals through I/O pins
WO2000077652A2 (de) 1999-06-10 2000-12-21 Pact Informationstechnologie Gmbh Sequenz-partitionierung auf zellstrukturen
US20040225865A1 (en) * 1999-09-03 2004-11-11 Cox Richard D. Integrated database indexing system
US6947882B1 (en) 1999-09-24 2005-09-20 Mentor Graphics Corporation Regionally time multiplexed emulation system
US6756811B2 (en) 2000-03-10 2004-06-29 Easic Corporation Customizable and programmable cell array
US6331790B1 (en) 2000-03-10 2001-12-18 Easic Corporation Customizable and programmable cell array
JP2004506261A (ja) 2000-06-13 2004-02-26 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト パイプラインｃｔプロトコルおよびｃｔ通信
ATE437476T1 (de) 2000-10-06 2009-08-15 Pact Xpp Technologies Ag Zellenanordnung mit segmentierter zwischenzellstruktur
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7484081B1 (en) 2000-10-10 2009-01-27 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices
US6507212B1 (en) 2000-11-02 2003-01-14 Lattice Semiconductor Corporation Wide input programmable logic system and method
US6990555B2 (en) 2001-01-09 2006-01-24 Pact Xpp Technologies Ag Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.)
WO2005045692A2 (en) 2003-08-28 2005-05-19 Pact Xpp Technologies Ag Data processing device and method
US9436631B2 (en) 2001-03-05 2016-09-06 Pact Xpp Technologies Ag Chip including memory element storing higher level memory data on a page by page basis
US7210129B2 (en) 2001-08-16 2007-04-24 Pact Xpp Technologies Ag Method for translating programs for reconfigurable architectures
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US9552047B2 (en) 2001-03-05 2017-01-24 Pact Xpp Technologies Ag Multiprocessor having runtime adjustable clock and clock dependent power supply
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US9141390B2 (en) 2001-03-05 2015-09-22 Pact Xpp Technologies Ag Method of processing data with an array of data processors according to application ID
US9250908B2 (en) 2001-03-05 2016-02-02 Pact Xpp Technologies Ag Multi-processor bus and cache interconnection system
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7581076B2 (en) 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US7624204B2 (en) * 2001-03-22 2009-11-24 Nvidia Corporation Input/output controller node in an adaptable computing environment
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7433909B2 (en) * 2002-06-25 2008-10-07 Nvidia Corporation Processing architecture for a reconfigurable arithmetic node
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7400668B2 (en) 2001-03-22 2008-07-15 Qst Holdings, Llc Method and system for implementing a system acquisition function for use with a communication device
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6605962B2 (en) 2001-05-06 2003-08-12 Altera Corporation PLD architecture for flexible placement of IP function blocks
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US7076595B1 (en) * 2001-05-18 2006-07-11 Xilinx, Inc. Programmable logic device including programmable interface core and central processing unit
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US10031733B2 (en) 2001-06-20 2018-07-24 Scientia Sol Mentis Ag Method for processing data
JP3580785B2 (ja) 2001-06-29 2004-10-27 株式会社半導体理工学研究センター ルックアップテーブル、ルックアップテーブルを備えるプログラマブル論理回路装置、および、ルックアップテーブルの構成方法
US20030020082A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for optical switching
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7420392B2 (en) * 2001-09-28 2008-09-02 Xilinx, Inc. Programmable gate array and embedded circuitry initialization and processing
US6798239B2 (en) * 2001-09-28 2004-09-28 Xilinx, Inc. Programmable gate array having interconnecting logic to support embedded fixed logic circuitry
US6781407B2 (en) 2002-01-09 2004-08-24 Xilinx, Inc. FPGA and embedded circuitry initialization and processing
US6696856B1 (en) 2001-10-30 2004-02-24 Lightspeed Semiconductor Corporation Function block architecture with variable drive strengths
US6489806B1 (en) * 2001-11-14 2002-12-03 Lattice Semiconductor Corporation Zero-power logic cell for use in programmable logic devices
US6983405B1 (en) 2001-11-16 2006-01-03 Xilinx, Inc., Method and apparatus for testing circuitry embedded within a field programmable gate array
US6996758B1 (en) 2001-11-16 2006-02-07 Xilinx, Inc. Apparatus for testing an interconnecting logic fabric
US6886092B1 (en) * 2001-11-19 2005-04-26 Xilinx, Inc. Custom code processing in PGA by providing instructions from fixed logic processor portion to programmable dedicated processor portion
US6986021B2 (en) * 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US7602740B2 (en) 2001-12-10 2009-10-13 Qst Holdings, Inc. System for adapting device standards after manufacture
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US20030108012A1 (en) * 2001-12-12 2003-06-12 Quicksilver Technology, Inc. Method and system for detecting and identifying scrambling codes
US7577822B2 (en) 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
US7403981B2 (en) * 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
US6820248B1 (en) 2002-02-14 2004-11-16 Xilinx, Inc. Method and apparatus for routing interconnects to devices with dissimilar pitches
AU2003214003A1 (en) 2002-02-18 2003-09-09 Pact Xpp Technologies Ag Bus systems and method for reconfiguration
US6754882B1 (en) 2002-02-22 2004-06-22 Xilinx, Inc. Method and system for creating a customized support package for an FPGA-based system-on-chip (SoC)
US6976160B1 (en) 2002-02-22 2005-12-13 Xilinx, Inc. Method and system for controlling default values of flip-flops in PGA/ASIC-based designs
US7007121B1 (en) 2002-02-27 2006-02-28 Xilinx, Inc. Method and apparatus for synchronized buses
US6934922B1 (en) 2002-02-27 2005-08-23 Xilinx, Inc. Timing performance analysis
US7111217B1 (en) 2002-02-28 2006-09-19 Xilinx, Inc. Method and system for flexibly nesting JTAG TAP controllers for FPGA-based system-on-chip (SoC)
US6839874B1 (en) 2002-02-28 2005-01-04 Xilinx, Inc. Method and apparatus for testing an embedded device
US7111220B1 (en) 2002-03-01 2006-09-19 Xilinx, Inc. Network physical layer with embedded multi-standard CRC generator
US7187709B1 (en) 2002-03-01 2007-03-06 Xilinx, Inc. High speed configurable transceiver architecture
US7088767B1 (en) 2002-03-01 2006-08-08 Xilinx, Inc. Method and apparatus for operating a transceiver in different data rates
US6961919B1 (en) 2002-03-04 2005-11-01 Xilinx, Inc. Method of designing integrated circuit having both configurable and fixed logic circuitry
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US9170812B2 (en) 2002-03-21 2015-10-27 Pact Xpp Technologies Ag Data processing system having integrated pipelined array data processor
US7493375B2 (en) 2002-04-29 2009-02-17 Qst Holding, Llc Storage and delivery of device features
US6777977B1 (en) * 2002-05-01 2004-08-17 Actel Corporation Three input field programmable gate array logic circuit configurable as a three input look up table, a D-latch or a D flip-flop
US6774667B1 (en) 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US6973405B1 (en) 2002-05-22 2005-12-06 Xilinx, Inc. Programmable interactive verification agent
US7378867B1 (en) 2002-06-04 2008-05-27 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US6891394B1 (en) 2002-06-04 2005-05-10 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US6970012B2 (en) * 2002-06-10 2005-11-29 Xilinx, Inc. Programmable logic device having heterogeneous programmable logic blocks
US6772405B1 (en) 2002-06-13 2004-08-03 Xilinx, Inc. Insertable block tile for interconnecting to a device embedded in an integrated circuit
US6844757B2 (en) 2002-06-28 2005-01-18 Lattice Semiconductor Corp. Converting bits to vectors in a programmable logic device
US7673273B2 (en) 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US7312109B2 (en) * 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US7112994B2 (en) 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US7129744B2 (en) * 2003-10-23 2006-10-31 Viciciv Technology Programmable interconnect structures
US6992503B2 (en) 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
US7085973B1 (en) 2002-07-09 2006-08-01 Xilinx, Inc. Testing address lines of a memory controller
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
WO2004021176A2 (de) 2002-08-07 2004-03-11 Pact Xpp Technologies Ag Verfahren und vorrichtung zur datenverarbeitung
WO2005010632A2 (en) * 2003-06-17 2005-02-03 Pact Xpp Technologies Ag Data processing device and method
US6765427B1 (en) 2002-08-08 2004-07-20 Actel Corporation Method and apparatus for bootstrapping a programmable antifuse circuit
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7043511B1 (en) 2002-08-30 2006-05-09 Lattice Semiconductor Corporation Performing conditional operations in a programmable logic device
US7434080B1 (en) 2002-09-03 2008-10-07 Actel Corporation Apparatus for interfacing and testing a phase locked loop in a field programmable gate array
US7099426B1 (en) 2002-09-03 2006-08-29 Xilinx, Inc. Flexible channel bonding and clock correction operations on a multi-block data path
US7394284B2 (en) 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US7092865B1 (en) 2002-09-10 2006-08-15 Xilinx, Inc. Method and apparatus for timing modeling
US6803787B1 (en) 2002-09-25 2004-10-12 Lattice Semiconductor Corp. State machine in a programmable logic device
US6750674B1 (en) 2002-10-02 2004-06-15 Actel Corporation Carry chain for use between logic modules in a field programmable gate array
US7269814B1 (en) 2002-10-08 2007-09-11 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US8643162B2 (en) 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
US7812458B2 (en) * 2007-11-19 2010-10-12 Tier Logic, Inc. Pad invariant FPGA and ASIC devices
US6885218B1 (en) 2002-10-08 2005-04-26 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US7042756B2 (en) * 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device
US7084666B2 (en) * 2002-10-21 2006-08-01 Viciciv Technology Programmable interconnect structures
US6937064B1 (en) * 2002-10-24 2005-08-30 Altera Corporation Versatile logic element and logic array block
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US8276135B2 (en) * 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US6727726B1 (en) 2002-11-12 2004-04-27 Actel Corporation Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
US7111110B1 (en) * 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US6946871B1 (en) 2002-12-18 2005-09-20 Actel Corporation Multi-level routing architecture in a field programmable gate array having transmitters and receivers
US7385420B1 (en) 2002-12-27 2008-06-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US6891396B1 (en) 2002-12-27 2005-05-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US7255437B2 (en) * 2003-10-09 2007-08-14 Howell Thomas A Eyeglasses with activity monitoring
US7375553B1 (en) 2003-05-28 2008-05-20 Actel Corporation Clock tree network in a field programmable gate array
US6825690B1 (en) 2003-05-28 2004-11-30 Actel Corporation Clock tree network in a field programmable gate array
US6838902B1 (en) * 2003-05-28 2005-01-04 Actel Corporation Synchronous first-in/first-out block memory for a field programmable gate array
US7385419B1 (en) * 2003-05-30 2008-06-10 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US6867615B1 (en) 2003-05-30 2005-03-15 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US7609297B2 (en) 2003-06-25 2009-10-27 Qst Holdings, Inc. Configurable hardware based digital imaging apparatus
US7693703B2 (en) * 2003-08-01 2010-04-06 Mentor Graphics Corporation Configuration of reconfigurable interconnect portions
US7421014B2 (en) * 2003-09-11 2008-09-02 Xilinx, Inc. Channel bonding of a plurality of multi-gigabit transceivers
US7317264B2 (en) * 2003-11-25 2008-01-08 Eaton Corporation Method and apparatus to independently control contactors in a multiple contactor configuration
US7019557B2 (en) * 2003-12-24 2006-03-28 Viciciv Technology Look-up table based logic macro-cells
US7176716B2 (en) * 2003-12-24 2007-02-13 Viciciv Technology Look-up table structure with embedded carry logic
US7030651B2 (en) * 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
US7336097B2 (en) * 2003-12-24 2008-02-26 Viciciv, Inc. Look-up table structure with embedded carry logic
US7176713B2 (en) * 2004-01-05 2007-02-13 Viciciv Technology Integrated circuits with RAM and ROM fabrication options
KR100564611B1 (ko) * 2004-02-14 2006-03-29 삼성전자주식회사 하드 디스크 드라이브의 완충 구조체
US7030652B1 (en) 2004-04-23 2006-04-18 Altera Corporation LUT-based logic element with support for Shannon decomposition and associated method
US7489164B2 (en) * 2004-05-17 2009-02-10 Raminda Udaya Madurawe Multi-port memory devices
US8612772B1 (en) 2004-09-10 2013-12-17 Altera Corporation Security core using soft key
US8566616B1 (en) 2004-09-10 2013-10-22 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like
DE102005048525A1 (de) * 2005-10-07 2007-04-12 Micronas Gmbh Schaltungsarchitektur für eine integrierte Schaltung
WO2007082730A1 (de) 2006-01-18 2007-07-26 Pact Xpp Technologies Ag Hardwaredefinitionsverfahren
US7486111B2 (en) * 2006-03-08 2009-02-03 Tier Logic, Inc. Programmable logic devices comprising time multiplexed programmable interconnect
US7555424B2 (en) 2006-03-16 2009-06-30 Quickturn Design Systems, Inc. Method and apparatus for rewinding emulated memory circuits
US8067970B2 (en) * 2006-03-31 2011-11-29 Masleid Robert P Multi-write memory circuit with a data input and a clock input
US20080024165A1 (en) * 2006-07-28 2008-01-31 Raminda Udaya Madurawe Configurable embedded multi-port memory
US20080182021A1 (en) * 2007-01-31 2008-07-31 Simka Harsono S Continuous ultra-thin copper film formed using a low thermal budget
US7508231B2 (en) 2007-03-09 2009-03-24 Altera Corporation Programmable logic device having redundancy with logic element granularity
US7456653B2 (en) * 2007-03-09 2008-11-25 Altera Corporation Programmable logic device having logic array block interconnect lines that can interconnect logic elements in different logic blocks
US7536615B1 (en) 2007-03-26 2009-05-19 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US7743296B1 (en) 2007-03-26 2010-06-22 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US20090128189A1 (en) * 2007-11-19 2009-05-21 Raminda Udaya Madurawe Three dimensional programmable devices
US7635988B2 (en) * 2007-11-19 2009-12-22 Tier Logic, Inc. Multi-port thin-film memory devices
US7573293B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7602213B2 (en) * 2007-12-26 2009-10-13 Tier Logic, Inc. Using programmable latch to implement logic
US7573294B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7795913B2 (en) * 2007-12-26 2010-09-14 Tier Logic Programmable latch based multiplier
US7735045B1 (en) * 2008-03-12 2010-06-08 Xilinx, Inc. Method and apparatus for mapping flip-flop logic onto shift register logic
US20100272811A1 (en) * 2008-07-23 2010-10-28 Alkermes,Inc. Complex of trospium and pharmaceutical compositions thereof
US8230375B2 (en) 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8159265B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Memory for metal configurable integrated circuits
US8159268B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Interconnect structures for metal configurable integrated circuits
US8159266B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Metal configurable integrated circuits
US8959010B1 (en) 2011-12-08 2015-02-17 Cadence Design Systems, Inc. Emulation system with improved reliability of interconnect and a method for programming such interconnect
US8743735B1 (en) 2012-01-18 2014-06-03 Cadence Design Systems, Inc. Emulation system for verifying a network device
CN102611431B (zh) * 2012-03-08 2014-12-24 无锡华大国奇科技有限公司 带组合逻辑通路的寄存器
US8595683B1 (en) 2012-04-12 2013-11-26 Cadence Design Systems, Inc. Generating user clocks for a prototyping environment
US10447276B2 (en) 2015-10-27 2019-10-15 Andapt, Inc. Power management integrated circuit integrating field effect transistors and programmable fabric

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911432A (ja) * 1972-05-30 1974-01-31
US3967251A (en) * 1975-04-17 1976-06-29 Xerox Corporation User variable computer memory module
US4357678A (en) * 1979-12-26 1982-11-02 International Business Machines Corporation Programmable sequential logic array mechanism
DE3342354A1 (de) 1983-04-14 1984-10-18 Control Data Corp., Minneapolis, Minn. Weich programmierbare logikanordnung

Also Published As

Publication number Publication date
US4758985A (en) 1988-07-19
CA1255364A (en) 1989-06-06
DE3645224C2 (ja) 1992-02-20
DE3606406A1 (de) 1986-08-28
US4706216A (en) 1987-11-10
GB2171546B (en) 1989-10-18
JPS61224520A (ja) 1986-10-06
GB2171546A (en) 1986-08-28
JPH0645912A (ja) 1994-02-18
DE3645221C2 (ja) 1992-04-23
GB8604761D0 (en) 1986-04-03

Similar Documents

Publication Publication Date Title
JPH0446488B2 (ja)
US4642487A (en) Special interconnect for configurable logic array
USRE34363E (en) Configurable electrical circuit having configurable logic elements and configurable interconnects
US4870302A (en) Configurable electrical circuit having configurable logic elements and configurable interconnects
US4414547A (en) Storage logic array having two conductor data column
US6373779B1 (en) Block RAM having multiple configurable write modes for use in a field programmable gate array
EP0204034B1 (en) Configurable logic array
JPS587931A (ja) Ｐｌａ装置
GB2202355A (en) Configurable storage circuit
US8181073B2 (en) SRAM macro test flop
JPH01137500A (ja) 埋込み２進パターンを有するメモリ・アレイ装置
JPH0573268A (ja) 加算器
US4918657A (en) Semiconductor memory device provided with an improved precharge and enable control circuit
JPH0447492B2 (ja)
CA1274882A (en) Configurable electrical circuit having configurable logic elements and configurable interconnects
JPS61280120A (ja) コンフイグラブルロジツクアレイ
US5381378A (en) Semiconductor memory device
GB2149989A (en) Data storage cell
JPH1116345A (ja) カウンタ回路及びそれを用いた半導体メモリ装置
GB2105938A (en) Clocked logic array with memory cells
JPH0683063B2 (ja) 半導体集積回路