JPH04369899A - ガラス−セラミック多層回路基板の製造方法 - Google Patents

ガラス−セラミック多層回路基板の製造方法

Info

Publication number
JPH04369899A
JPH04369899A JP3146136A JP14613691A JPH04369899A JP H04369899 A JPH04369899 A JP H04369899A JP 3146136 A JP3146136 A JP 3146136A JP 14613691 A JP14613691 A JP 14613691A JP H04369899 A JPH04369899 A JP H04369899A
Authority
JP
Japan
Prior art keywords
powder
ceramic
particle size
glass
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3146136A
Other languages
English (en)
Other versions
JP2584911B2 (ja
Inventor
Hitoshi Suzuki
均 鈴木
Wataru Yamagishi
亙 山岸
Koichi Niwa
丹羽 絋一
Kaoru Hashimoto
薫 橋本
Nobuo Kamehara
亀原 伸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3146136A priority Critical patent/JP2584911B2/ja
Priority to CA002070308A priority patent/CA2070308C/en
Priority to US07/894,984 priority patent/US5287620A/en
Priority to EP92305496A priority patent/EP0519676B1/en
Priority to DE69203544T priority patent/DE69203544T2/de
Priority to KR1019920010586A priority patent/KR960001354B1/ko
Publication of JPH04369899A publication Critical patent/JPH04369899A/ja
Application granted granted Critical
Publication of JP2584911B2 publication Critical patent/JP2584911B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス−セラミック多
層回路基板の製造方法に関し、更に詳しくは、ビア形成
方法を改良したガラス−セラミック多層回路基板の製造
方法に関する。
【0002】大量の情報を迅速に処理する必要から、情
報処理装置の小型大容量化が進められており、情報処理
装置の主体を占める半導体装置も単位素子の小型化によ
り高度に集積化したLSIやVLSIが実用化されてい
る。これら集積回路は、チップのままで複数個をセラミ
ックよりなるチップ搭載用基板(インターポーザ)に搭
載してLSIモジュールを作り、これを取り替え単位と
して印刷配線基板に装着する実装形態が採られている。 特に、フリップフロップタイプの半導体集積回路は、全
てセラミック回路基板に装着されている。
【0003】半導体集積回路を装着するセラミック回路
基板は多層化された形で用いられるのが一般的であり、
現在では20〜60層程度の多層回路基板が実用化され
ている。このような多層回路構造においては、層を貫通
して形成したビアと呼ぶ導体部分により、各層の電子回
路相互の電気的接続を行っている。特に近年、半導体素
子からの信号をより高速化する要請が高まってきている
ため、基板の導体として抵抗がより低い材料を用い、ま
た、半導体装置の高密度化に伴い、基板に形成されるビ
アをより微細にする必要がある。
【0004】これらの要請を満足させるために、ガラス
−セラミック基板が開発されている。ガラス−セラミッ
ク基板は、導体として金、銀、銅等の低抵抗材料を用い
ることができるように、軟化点が600〜900℃のガ
ラスをセラミックと複合化することにより、焼成時の収
縮温度を700〜1000℃に調整してある。そして、
高密度実装を可能とするためにビア径も100μm程度
の微細のものになっている。
【0005】
【従来の技術】従来、ガラス−セラミック多層回路基板
の製造方法においては、ガラス−セラミックと有機バイ
ンダーで作製されたグリーンシートのビア形成予定位置
に穴開けしてスルーホールを形成した後、このスルーホ
ール内に導体ペーストを充填してビアを形成する。この
ようにして、多層回路基板のそれぞれの層を構成するた
めのグリーンシートを作製する。次に、それぞれのグリ
ーンシートについて、ビア位置(穴埋め位置)を含み、
導体ペーストをスクリーン印刷して電子回路パターンを
形成した後、乾燥させる。そして、これら乾燥後のグリ
ーンシートを位置合わせして積層した後、加圧して一体
化し、得られた積層体を加熱してバインダー抜きをした
後に焼成することにより、ガラス−セラミック多層回路
基板が得られる。バインダー抜きのための加熱は、その
後の焼成にくらべて低温で行われるもので、仮焼成とも
呼ばれる。
【0006】従来のビア形成方法においては、図8に示
すように、ポリエチレンテレフタレートのシート(通称
「マイラーシート」)1を通して多数のスルーホール2
を穴開けしてあるグリーンシート3を準備する。排気装
置を備えた充填台5の上面に吸引紙4を敷き、上記のグ
リーンシート3をマイラーシート1を上にした状態で吸
引紙4の上に重ねて置く。次に、マイラーシート1上に
導体ペーストを置き、真空ポンプを作動させながらスキ
ージを慴動させることにより、導体ペーストがマイラー
シート1の穴を通って吸引され、スルーホール2内に充
填される。
【0007】次に、マイラーシート1を剥がしてから、
グリーンシート3の上面に導体回路パターンをスクリー
ン印刷により形成し、乾燥させる。多層回路基板の各層
に対応するグリーンシート3をこのようにして作製し、
位置合わせして積層・加圧して一体化した後、加熱して
グリーンシート3および導体ペースト中のバインダーを
除去する(仮焼成)。次に、高温焼成してガラス−セラ
ミックおよび導体金属を焼結することにより、各層の所
定位置にビアを有するガラス−セラミック多層回路基板
が形成される。この従来法においてビアに用いる導体ペ
ーストとしては、導電性金属粉末と有機バインダーとを
混合したペーストを用いていた。
【0008】しかし上記従来の方法は次の問題点があっ
た。 (1)導電性金属と基板のセラミックとの焼結挙動が異
なり、焼結中に両者の収縮率に差が生じるため、形成さ
れたビア内にポアや断線が発生し易い。 (2)グリーンシートが多孔質であり、導体ペーストの
溶剤(バインダー分)が充填時にスルーホールの壁面に
吸い取られるため、導体ペーストによってスルーホール
を完全に充填することが難しい。すなわち、導体ペース
トの粘度が高いと完全に充填できず、粘度が低いとビア
中央に空隙ができる。 (3)導電性金属として銅等の酸化し易い金属を用いた
場合、バインダー抜きのための加熱を酸化雰囲気中で行
うことができないため、バインダーが抜けにくく、湿潤
雰囲気等の還元雰囲気中で行う必要がある。このため、
熱分解しにくいバインダーをペーストおよびグリーンシ
ートに用いることができない。
【0009】このような問題を解消するために、これま
でに種々の工夫がなされている。まず、導電性金属と基
板のセラミックとの焼結挙動を一致させるために、導体
ペーストに有機金属を添加する方法が提案されている(
例えば特開昭61−89839、特開昭62−1330
02、特開昭63−260199、特開昭63−271
995、特開平1−201996)。一般に導体ペース
トは、その中に含まれている有機溶剤が分解飛散するま
で導体金属の粉末は焼結せず、導体金属粉末のみを焼成
した場合よりは焼結が遅れ、焼結およびそれによる収縮
が高温側に移行する。しかし、有機溶剤が分解飛散して
しまった700〜900℃では導電性金属の焼結が急激
に起こるため、それに伴ってセラミックとは著しく異な
る収縮挙動を示す。上記方法においては、添加された有
機金属がバインダー抜き(仮焼成)時および焼成時に分
解して金属酸化物となり、これが700〜900℃の高
温領域での導電性金属粉末の焼結を阻害することを利用
して、導電性金属の焼結収縮を遅らせ高温側に移行させ
ることによりセラミックの焼結収縮の時期に合わせるよ
うにした。すなわち、導体ペーストに有機金属を添加す
ることによって700〜900℃の高温領域での収縮を
制御する。
【0010】また、この原理を応用して、導体ペースト
に有機金属の代わりに金属酸化物を直接添加する方法も
提案されている(例えば特開昭61−89839、本出
願人による特願平2−9018)。
【0011】一方、有機物のビア中残存を解消すると共
にスルーホールへの充填性を改良するために、導体ペー
ストではなく導電性金属の粉末を直接充填する方法が提
案されている(例えば特開平2−18991、特開平1
−281795、特開昭61−101096)。この方
法においては、有機バインダーを用いないため、乾燥・
焼成時に有機バインダーの飛散なく、形成されたビア内
にポアがなく、また多孔質のグリーンシートにも比較的
簡単に充分な充填密度でビアを形成することができる。
【0012】このように種々の方法が提案されているが
、近年の回路パターンの微細化に伴い、ビア径も例えば
100μm程度と非常に微細になっており、次のような
新たな問題点が生じてきた。
【0013】まず導体ペーストの場合、100μm程度
の微細なスルーホールを完全に充填することは非常に困
難であり、有機金属の添加や金属酸化物の直接添加を行
ってもスルーホール中の充填密度を高めるためには効果
はなく、充填段階で残存したポアが焼成後のビア内にも
ほぼそのまま残存するという問題がある。更に、有機金
属は一般的に熱分解(熱劣化)温度が高いため、バイン
ダー抜き(仮焼成)後も不完全な化合物として残存し易
い。特に、導体金属として銅等の酸化し易い金属を用い
た場合には、加熱雰囲気としてバインダーの抜けにくい
還元雰囲気を用いざるを得ないため、焼成後まで残存し
易いという問題がある。
【0014】一方、導体金属の粉末を直接スルーホール
に充填する方法の場合、粉末の粒径を細かくすることに
よって、微細なスルーホール内にも十分な充填を行える
点で有効な方法である。しかし、金属粉末が単独で存在
するため、バインダー抜き時および焼成時にセラミック
は勿論、導体ペーストに比較しても低い温度で収縮が開
始し、収縮率の不一致によってビアと基板との界面に隙
間を生じ易いという問題がある。特に銅を導体とした場
合には、バインダー抜きのための加熱雰囲気として銅を
酸化させないために湿潤窒素雰囲気等を用いるが、湿潤
窒素雰囲気中では銅粉末の収縮開始温度は乾燥窒素雰囲
気中に比べて更に低い300〜400℃程度に低下する
。そのため、400〜500℃の低温領域で、ビアと基
板との界面に導体ペーストで形成したビアの場合よりも
大きい隙間が生じてしまう。この対策として、本発明者
は特願平2−9018において、導電性金属粉末にセラ
ミック粉末を添加してスルーホールに充填する方法を既
に提案している。
【0015】この方法は、銅粉末のみを充填した場合の
欠点である700℃以下の低温領域(400〜700℃
)での収縮を抑えるため、ビア/基板界面のポア発生を
防止するのに効果的である。しかし、この方法では、セ
ラミック粉末の添加量が多かったり、セラミック粉末の
粒径が大きかったりすると、焼成後の金属粉末の粒子結
合が不安定になり、ビアが脆く強度も低くなるという欠
点がある。
【0016】また、導体粉末を直接スルーホール内に充
填した場合セラミックとの濡れが悪く、良好な密着性が
得られない欠点を、前述の特開平2−18991の方法
では、金属粉末に酸化クロムを添加することによって解
消する。しかし、この方法では、焼成時にビアが腐食さ
れ易い点、および酸化クロムの毒性を考慮しなければな
らず作業性が悪い点に問題がある。なお、特開平2−1
8991には、導体粉末およびCr2 O3 粉末の粒
径について、導体粉末の粒径は、Cu粉末、Cr2 O
3 粉末ともにスルーホール径に対して1/10以下、
特に1/10〜1/500程度とすることが記載されて
いる。
【0017】
【発明が解決しようとする課題】本発明は、上記の問題
点を解消し、ビア径が100μm程度に微細であっても
、スルーホールを十分に充填して健全なビアを形成でき
るように改良したガラス−セラミック多層回路基板の製
造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のガラス−セラミック多層回路基板の製造
方法は、ガラス−セラミックグリーンシートのビア形成
予定位置にスルーホールを形成する工程、銅粉末にセラ
ミック粉末を配合した混合粉末を該スルーホールに充填
する工程、該スルーホールを形成した該グリーンシート
上に導体ペーストを印刷して導体パターンを形成する工
程、該導体パターンを形成した複数の該グリーンシート
を積層して積層体を形成する工程、該積層体を加熱して
バインダー抜きおよび仮焼成を行う工程、および得られ
た仮焼成体を焼成する工程を含んで成り、該銅粉末およ
び該セラミック粉末の粒径を、該スルーホールに充填さ
れた際に該ガラス−セラミックグリーンシートの密度と
同程度以上の充填密度が得られる粒径とすることを特徴
とする。
【0019】
【作用】既に説明したように、ビアにポアが生ずる原因
は下記のとおりである。〔要因1〕導体ペーストを用い
た場合、グリーンシートのスルーホールに銅粉末が完全
に充填されず、充填後にスルーホール内に粉末密度の粗
密や空隙ができる。〔要因2〕銅粉末とグリーンシート
のセラミックとの焼結(収縮)温度が異なる。本発明に
おいては、上記要因を次のように解消できる。先ず〔要
因1〕については、従来の知見に基づいて、スルーホー
ルに従来のように導体ペーストではなく、導体粉末を充
填することにより完全に充填を行うことができる。次に
〔要因2〕については、本発明者は、銅粉末にセラミッ
ク粉末を配合した混合粉末をスルーホールに充填し、そ
の際、銅粉末およびセラミック粉末の粒径を、スルーホ
ールに充填された際にガラス−セラミックグリーンシー
トの密度と同程度以上の充填密度が得られる粒径とする
ことにより、焼結過程における銅粉末とグリーンシート
のセラミックとの収縮差(焼結温度の差)を解消するこ
とができることを見出した。
【0020】通常用いられるガラス−セラミックグリー
ンシートの相対密度は未焼成状態で約50〜60%であ
り、これに対応する本発明の混合粉末としては銅粉末お
よびセラミック粉末の粒径を、スルーホール内に未焼成
状態で約55〜65%の充填密度で充填される粒径とす
ることが適当である。これにより、焼結時のビア内外の
収縮差をより小さくすることができる。
【0021】本発明の充填密度を得るには、平均粒径0
.3〜8μmの銅粉末に平均粒径0.1〜1μmのセラ
ミック粉末を配合した混合粉末を用いることが望ましい
。更にその際、銅粉末よりも小さい平均粒径のセラミッ
ク粉末を用いると、銅粉末粒子間にセラミック粉末粒子
が入り込み易いので、充填密度を確保する上で有利であ
る。
【0022】本発明においては、焼成時の収縮開始温度
が約700〜1000℃であるグリーンシートを用い、
これに適合する焼結収縮挙動となるように混合粉末の銅
粉末およびセラミック粉末の粒径および配合量を設定す
ることが望ましい。
【0023】上記範囲の収縮開始温度のグリーンシート
を用いる場合、銅粉末に配合するセラミック粉末として
は、1000℃程度までの高温で銅と化学反応しない物
質の粉末が適しており、例えばアルミナ、シリカ、ムラ
イト等の粉末を用いることができる。その際、銅粉末へ
のセラミック粉末の配合量は、特に600℃付近での銅
の収縮を抑え且つ1000℃付近で銅の収縮が完了する
配合量とすべきである。このような観点から、混合粉末
総量に対するセラミック粉末の配合量は、セラミック粉
末の平均粒径が0.1〜1μmである場合、通常0.5
〜10 vol%、好ましくは0.5〜5 vol%程
度である。0.5vol%より少ないと、導体金属の焼
結収縮時期をガラス−セラミックの焼結収縮時期にマッ
チングさせる効果が得られない。逆に10 vol%よ
り多いと、導体の電気抵抗率が大きくなる。
【0024】以下に、本発明者が行った種々の実験の典
型例に基づいて、本発明の作用をより詳細に説明する。 本発明の混合粉末とガラス−セラミック基板について焼
結挙動を調べるため、それぞれに対応する試料を作製し
て、モデル実験を行った。混合粉末に対応する試料とし
て、平均粒径1μmの銅粉末に平均粒径0.3μmのア
ルミナ粉末を種々の配合量(3、5、および10 vo
l%)で添加し、ボールミルで24時間混合した後、5
×55×3mmの圧粉成形体を作製した。これとは別に
、比較のために銅粉末のみの圧粉成形体も作製した。ガ
ラス−セラミック基板に対応する試料として、下記組成
の粉末を混練した後に成形してアルミナ系ガラス−セラ
ミックより成る圧粉成形体を作製した。 セラミック粉末:アルミナ粉  50重量部ガラス粉末
:硼珪酸ガラス粉  50重量部上記試料を湿潤窒素(
N2 )雰囲気中で種々の焼成温度で焼成し、収縮率を
測定した。図1に焼成温度と収縮率との関係を示す。同
図から分かるように、銅粉末のみから成る圧粉成形体(
曲線7)は、焼結温度約600℃までは焼結温度の上昇
(焼結の進行)に伴って収縮率が増加し、焼結温度が約
700℃を超えると減少するが、一方、ガラス−セラミ
ックから成る圧粉成形体(曲線8)は、焼結温度の上昇
に伴って収縮率は単調に増加し、特に焼結温度約700
℃以上で収縮が大きくなっており、この収縮挙動の差が
ビア内にポアが発生する原因になる。
【0025】この結果と比較対照するため図9に、従来
法で用いていた銅ペースト(典型的組成:銅粉100重
量部、PMMA2重量部、可塑剤1重量部、溶剤20重
量部)およびこの銅ペーストに5 vol%のアルミナ
粉末を添加した場合の焼結温度に対する収縮率の変化を
示す。銅ペーストの場合(曲線51)は、焼結温度約6
00℃までは収縮しないが、約700℃を超え約800
℃付近になると急激に収縮し、約900℃を超えると収
縮率が減少するので、800℃付近からのセラミックと
の収縮の差がポアの発生原因となっていた。銅ペースト
にアルミナを添加した場合(曲線52)は、800℃付
近での急激な収縮と約900℃以上での収縮の減少が共
に抑制され、基板のセラミックに近い収縮挙動になる。
【0026】本発明に従って銅粉末に3 vol%のア
ルミナ粉末を添加した圧粉成形体(図1の曲線9)は、
ガラス−セラミック(曲線8)に非常に近い収縮挙動を
示し、焼結温度の上昇に伴って収縮率は増加するが、焼
結温度が約800℃を超えると銅の過焼成効果が現れて
収縮率が減少してくる。そして、アルミナ粉末の添加量
が5%、10%と増加するに従って収縮率が減少してゆ
き、また、銅の過焼成効果による収縮率の減少も高温側
に移行してくる。
【0027】図2に、銅粉末へのアルミナ添加量と電気
抵抗率との関係を示す。ここでは添加するアルミナ粉末
の粒径を0.3μmと3.5μmの2水準とした。また
、図3には、アルミナ添加量を10 vol%に固定し
、粒径を種々に変えた場合の電気抵抗率の変化を示す。 図3から分かるように、アルミナ粉末の粒径が小さくな
るほど比表面積が大きくなるため電気抵抗率は増加し、
図2に示したように平均粒径3.5μmの場合に比べて
平均粒径0.3μmの場合にはより少ない添加量で電気
抵抗率の増加が現れるが、0.3μm程度の粒径であれ
ば添加量5 vol%程度までは電気抵抗率の増加はな
い。平均粒径が1.0μmの場合には、添加量10 v
ol%程度までは電気抵抗率の増加は無かった。
【0028】このように銅粉末に適量のアルミナ粉末を
添加することにより、無添加の場合とほとんど変わらな
い電気抵抗率を維持しながら、焼結時の収縮率をガラス
−セラミックに近づけることができ、収縮差によるポア
発生を防止することができる。
【0029】次に、銅粉末にセラミック粉末を配合した
混合粉末のスルーホールへの充填について説明する。図
4に、種々の平均粒径の銅粉末を単独で用い、これをガ
ラス−セラミックグリーンシートに形成した直径100
μmのスルーホールに充填した場合の充填密度を示す。 充填密度は、1枚のグリーンシートに100,000個
のスルーホールを形成し、これに粉末を充填したときの
重量と体積から算出した値である。銅粉末の充填は図8
に示した装置を用い下記手順で行った。まず、充填台5
上にグリーンシート3(350×350mm)を置き、
その上をのマイラーシート1で全面覆った。このマイラ
ーシート1上に、平均粒径1μmの銅粉末15(約10
0g)を帯状に均一に置いた。そして、硬質ゴム製スキ
ージ(図示せず)をグリーンシート3に対して30〜4
5°の角度に傾け、マイラーシート1上からグリーンシ
ート3に圧力2kg/cm2 で押さえ付けながら、速
度30cm/minでマイラーシート上を移動させるこ
とにより銅粉末を流動させて、グリーンシート1のスル
ーホール2内へ落下させて充填した。スキージの移動は
、1枚のグリーンシートについて2回行い、粉末の充填
状態をより完全なものにした。なお、充填台5には、直
径1mmの吸引用の穴がピッチ1mmで開けられており
、グリーンシート3と充填台5との間には、グリーンシ
ート3の個々のスルーホールについて均一に吸引できる
ように濾紙(吸引紙)4が敷いてある。この状態で、真
空度700mmHgの真空ポンプ(図示せず)により吸
引を行いながら充填を行った。この充填方法では、銅粉
末の流動性と共に真空吸引の作用が重要となる。平均粒
径の細かい銅粉末および平均粒径の細かい無機酸化物を
添加した銅粉末の場合には、真空ポンプによる真空度を
高くし且つ充填台5の吸引用穴のピッチを小さくする必
要がある。例えば、平均粒径0.5μmの銅粉末に平均
粒径0.5μmのアルミナ粉末を添加した混合粉末の場
合は、100メッシュのスクリーンマスクを吸引台5の
上面に貼り付けて、実質的な吸引用穴のピッチを小さく
する。
【0030】ここで、スルーホール内に充填される銅粉
末は、積層工程および焼成工程を経ることによってグリ
ーンシートと一体化される。焼成中のスルーホール内外
の収縮率を近づける必要があるため、銅粉末の充填密度
はグリーンシートの密度と同等またはそれよりもやや高
いことが一般に望ましい。焼成前の充填密度が低いと、
収縮挙動自体が同等でも、実際に現れる収縮率は大きく
なるため、隙間やポアを生じ易くなる。このように適当
な充填密度とすることにより、焼成後にポアの無い健全
なビアを形成することができる。
【0031】図4の場合、用いたガラス−セラミックグ
リーンシートの密度は、ガラス−セラミック複合体の密
度に対する相対密度で60%程度である。銅粉末の平均
粒径が0.3〜8μmの範囲で、55%以上の充填密度
(ここでは55〜65%)が得られている。これはガラ
ス−セラミックグリーンシートと同等以上の密度であり
、ポアの無い完全なビアを形成するのに十分な充填密度
である。銅粉末の平均粒径が0.3μmよりも小さい範
囲では、充填密度が不十分となる。例えば平均粒径0.
08〜0.15μmの範囲では充填密度は40〜45%
程度の低い値である。粒径がこのように小さい場合、か
さ密度が低く、スルーホールへの充填後に、振動やプレ
ス等の何らかの付加的な操作を行わない限り、十分な充
填密度を得ることは困難である。また逆に平均粒径が8
μmより大きい範囲では、直径100μmのスルーホー
ル内への充填自体が困難になる。例えば平均粒径10μ
m以上の範囲では40%程度の充填密度しか得られない
【0032】このように、スルーホールの直径が100
μm程度の場合、銅粉末の平均粒径は0.3〜8μmの
範囲であることが適当である。
【0033】次に、銅粉末に添加するセラミック粉末粒
径の適正範囲について説明する。図5に、銅粉末にアル
ミナ粉末を添加した混合粉末について、アルミナ粉末の
平均粒径に対するスルーホール内への充填密度の変化を
示す。銅粉末の平均粒径は1μm、アルミナ粉末配合量
は5 vol%とそれぞれ一定にし、図4の実験と同様
のガラス−セラミックグリーンシートに形成した直径1
00μmのスルーホールに充填し、同様な方法で充填密
度を算出した。
【0034】図5の結果から、アルミナ粉末の平均粒径
が1μm以下の範囲で、55%以上の高い充填密度が得
られている。アルミナ粉末の平均粒径が1μmを超える
範囲では、平均粒径の増加に伴って充填密度が低下する
。例えばアルミナ粉末の平均粒径が2μm以上の範囲で
は45%以下の充填密度しか得られない。このことから
、アルミナ粉末の平均粒径は1μm以下であることが適
当である。しかし、平均粒径が0.1μmより小さくな
ると粉末の混合自体が困難になり、アルミナ粉末が銅粉
末中に分散しにくくなるので、アルミナ粉末の平均粒径
は0.1μm以上とすることが適当である。
【0035】このように、スルーホールの直径が100
μm程度の場合、銅粉末に添加するアルミナ粉末の平均
粒径は0.1〜1μmの範囲であることが適当である。 以上の結果から、平均粒径0.3〜8μmの銅粉末に平
均粒径0.1〜1μmのセラミック粉末を適量配合した
混合粉末を用いることにより、スルーホール内への充填
を完全に行うことができ、焼成後にポアの無い健全なビ
アを得ることができる。
【0036】以上の実験例で示した銅粉末およびこれに
配合するセラミック粉末の平均粒径の適正範囲は、スル
ーホール直径100μmの場合であるが、スルーホール
直径が更に小さい場合についても同様の実験を行うこと
により、銅およびセラミックについてそれぞれ適正な粉
末粒径範囲を設定することができる。以下に、実施例に
よって本発明を更に詳細に説明する。
【0037】
【実施例】〔実施例1〕本発明に従い、銅粉末にアルミ
ナ(Al2 O3 )粉末を添加した混合粉末を用いて
ビア形成を行い、ガラス−セラミック多層回路基板を作
製した。グリーンシートを下記手順で作製した。先ず、
下記配合組成の混合物を準備した。 ・セラミック粉末:アルミナ粉……………………30重
量部 ・ガラス粉末:    硼珪酸ガラス粉………………5
0重量部 ・バインダ:      ポリメチルメタクリレート…
12重量部 ・可塑剤:        ジブチルフタレート………
…  5重量部 この混合物1重量部に対してアセトンを3重量部加えて
混練した後、アセトンを蒸発させてスラリーとした。こ
のスラリーをドクターブレード法によりマイラーシート
上に展延させて、厚さ300μmのグリーンシートとし
た。このグリーンシートにマイラーシートを付けたまま
、ドリルを用いて直径100μmのスルーホールを形成
した。一方、平均粒径1.0μmの銅粉末に平均粒径0
.3μmのアルミナ粉末を5vol%配合し、V型混合
機で2時間混合して混合粉末を準備した。図8の装置を
用いて、混合粉末をグリーンシートのスルーホールに充
填した。すなわち、図示したように樹脂シート1の一辺
の片隅上に、充填するのに十分な量の導体粉末15を盛
り上げて置き、これを、例えば硬質ゴム製スキージ(図
示せず)を樹脂シート1の表面上を矢印方向に慴動させ
ることにより、移動させる。これにより導体粉末15が
複数のスルーホール2内に充填される。なお、この充填
を確実に行うために、図示したように充填台5の内部に
グリーンシート3と同程度の平面積を有する吸引用空洞
部(図中に破線で示す)を設け、この空洞部を配管(上
記破線に接続して充填台5の下に出ている実線部)を介
して真空ポンプ(図示せず)に接続し、前記空洞部の上
に吸引紙4を被せ、この吸引紙4を介してグリーンシー
ト3全体を均一に吸引しながら前記導体粉末15の充填
操作を行うことが好ましい。吸引紙4はいわゆる濾紙の
役目をするものであり、粉末が均一に真空吸引でき、し
かも導体粉末15を構成する粉末の飛散を防止するため
に用いられる。このようにしてスルーホール2内に導体
粉末15を充填した後、マスクとして用いた樹脂シート
1を除去する。そして、スルーホール部に導体粉末が充
填されたグリーンシート3上に、導体ペーストをスクリ
ーン印刷してグリーンシート3に所定の配線パターンを
形成する。
【0038】同様にして多層回路基板の各層に対応する
グリーンシートを60枚準備し、各グリーンシート上に
導体ペーストをスクリーン印刷してそれぞれの電子回路
パターンを形成した後、乾燥した。これらのグリーンシ
ートを位置合わせして積層・加圧し、一体の積層体にし
た。この積層体を湿潤窒素雰囲気中、800℃で4時間
加熱してバインダー抜き(仮焼成)を行った。その後、
窒素雰囲気中で1000℃×4時間の焼成を行いガラス
−セラミック多層回路基板を得た。このガラス−セラミ
ック多層回路基板の断面および破面をそれぞれ光学顕微
鏡および走査電子顕微鏡(SEM)で観察した結果、基
板/ビア界面にもビア内部にもポアの無い健全なビアが
形成されていた。なお、本実施例においては穴開け手段
としてドリルを用いてスルーホールを形成するドリル方
式による方法を示したが、スルーホール用パンチ針を用
いるプレス方式によっても良い。その場合、スルーホー
ル用パンチ針を有するプレス加工機によって、一体化さ
れたままの状態で厚さ方向に複数のスルーホールを設け
る。すなわち、プレス加工機を降下させることによって
、一度に複数のスルーホール2が樹脂シート1と共にグ
リーンシート3内に穴開けされる。このように穴開けさ
れたスルーホールの孔径は、微細配線を可能とするため
にできるだけ微細にすることが好ましく、例えば50〜
200μm程度の孔径とすることが考えられる。また、
グリーンシートの厚さは通常100〜500μm程度で
ある。グリーンシートの一方の平坦面に敷設され一体化
される樹脂シートは、種々の素材のものを用いることが
できるが、平面平滑度の良いポリエチレンテレフタレー
ト樹脂のシートとすることが好ましく、その厚さは通常
10〜50μm程度である。
【0039】〔実施例2〕本発明に従い、銅粉末にムラ
イト(3Al2 O3 ・2SiO2 )粉末を添加し
た混合粉末を用いてビア形成を行い、ガラス−セラミッ
ク多層回路基板を作製した。多層回路基板の作製に先立
って、銅粉末へのムライト粉末の適正配合量を設定する
ために下記予備実験を行った。 予備実験 平均粒径2μmの銅粉末に平均粒径0.3μmのムライ
ト粉末を1、2、および5 vol%添加した5×55
×5mmの圧粉成形体を種々の焼成温度で焼成し、収縮
率を測定した結果を図6に示す。同図から分かるように
、配合量1vol%の場合(曲線12)は過焼成の影響
が現れ、2 vol%の場合(曲線13)は基板のガラ
ス−セラミック(曲線8)に近い収縮挙動を示し、5 
vol%の場合(曲線14)は過焼成の影響が更に高温
側にずれて出現している。この結果から、銅粉末へのム
ライト粉末の配合量を2 vol%に設定した。 多層回路基板の作製 平均粒径2μmの銅粉末に平均粒径0.3μmのムライ
ト粉末を、上記結果に従って2 vol%配合した混合
粉末を用いた。それ以外は実施例1と同様な条件および
手順でガラス−セラミック多層回路基板を作製した。こ
のガラス−セラミック多層回路基板の断面および破面を
それぞれ光学顕微鏡および走査電子顕微鏡(SEM)で
観察した結果、基板/ビア界面にもビア内部にもポアの
無い健全なビアが形成されていた。
【0040】〔実施例3〕本発明に従い、銅粉末にシリ
カガラス(SiO2)粉末を添加した混合粉末を用いて
ビア形成を行い、ガラス−セラミック多層回路基板を作
製した。多層回路基板の作製に先立って、銅粉末へのシ
リカガラス粉末の適正配合量を設定するために下記の予
備実験を行った。 予備実験 平均粒径2μmの銅粉末に平均粒径0.3μmのシリカ
ガラス粉末を1、2、および5 vol%添加した5×
55×5mmの圧粉成形体を種々の焼成温度で焼成し、
収縮率を測定した結果を図7に示す。同図から分かるよ
うに、配合量1 vol%の場合(曲線15)は過焼成
の影響が現れ、2 vol%の場合(曲線16)は基板
のガラス−セラミック(曲線8)に近い収縮挙動を示し
、5 vol%の場合(曲線17)は過焼成の影響が更
に高温側にずれて出現している。この結果から、銅粉末
へのシリカガラス粉末の配合量を2 vol%に設定し
た。 多層回路基板の作製 平均粒径2μmの銅粉末に平均粒径0.3μmのシリカ
ガラス粉末を、上記結果に従って2 vol%配合した
混合粉末を用いた。それ以外は実施例1と同様な条件お
よび手順でガラス−セラミック多層回路基板を作製した
。このガラス−セラミック多層回路基板の断面および破
面をそれぞれ光学顕微鏡および走査電子顕微鏡(SEM
)で観察した結果、基板/ビア界面にもビア内部にもポ
アの無い健全なビアが形成されていた。
【0041】以上の実施例では、スルーホール直径を1
00μmとしたが、更に小さいスルーホールの場合につ
いても予め実験を行うことにより、適正な粉末粒径およ
び配合量を設定して同様に健全なビアを形成し、ガラス
−セラミック多層回路基板を作製することができる。
【0042】
【発明の効果】以上説明したように、本発明によれば、
ビア径が100μm程度に微細であっても、スルーホー
ルの充填を完全に行いポアの無い健全なビアを形成した
ガラス−セラミック多層回路基板を製造することができ
る。
【図面の簡単な説明】
【図1】銅粉末にアルミナ粉末を添加した混合粉末の圧
粉成形体の焼成時収縮挙動を、銅粉末単独およびガラス
−セラミックの収縮挙動と比較して示すグラフである。
【図2】銅粉末にアルミナ粉末を添加した混合粉末の圧
粉成形体を焼成した場合のアルミナ添加量と電気抵抗率
との関係を、2水準のアルミナ粒径について示すグラフ
である。
【図3】銅粉末にアルミナ粉末を添加した混合粉末の圧
粉成形体を焼成した場合のアルミナ粒径と電気抵抗率と
の関係を示すグラフである。
【図4】銅粉末を単独で、ガラス−セラミックグリーン
シートのスルーホール内に充填した際の、銅粉末平均粒
径と充填密度(率)との関係を示すグラフである。
【図5】銅粉末にアルミナ粉末を添加した混合粉末を、
ガラス−セラミックグリーンシートのスルーホール内に
充填した際の、アルミナ粉末平均粒径と充填密度(率)
との関係を示すグラフである。
【図6】銅粉末にムライト粉末を添加した混合粉末の圧
粉成形体の焼成時収縮挙動を、銅粉末単独およびガラス
−セラミックの収縮挙動と比較して示すグラフである。
【図7】銅粉末にシリカガラス粉末を添加した混合粉末
の圧粉成形体の焼成時収縮挙動を、銅粉末単独およびガ
ラス−セラミックの収縮挙動と比較して示すグラフであ
る。
【図8】ガラス−セラミックグリーンシートのスルーホ
ールをビア形成物質で充填する装置を示す斜視図である
【図9】銅ペーストの焼成時収縮挙動を、銅粉末および
ガラス−セラミックの収縮挙動と比較して示すグラフで
ある。
【符号の説明】
1…マイラーシート(ポリエチレンテレフタレートシー
ト) 2…スルーホール 3…グリーンシート 4…吸引紙

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】  ガラス−セラミックグリーンシートの
    ビア形成予定位置にスルーホールを形成する工程、銅粉
    末にセラミック粉末を配合した混合粉末を該スルーホー
    ルに充填する工程、該スルーホールを形成した該グリー
    ンシート上に導体ペーストを印刷して導体パターンを形
    成する工程、該導体パターンを形成した複数の該グリー
    ンシートを積層して積層体を形成する工程、該積層体を
    加熱してバインダー抜きおよび仮焼成を行う工程、およ
    び得られた仮焼成体を焼成する工程を含んで成り、該銅
    粉末および該セラミック粉末の粒径を、該スルーホール
    に充填された際に該ガラス−セラミックグリーンシート
    の密度と同程度以上の充填密度が得られる粒径とするこ
    とを特徴とする銅を導体とするガラス−セラミック多層
    回路基板の製造方法。
  2. 【請求項2】  該ガラス−セラミックグリーンシート
    の相対密度が約50〜60%であり、該銅粉末および該
    セラミック粉末の粒径を、該スルーホール内に約55〜
    65%の充填密度で充填される粒径とすることを特徴と
    する請求項1記載の方法。
  3. 【請求項3】  該銅粉末の平均粒径が0.3〜8μm
    であり、該セラミック粉末の平均粒径が0.1〜1μm
    であることを特徴とする請求項1または2に記載の方法
  4. 【請求項4】  該セラミック粉末の平均粒径が該銅粉
    末の平均粒径よりも小さいことを特徴とする請求項1か
    ら3までのいずれか1項に記載の方法。
  5. 【請求項5】  該焼成時の該グリーンシートの収縮開
    始温度が約700〜1000℃であることを特徴とする
    請求項1から4までのいずれか1項に記載の方法。
  6. 【請求項6】  該セラミック粉末がアルミナ、シリカ
    、またはムライトの粉末であることを特徴とする請求項
    1から5までのいずれか1項に記載の方法。
  7. 【請求項7】  該銅粉末への該セラミック粉末の添加
    量を、該銅粉末を単独で焼成したときに600℃付近で
    現れる大きな収縮を抑制し且つ該混合粉末を焼成したと
    きの収縮が1000℃付近で完了することを特徴とする
    請求項1から6までのいずれか1項に記載の方法。
JP3146136A 1991-06-18 1991-06-18 ガラス−セラミック多層回路基板の製造方法 Expired - Lifetime JP2584911B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3146136A JP2584911B2 (ja) 1991-06-18 1991-06-18 ガラス−セラミック多層回路基板の製造方法
CA002070308A CA2070308C (en) 1991-06-18 1992-06-03 Process of producing multiple-layer glass-ceramic circuit board
US07/894,984 US5287620A (en) 1991-06-18 1992-06-08 Process of producing multiple-layer glass-ceramic circuit board
EP92305496A EP0519676B1 (en) 1991-06-18 1992-06-16 Process of producing multiple layer glass-ceramic circuit board
DE69203544T DE69203544T2 (de) 1991-06-18 1992-06-16 Verfahren zur Herstellung einer mehrschichtigen Glaskeramik-Leiterplatte.
KR1019920010586A KR960001354B1 (ko) 1991-06-18 1992-06-18 다층 유리-세라믹 회로판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3146136A JP2584911B2 (ja) 1991-06-18 1991-06-18 ガラス−セラミック多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04369899A true JPH04369899A (ja) 1992-12-22
JP2584911B2 JP2584911B2 (ja) 1997-02-26

Family

ID=15400959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3146136A Expired - Lifetime JP2584911B2 (ja) 1991-06-18 1991-06-18 ガラス−セラミック多層回路基板の製造方法

Country Status (6)

Country Link
US (1) US5287620A (ja)
EP (1) EP0519676B1 (ja)
JP (1) JP2584911B2 (ja)
KR (1) KR960001354B1 (ja)
CA (1) CA2070308C (ja)
DE (1) DE69203544T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101178A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 貫通導体用組成物

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US7732732B2 (en) * 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
US6013713A (en) * 1997-11-06 2000-01-11 International Business Machines Corporation Electrode modification using an unzippable polymer paste
US6487774B1 (en) * 1998-01-22 2002-12-03 Matsushita Electric Industrial Co., Ltd. Method of forming an electronic component using ink
AU2002327799A1 (en) 2001-10-01 2003-04-14 Heraeus, Incorporated Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
KR100779770B1 (ko) * 2002-07-17 2007-11-27 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
WO2007007840A1 (ja) * 2005-07-14 2007-01-18 Sophia Product Co. 酸化物接合用はんだ合金
JP4224086B2 (ja) * 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5485714B2 (ja) * 2010-01-07 2014-05-07 セイコーインスツル株式会社 パッケージの製造方法
JP2014024537A (ja) 2012-06-19 2014-02-06 3M Innovative Properties Co ナンバープレート用シート、ナンバープレート用積層体、ナンバープレートおよびナンバープレート用装飾部材
CN116417177A (zh) * 2023-03-15 2023-07-11 苏州锦艺新材料科技股份有限公司 陶瓷电容器用导电浆料及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
US4599277A (en) * 1984-10-09 1986-07-08 International Business Machines Corp. Control of the sintering of powdered metals
JPS61101096A (ja) * 1984-10-24 1986-05-19 松下電器産業株式会社 セラミツクグリ−ンシ−トのスル−ホ−ル充填法
FR2585181B1 (fr) * 1985-07-16 1988-11-18 Interconnexions Ceramiques Procede de fabrication d'un substrat d'interconnexion pour composants electroniques, et substrat obtenu par sa mise en oeuvre
CA1273853A (en) * 1986-12-17 1990-09-11 Hitoshi Suzuki Method for production of ceramic circuit board
AU1346088A (en) * 1987-02-04 1988-08-24 Coors Porcelain Company Ceramic substrate with conductively-filled vias and method for producing
DE3806057A1 (de) * 1987-03-02 1988-09-15 Rca Corp Dielektrische farbe fuer eine integrierte mehrschichtschaltung
JPH01201996A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 多層セラミックプリント基板の製造方法
JPH01281795A (ja) * 1988-05-07 1989-11-13 Fujitsu Ltd セラミック基板の製造方法
JPH0218991A (ja) * 1988-07-07 1990-01-23 Fujitsu Ltd 回路基板のヴィア形成方法
JPH03212993A (ja) * 1990-01-18 1991-09-18 Fujitsu Ltd 多層セラミック回路基板の製造方法とビア形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101178A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 貫通導体用組成物
JP4646468B2 (ja) * 2001-09-25 2011-03-09 京セラ株式会社 貫通導体用組成物

Also Published As

Publication number Publication date
US5287620A (en) 1994-02-22
EP0519676A3 (en) 1993-05-12
KR960001354B1 (ko) 1996-01-26
EP0519676A2 (en) 1992-12-23
CA2070308A1 (en) 1992-12-19
DE69203544D1 (de) 1995-08-24
CA2070308C (en) 1996-06-25
JP2584911B2 (ja) 1997-02-26
DE69203544T2 (de) 1996-01-11
EP0519676B1 (en) 1995-07-19
KR930001299A (ko) 1993-01-16

Similar Documents

Publication Publication Date Title
JP2584911B2 (ja) ガラス−セラミック多層回路基板の製造方法
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JPH0452000B2 (ja)
JP5032772B2 (ja) 低温共焼成セラミック構造物およびその製造方法
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
JP2955442B2 (ja) セラミックス回路基板の製造方法
JPH02116196A (ja) セラミック多層回路基板の製造方法
JPH08274470A (ja) 多層配線基板
JP2001243837A (ja) 誘電体ペースト及びこれを用いたセラミック回路基板の製法
JPH03272197A (ja) 多層ガラスセラミック回路基板の製造方法
JPS6357393B2 (ja)
JP4231316B2 (ja) セラミック配線基板の製造方法
JP2681328B2 (ja) 回路基板の製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JPH03212993A (ja) 多層セラミック回路基板の製造方法とビア形成方法
JPH04290492A (ja) 低誘電率セラミックス回路基板の製造方法
JP3420437B2 (ja) 低温焼成磁器組成物
JPH1179828A (ja) アルミナセラミックス基板の製造方法
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP2002290037A (ja) 回路基板の製造方法
JPS622597A (ja) セラミツク配線基板の製造方法
JP2002261446A (ja) 回路基板およびその製造方法
JPH0443440B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961001