KR960001354B1 - 다층 유리-세라믹 회로판의 제조방법 - Google Patents

다층 유리-세라믹 회로판의 제조방법 Download PDF

Info

Publication number
KR960001354B1
KR960001354B1 KR1019920010586A KR920010586A KR960001354B1 KR 960001354 B1 KR960001354 B1 KR 960001354B1 KR 1019920010586 A KR1019920010586 A KR 1019920010586A KR 920010586 A KR920010586 A KR 920010586A KR 960001354 B1 KR960001354 B1 KR 960001354B1
Authority
KR
South Korea
Prior art keywords
powder
ceramic
copper
glass
particle size
Prior art date
Application number
KR1019920010586A
Other languages
English (en)
Other versions
KR930001299A (ko
Inventor
히또시 스즈끼
와따루 야마기시
고이찌 니와
가오루 하시모또
노부오 가메하라
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR930001299A publication Critical patent/KR930001299A/ko
Application granted granted Critical
Publication of KR960001354B1 publication Critical patent/KR960001354B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

내용 없음.

Description

다층 유리-세라믹 회로판의 제조방법
제1도는 유리-세라믹 그린시트의 관통공에 관통접점 형성물질을 충전하기 위한 구조를 도시한 사시도.
제2도는 구리분말과 유리-세라믹과의 혼합물에 대한 구리 및 알루미나분말의 혼합물로된 분말 압축물의 소결 수축성질을 도시한 그래프.
제3도는 구리분말과 유리-세라믹에 대한 구리풀의 소결 수축성질을 도시한 그래프.
제4도는 2레벨의 알루미나 입자크기에 대한 알루미나 함량의 함수로서 구리 및 알루미나분말의 흔합물의 발화 압축물의 전기적 저항을 도시한 그래프.
제5도는 알루미나 입자크기의 함수로서 구리 및 알루미나분말의 혼합물의 발화 압축물의 전기적 저항을 도시한 그래프.
제6도는 평균 구리 입자크기의 함수로서 유리-세라믹 그린시트의 관통공내에만 충전된 구리분말의 패킹밀도를 도시한 그래프.
제7도는 평균 알루미나 입자크기의 함수로서 유리-세라믹 그린시트의 관통공내에 충전된 구리 및 알루미나분말의 흔합물의 패킹밀도를 도시한 그래프.
제8도는 구리분말과 유리-세라믹 혼합물에 대한 구리 및 뮬라이트분말의 혼합물로된 분말 압축물의 소결 수축성질을 도시한 그래프.
제9도는 구리분말과 유리-세라믹 흔합물에 대한 구리 및 실리카 분말의 혼합물로 된 분말 압축물의 소결 수축성질을 도시한 그래프이다.
본 발명은 다층 유리-세라믹 회로판을 제조한 방법에 관한 것으로서, 특히 다층 유리-세라믹 회로판의 관통접점의 형성을 향상시키는 것에 관한 것이다.
많은량의 정보를 신속히 처리하기 위해서 정보 처리기계의 크기는 점점더 작게 만들어지고, 처리용량은 매우 크게 되고, 전자 소자의 소형화에 의해 집적되는 LSI 및 VLSI는 정보처리 기계의 주요부를 점유하는 반도제 장치로서 실용화하기 위해 제공된다.
이들 집적회로는 집적회로의 다수의 칩들이 인쇄 회로판에 장착된 대체유니트로서 이용되어지는 LSI 모듈을 형성하기 위해 세라믹으로 만든 칩 장착판(삽입체)외 장착되도록 패킹된다.
특히, 모든 플립 플롭형의 반도체 집적회로들은 세라믹 회로판 위에 장착된다.
반도체 집적회로가 장착되는 세라믹 회로판들은 일반적으로 적층형으로 이용되고, 현재, 20-60의 적층을 갖는 다층 회로판이 실용화 되고 있다. 이러한 다층 회로구조들은 층들을 관통하며 상이한 층에 형성된 전자회로간의 전기적 연결을 제공하는 전자 전도성 물질로 형성된 관통 접점을 갖는다.
최근들어서, 반도체장치 사이에서 전기신호들이 보다 신속히 전송되고, 회로도체는 낮은 전기저항을 갖는 재료로 만들어지고, 회로판에 형성된 관통접점들은 반도체장치의 소자 밀도를 향상시키도록 더욱 미세하게 되어지는 경향이 있다.
이러한 것들은 유리-세라믹 회로판의 개발을 야기시키게 된다. 구리, 온, 구리와 같은 낮은 저항 재료로된 회로전도체를 형성하기 위해서는 유리-세라믹판의 발포시 수축온도는 세라믹을 600℃-900℃의 연화온도를 갖는 유리로 흔합함으로써 700-1000℃로 조정된다. 고밀도 패킹을 제공하기 위해서 회로판들은 약100μm의 직경을 갖는 미세한 관통접점을 갖는다.
다층 유리-세라믹 회로판은 유리-세라믹과 유리 결합제로부터 그린시트를 만들고, 관통접점이 형성되어지는 위치에서 그린시트에 관통공을 형성하고, 관통접점을 형성하기 위해서 관통공에 전도체풀을 충전함으로써 제조된다. 다층 회로판의 각층을 구성하는 다수의 그린시트들을 동일한 방법으로 제조된다
이렇게 제조된 각각의 그린시트는 관통접점이나 충전된 관통공을 포함하는 부위에서 전도체풀로서 스크린인쇄되어 전기회로 패턴을 형성한 다음 건조된다.
건조된 그린시트는 정렬, 적층 및 압축되어 결합제를 제거하도록 가열되는 일체식 적층동체를 형성하고, 발화되어 다층 유리-세라믹 회로판을 제공하게 된다. 결합체의 제거를 위한 발화는 연속 발포(이하 ˝예비발포˝라 한다)가 수행되는 온도보다 낮은 온도에서 수행된다.
제1도는 그린시트(3)를 덮는 폴리에틸렌 테레프탈레이트시트(1)(통상적으로 ˝밀리시트˝라 한다)를 관통하여 형성되는 다수의 관통공(2)을 갖는 그린시트(3)를 사용하여 관통접점을 형성하기 위한 종래의 구조를 도시하였다. 흡인종이(4)는 배출시스템(도시하지 않았음)이 제공된 충전테이블(5) 위에 위치되고, 그린시트(3)와 그의 상측면에 위치된 밀라시트(1)는 흡인종이(4) 위에 놓이게 된다.
도체풀(15)은 밀라시트(1) 위에 위치되고, 배출시스템이 작동되며, 고무롤러가 밀라시트(1) 위를 통과함으로써 전도체풀(15)을 칠하게 되고, 전도체풀(15)은 밀라시트(1)의 관통공을 통해 흡인되어 그린시트(3)의 관통공을 충전시키게 된다.
밀라시트(1)를 제거한 뒤, 그린시트(3)는 회로전도체 패턴으로 스크린 인쇄되고 건조된다.
다층 회로판의 각각의 층에 해당하는 그린시트(3)는 동일하게 제조, 정렬, 적층 및 압축되어 예비발화를 수행하는 비교적 낮은 온도에서 가열되는 일체식 적층동체를 형성하며, 그린시트(3) 및 전도체풀(15)로부터 결합체를 제거하도륵 한다.
그런다음, 적층동체는 고온에서 발포되어 유리-세라믹과 전도체금속을 소결시키고, 소망 위치에서 적응층의 관통접점을 갖는 다층 유리-세리믹 회로판을 형성토록 한다.
전술한 종래의 공정은 전도체 금속분말과 유기결합체의 혼합물인 전도체풀을 사용한다.
그러나 종래의 공정은 다음과 같은 문제를 갖는다.
(1) 관통접점은 상이한 소결 성질 때문에 소결시 전도체 금속과 기판 세라믹의 수축율이 서로 다르므로 공동과 홈을 갖게 된다.
(2) 관통공은 전도체풀의 용제 또는 결합제 성분이 다공성 그린시트의 관통공벽에 의해 흡수되기 때문에 전도체풀로 완전히 충전하기 곤란하다.
(3) 구리와 같이 쉽게 산화되는 금곡이 전도체 금속으로 이용될 경우, 산화 조건은 결합제를 제거하기 위해 가열시 이용될 수 없고, 습식 조건과 같은 환원 조건이 대신 이용되어야만 되는 바, 이 경우 결합체를 완전히 제거할 수 없게 된다. 따라서, 열적으로 용이하게 분해되지 않는 결합제는 전도체풀이나 그린시트에 이용될 수 없다.
이러한 문제들을 해결하기 위한 여러가지 제안이 있었다.
전도체 금속과 기판 세라믹의 수축성질 간의 차이를 제거하거나 동일화시키기 위해서 일본 특허출원 공개 제61-89839호, 제62-133002호, 제63-260199호, 제63-271995호 및 제1-201996호에는 전도체풀에 유기금속을 첨가하는 것이 제안되었다. 전도체풀의 금속분말은 풀의 유기결합제가 분해되어 없어질 때까지 소결되지 않고, 금속분말 보다 휠씬 늦게 소결되는 즉, 소결의 발생보다 늦으며, 이에 수반되는 수축은 고온영역으로 시프트된다는 것은 공지되어 있다. 더우기, 유기결합제가 700-900℃의 온도에서 분해되어 없어질 때 전도체 금속의 소결은 갑자기 발생되고, 이러한 소결 성질은 기판 세라믹의 것과는 전혀 상이하다. 전술한 공개공보들 전도체 금속의 소결 수축을 지연시킨다. 즉, 고온으로 그의 발생을 시프트시키므로써 첨가된 유기금속이 예비의 낮은 온도 발화(또는 결합제의 제거) 및 후속의 고온 발포시 금속 산화물을 형성하도록 분해되기 때문에 기판 세라믹과 동일한 시간에 발생되고, 이렇게 형성된 금속 산화물은 700-900℃의 고온영역에서 전도체 금속분말의 소결을 방해한다. 따라서, 700-900℃의 고온영역에서 발생하는 전도체풀의 수축은 유기금속을 첨가시킴으로써 조절된다.
일본 특허출원 공개 제61-89839호 및 일본 특허출원 제2-9018호에는 동일한 원리를 이용한 방법이 기술되어 있는 바, 여기에서는 유기금속 대신에 금속 산화물이 전도체풀에 직접 첨가된다.
일본 특허출원 공개 제2-18991호, 제1-281795호 및 제61-101096호에는 또 다른 방법이 기술되어 있는 바, 여기에서, 전도체 금속분말은 전도체풀 대신에 관통공을 직접 충전하여 관통접점에 유기물질이 남아 있지 않도륵 함으로써 관통공의 패킹을 향상시켰다. 이러한 방법들은 유기결합제를 사용하지 않기 때문에 유기결합제의 소비가 건조 및 발포 단계에서 발생되지 않고, 이렇게 형성된 관통접점들은 공동을 갖지 않고, 충분한 패킹밀도를 갖는 관통접점들은 다공성 그린시트에 비교적 용이하게 형성될 수가 있다.
이러한 개량에도 불구하고, 회로패턴에서의 정교함은 약 100μm의 직경을 갖는 미세한 관통접점을 필요로 하는 바, 다음과 같은 새로운 문제들이 제기된다.
전도체풀이 이용될 경우, 100μm 관통공의 완전한 패킹이 어려우므로 유기금속의 첨가 뿐만 아니라 금속 산화물의 직접 첨가는 관통공에서의 패킹밀도를 향상시킬 수 없고, 관통공의 충전시 발생되는 공동은 발화된 관통접점내에서 실질적으로 변화되지 않고 남게 된다. 더우기, 높은 열분해(열 약화) 온도를 일반적으로 갖기 때문에, 유기금속들은 결합제 제거단계 또는 예비발포 후 불완전한 화학적 화합물의 형태로 남게 된다. 특히, 전도체 금속이 구리와 같은 산화성 금속으로 구성될 경우, 가열은 결합체를 제거하기 위해 바람직하지 못한 환원 조건에서 실행되고, 결합제는 최종발화가 완료된 후 일지라도 남게 된다.
전도체 금속분말이 관통공에 직접적으로 충전될 경우, 미세한 분말 입자는 미세한 관통공의 완전한 패킹을 제공하기 위해 유리하게 이용된다. 그러나, 금속분말만은 사용하면 기판 세라믹보다 낮으며, 결합제 제거 및 발포시에 전도체풀보다 낮은 온도에서 수축이 발생되어 그의 상이한 수축율에 기인하여 형성된 관통접점과 세라믹 기판간의 갭이 존재하게 된다는 문제점이 있게 된다. 특히, 전도체가 구리로 구성될 경우, 결합제를 제거하기 위한 가열은 습식질소가스 조건에서 실행되어 구리의 산화를 방지하고, 이러한 조건하에서 구리분말의 수축은 건식 질소가스 조건에서 발생되는 것보다는 낮은 300-400℃의 온도에서 시작된다. 이는 400-500℃의 낮은 온도범위에서 관통접점과 기판 세라믹간의 갭의 형성을 야기시키고, 이렇게 형성된 갭은 관통접점이 전도체풀로 형성될 때 형성되는 것보다 크게 된다.
이러한 문제를 해소하기 위해서, 본 발명자들은 일본 특허출원 제2-9018호에 기술된 바와같은 방법을 제안했던 바, 여기에서, 세라믹분말과 혼합된 전도체 금속분말이 관통공에 충전되었다. 이 방법은 구리분말만이 관통공에 충전될 때 바람직스럽지 않게 발생되는 700℃ 이하, 특히 400-700℃의 저온영역에서의 수축발생을 억제함으로써 관통접점/세라믹 기판에서의 공동 형성을 효율적으로 예방하였다. 그러나, 이 방법은 세락믹분말이 예정된 량을 초과하여 첨가되거나 세라믹분말이 매우 큰 입자크기를 갖을 경우 발포된 금속 입자들간의 불안정한 결합으로 인하여 관통접점들이 깨지기 쉬우며 약화된다는 단점을 갖는다.
세라믹에 대한 매우 낮은 습식도 때문에 전도체 입자가 관통공에 직접 충전될 경우 양호한 접착을 얻을 수 없다는 문제를 해소하기 위해서 일본 특허출원 공개 제2-18991호에는 금속분말에 산화크롬을 첨가하는 것이 제안되었다. 그러나, 이 방법은 발포단계시에 관통접점의 부식이 발생되고, 유독성인 산화크롬이 낮은 동작 효율을 야기시킨다는 문제를 갖는다.
또한, 상기의 일본 특허출원 공개 제2-18991호는 구리분말의 입자크기와 관통공 직경의 1/10 특히 1/10-1/500의 산화크롬(Cr2O3)을 기술하고 있다.
본 발명의 목적은 상기의 문제들을 해소하기 위해 안출한 것으로서, 약 100μm의 직경을 갖는 미세한 관통접점이 관통공의 완전한 충전 또는 패킹에 의해 형성될 수 있도록 구리로 된 회로 전도체를 구비한 다층 유리-세라믹 회로판의 제조방법을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명은 구리 전도체를 갖는 다층 유리-세라믹 회로판의 제조방법을 제공하는 바 이는 관통접점이 형성되는 곳에서 유리-세라믹 그린시트내에 관통공을 형성시키는 단계와 ; 상기의 관통공에 세라믹분말이 혼합된 구리분말의 분말 혼합물을 충전하되, 상기의 구리분말과 세라믹분말은 관통공내에 충전될 때 유리-세라믹 그린시트의 것보다 큰 패킹밀도를 제공하는 분말 입자크기를 갖도록 하는 단계와 ; 그린시트 위에 회로 전도체 패턴을 형성하기 위해 분말 혼합물이 충전된 관통공을 갖는 그린시트 위에 전도체풀을 인쇄하는 단계와 ; 적층 동체를 형성하기 위해서 전도체 패턴을 갖는 다수의 그린시트를 적층하는 단계와 ; 적층동체를 가열하여 그로부터 결합제를 제거하고 적층동체를 예비발화시키는 단계 및 예비발화된 동체를 발화시키는 단계로 구성된다.
전술한 바와같이, 관통접점에서의 공동의 바람직하지 않은 형성은 다음 원인에 의해 야기된다.
[원인 1] 전도체풀이 관통접점을 구성하는 데 이용될 경우, 그린시트의 관통공들이 구리분말로 완전히 충전되지 않으므로, 관통공들은 분말로 충전되거나 균일하게 패킹되지 않고, 그리고/또는 공동이 관통공에 남아 있게 된다.
[원인 2] 구리분말과 그린시트가 상이한 소결 또는 수축온도를 갖는다.
본 발명은 다음과 같이 이러한 원인들을 해소한다.
원인 1은 종래의 방법 즉, 전도체풀 대신에 관통공내에 전도체 분말을 충전하거나 패킹하여 그의 완전한 충전 또는 패킹을 수행함으로써 해결된다.
원인 2에 관해서, 본 발명자들은 구리분말과 그린시트의 세라믹의 수축율 또는 소결 온도간의 차이는 세라믹분말이 흔합된 구리분말의 분말 혼합물로서 관통공을 충전하므로써 해소될 수 있고, 구리 및 세라믹 분말은 관통공에 충전 또는 패킹될 때 유리-세라믹 그린시트의 것보다 큰 패킹밀도를 제공하는 입자크기를 갖음을 알 게 되었다.
통상적으로 이용되는 유리-세라믹 그린시트는 불포화 상태에서 약 50-60%의 상대 밀도를 갖으며, 본 발명에 따른 대응 분말 혼합물은 성분 구리 및 세라믹분말의 입자크기를 갖으므로 분말 혼합물은 불포화 상태에서 약 55-65%의 패킹밀도로 관통공에 충전된다.
이것은 관통접점 내외측 재료의 수축율간의 차이를 최소화 한다.
본 발명에 따른 패킹밀도를 얻기 위해서, 분말 혼합물은 0.3-8μm의 평균 입자크기를 갖는 구리분말을 0.1-1.0μm의 평균 입자크기를 갖는 세라믹분말로 흔합함으로써 바람직하게 제조된다. 본 발명의 소망하는 패킹밀도는 세라믹분말이 구리분말의 것보다 작은입자 직경을 갖어 세라믹 입자 사이에 구리입자가 포함 되도록 할 경우 바람직하게 성취된다.
그린시트는 약 700-1000℃의 수축개시 온도를 갖는 것이 바람직하고, 이에 따라, 분말 혼합물은 구리분말과 세라믹분말을 흔합함으로써 제조되는데, 이들 분말은 조정된 비율에 따른 입자크기를 갖으므로 분말 혼합물은 소결 성질을 나타내거나 그린시트에 해당하는 수축개시 온도를 갖게 된다.
상기의 영역내에서 수축개시 온도를 갖는 그린시트가 이용될 경우 구리분말은 약 1000℃ 이상의 고온에서 구리와 반응하지 않는 알루미나, 실리카, 뮬라이트 또는 다른 세라믹분말로 적당히 혼합된다. 이들 세라믹분말은 약 600℃에서 발생하는 구리의 수축이 특별히 억제되고, 구리의 수축이 1000℃에서 종료되도록 적당한 비율로 구리분말과 흔합되어야만 한다. 이러한 관점에 비추어 볼 때, 세라믹분말이 0.1-1μm의 평균 입자 크기를 갖을 경우, 분말 혼합물의 전체량에 대한 세라믹분말의 함량은 통상적으로 약 0.5-10체적%, 바람직 하게는 0.5-5체적%이다. 0.5체적% 이하의 세라믹분말 함량은 유리-세라믹에 대한 전도체 금속의 소결 수축시간을 효율적으로 고정시키지 못한다. 10체적% 이상의 세라믹분말 함량은 전도체 금속의 전기저항을 증가시킨다.
본 발명은 특정의 실험결과에 의해 좀더 상세히 설명하기로 한다.
본 발명에 따른 분말 혼합물과 유리-세라믹판의 소결 성질은 표본 샘플을 사용하는 실험을 수행하므로써 연구된다.
분말 혼합물의 표본 샘플들은 1.0μm의 평균 입자크기를 갖는 구리분말을 3.5 및 10체적%의 상이한 알루미나 비율로 0.3μm의 평균 입자크기를 갖는 알루미나분말과 혼합하므로써 제조되었다. 혼합물은 24시간동안 볼밀에서 갈려지고 5×55×3mm 분말 압축물을 형성하기 위해 압축되었다.
구리분말만의 다른 분말 압축물이 비교예로서 준비되었다.
유리-세라믹판의 표본은 하기의 조성물을 갖는 분말을 흔합 및 밀링하고 그렇게 얻어진 혼합물을 압축하여 알루미나가 기초로된 유리-세라믹으로된 분말 압축물을 제조하였다.
세라믹분말 : 알루미나분말………………………………………………50중량부
유리분말 : 규산염 붕소 유리분말………………………………………50중량부
샘플들은 습식질소가스 대기에서 여러가지 내화온도로 내화되었고, 수축율이 결정되있다. 제2도는 내화온도화 수축율간의 관계를 도시한 것이다.
제2도에서 알 수 있는 바와같이, 구리만의 분말 압축물(곡선 7)의 수축율은 약 600℃까지의 발화온도의 증가와 함께 증가되고, 약 700℃ 이상의 발화온도의 증가시에는 감소하는데, 여기에서, 유리-세라믹의 분말압축물(곡선 8)의 수축율은 발화온도의 증가와 더불어 단순히 증가하게 되고 발화온도가 약 700℃ 이상일 경우 현저하게 수축된다. 수축성질에서의 이러한 차이는 관통접점에서의 공동의 발생을 야기시킨다.
이들 결과에 비해, 제3도는 통상적으로 이용되는 구리풀(조성물 : 100중량부의 구리분말, 2중량부의 PMMA, 1중량부의 가소제, 20중량부의 용매)과 5체적%의 알루미나분말이 혼합된 동일한 구리풀의 수축율을 발화온도의 함수로서 표시한 것이다.
구리풀(곡선 51)은 약 600℃ 이상의 발화온도에서 수축되지 않고, 발화온도가 약 700℃ 이상, 약 700℃에 근접했을 때 갑자기 수축되고, 수축율은 발화온도가 약 900℃ 이상일 경우 감소되고, 수축율은 약 800℃ 이상의 발화온도에서 유리-세라믹과는 상이한 바, 이 차이는 관통접점에서의 동공의 형성을 야기시킨다. 구리풀에 알루미나를 첨가하는 것은(곡선 52) 약 800℃에서의 급격한 수축과 약 900℃ 이상의 수축감소를 억압하므로, 수축성질은 유리-세라미과 유사하게 된다.
구리분말에 체적%의 알루미나분말을 첨가하여 얻어진 분말 압축물(제2도의 곡선 9)은 유리-세라믹(곡선 8)의 것과 매우 유사한 수축성질을 나타내므로, 전자의 수축율은 발화은도의 증가와 더불어 증가되고, 발화온도가 구리의 과도한 발화에 기인하여 약 800℃ 이상일 경우 약간 감소되거나 실질적으로 일정하게 된다. 또한, 수축율은 첨가된 알루미나의 양이 증가함에 따라 감소하게 되고, 구리의 과도한 발화에 기인한 수축율은 고온영역으로 시프트 된다.
제4도는 구리분말에 첨가되는 알루미나의 양과 전기적 저항간의 관계를 도시한 것인 바, 여기에서 0.3과 3.5μm의 입자크기를 갖는 2개의 알루미나분말이 첨가를 위해 이용되었다. 제5도는 첨가된 알루미나양이 10체적%로 고정될 경우 알루미나 입자크기의 함수로서 전기저항을 도시한 것이다.
제5도에서 알 수 있는 바와같이, 알루미나분말의 입자크기가 작으면 작을수록 작은 입자의 큰 비표면적에 기인하여 전기저항은 점점 커지게 된다. 제4도는 평균 알루미나 입자크기가 3.5μm일 때 보다 0.3μm 일 때 첨가되는 알루미나의 양이 적을 경우 전기저항이 증가하는 것과 알루미나 입자크기가 약 0.3μm일 때 약 5체적%까지 첨가되는 알루미나의 양에서 전기 저항의 실질적인 증가가 없는 것을 도시한 것이다. 평균 알루미나 입자 크기가 1.0μm일 경우, 전기저항은 첨가된 알루미나의 양이 약 10체적% 이상일 경우 증가되지 않는다.
따라서, 구리분말에 대한 알루미나 분말의 적당한 량의 첨가는 유리-세라믹의 것에 근접한 소결 수축율을 제공하므로써 상이한 수축 성질에 의해 야기되는 공동의 형성을 방지하고, 구리분말의 것과 동일한 전기저항을 보장한다.
구리 및 세라믹 분말의 혼합물은 다음과 같이 관통공에 충전된다.
제6도는 상이한 평균입자크기를 갖는 구리분말만이 유리-세라믹 그린시트에 형성된 100μm 직경의 관통공에 충전될 경우 얻어진 패킹 밀도를 도시하였다.
패킹 밀도는 분말이 한 개의 그린시트에 100,000개의 관통공에 충전될 경우 측정되는 중량 및 체적으로부터 계산된다.
구리분말은 하기의 시퀀스에 따라 제1도에 도시한 것과 동일한 구조를 사용하여 관통공에 충전된다.
350×350mm의 크린 시트(3)는 충전 테이블(5) 위에 놓이고 난뒤 밀라시트 (1)로 완전히 덮혀진다. 1μm의 평균입자크기를 갖는 약 100g의 구리분말(15)이 밀라시트(1) 위에 벨트의 형태로 뿌려진다.
딱딱한 고무를러(도시하지 않았음)가 그린시트(3)에 대해서 약 30-45°의 각도로 위치되어 2kg/cm2의 압력으로 밀라시트(1)에 대해 압축되고, 밀라시트(1) 위에서 30cm/분의 속도로 이동되어 구리분말에 힘을 가함으로써 이를 유동시키고, 그린시트 (3)의 관통공을 충전하게 된다. 이 롤러는 그린시트상에서 2회 이동되어 분말의 완전한 충전을 수행토록 한다.
충전 테이블(5)은 1mm의 피치로 1mm 직경의 흡인 구멍을 갖으며, 여과지 또는 홉인 종이(4)는 그린시트(3)와 충전 테이블(5) 사이에 배치되어 그린시트(3)의 각각의 관통공을 통해 균일한 흡인을 하도록 한다. 충전은 이러한 구조를 사용함으로써 수행되고, 횹인은 700mmHg의 진공에서 동작하는 진공펌프(도시하지 않았음)에 의해 이루어진다.
이 충전과정을 위한 중요한 조건은 구리분말의 유동 및 진공흡인의 동작을 포함한다. 구리분말이 미세한 평균입자크기를 갖거나, 미세한 평균입자크기를 갖는 무기 산화 분말은 혼합될 경우, 진공 펌프는 높은 진공으로 작동되고, 충진 테이블(5)의 흡인 구멍은 미세한 피치로 제공될 필요가 있다.
예컨대, 0.5μm외 평균입자크기를 갖는 구리분말과 0.5μm의 평균입자크기를 갖는 알루미나 분말의 분말 흔합물이 이용될 경우, 100-메쉬 스크린 마스크는 흡인 테이블(5)에 인가되어 흡인 구멍의 실질적인 피치를 경감시키게 된다.
그린시트의 관통공 내에 충전된 구리분말은 적층 및 발화 단계시에 동체에서 그린시트와 일체로 된다. 발화시 관통공 내외측 재료의 수축율을 근접시키기 위해서 구리분말은 그린시트의 상대밀도보다 약간 높은 패킹 밀도로 관통공에 충전되는 것이 바람직하다.
제6도의 경우, 이용된 유리 세라믹 그린시트는 유리-세라믹 조성물의 밀도에 대해 약 60%의 상대밀도를 갖는다. 55% 이상(실제로 55-65%)의 패킹 밀도는 이용된 구리분말이 0.3-8μm의 평균입자크기를 갖을 경우 얻어진다. 이 패킹밀도는 그린시트의 상대밀도보다 약간 높고, 공동을 포함하지 않는 완전한 관통접점을 형성하는데 충분하다. 이 패킹 밀도는 구리분말이 0.3μm 이하의 평균입자크기를 갖을 때에는 불충분하다. 예컨대, 40-45%의 패킹 밀도는 0.08-0.15μm의 평균입자크기에 의해 얻어진다. 그러나 작은 입자 크기는 낮은 체적 밀도를 제공하므로 충분한 패킹 밀도는 관통공에 구리분말이 충전된 뒤 진동, 압축이나 기타의 부가적인 절차가 수행되지 않는 한 얻어질 수 없다. 한편, 평균입자크기가 8μm 이상일 경우, 100μm와 같이 작은 관통공을 충전하기가 매우 어렵게 된다. 예컨대, 평균입자크기가 10μm 이상일 경우에 패킹 밀도는 40%가 된다.
따라서, 구리분말은 0.3-8μm의 평균입자크기를 갖는 것이 적합하므로, 약 100μm의 직경을 갖는 관통공의 충분한 패킹을 제공할 수가 있다.
구리분말에 첨가되어지는 세라믹 분말은 다음과 같은 적당한 입자 크기 범위를 갖는다.
제7도는 구리분말을 알루미나 분말로 흔합하여 얻어진 분말 혼합물이 관통공에 충전될 때 얻어지는 패킹 밀도의 변화를 도시한 것이다. 1μm의 고정된 평균 구리 입자 크기와 5체적%의 혼합 알루미나의 량이 이용되었다. 분말 혼합물은 제4도에 이용된 것과 유사한 유리-세라믹 그린시트의 관통공에 충전되고, 패킹 밀도는 동일한 방식으로 계산되었다.
제7도에 표시한 결과는 알루미나 분말이 1μm 이하의 평균입자크기를 갖을 경우 55% 이상의 패킹 밀도가 얻어짐을 표시한 것이다. 평균 알루미나 입자 크기가 1μm 이상일 경우, 패킹 밀도는 평균입자크기가 증가함에 따라 감소한다. 예컨대, 2μm 이상의 평균 알루미나 입자크기는 45% 이하의 패킹 밀도를 제공한다. 이것은 알루미나 분말이 1μm 이하의 평균입자크기를 갖는 것이 적당함을 나타낸다. 그러나, 알루미나 분말은 0.1μm 이상의 평균입자크기를 갖는 것이 적당한데, 그 이유는 입자 크기를 작게하면 알루미나 분말을 구리분말과 흔합하기가 어렵기 때문이다.
따라서, 구리분말에 첨가되어지는 알루미나 분말은 0.1-1μm의 평균입자크기를 갖어, 약 100μm의 직경을 갖는 관통공의 충분한 패킹을 제공하는 것이 바람직하다.
본 발명의 상기의 바람직한 실시예에 따르면, 분말 혼합물은 0.3-8μm의 평균입자크기를 갖는 구리분말과 0.1-1μm의 평균입자크기를 갖는 세라믹 분말을 적당한 비율로 혼합하여 제조되므로써 발화를 통해 공동을 포함하지 않는 견고한 관통접점을 얻기에 충분할 정도로 관통공의 완전한 충전도는 패킹을 제공하게 된다.
구리 및 세라믹 분말의 적당한 입자 크기는 관통공이 100μm의 직경을 갖는 실험으로 얻어졌다. 관통공이 매우 작은 직경을 갖을 경우, 유사한 실험은 구리 및 알루미나 분말의 평균입자크기의 적당한 범위를 제공할 것이다.
[실시예 1]
다층 유리-세라믹 회로판은 구리분말과 관통접점을 형성할 때 알루미나 (Al2O3) 분말을 혼합함으로써 제조되는 분말 흔합물을 사용하여 제조된다.
그린시트는 다음의 방법으로 만들어진다.
하기의 조성물을 갖는 혼합물이 제조되었다.
세라믹 분말 : 알루미나 분말…………………………………………30중량부
유리 분말 : 규산염 붕소 유리분말………………………………… 50중량부
결합제 : 폴리메틸 메타크릴레이트(PMMA)………………………12중량부
가소제 : 디부틸 프탈레이트………………………………………… 5중량부
1중량부의 혼합물은 3중량부의 아세톤과 흔합된 뒤 아세톤은 현택액을 형성하도록 증발되는 바, 이는 의사칼공정에 의해 밀라시트 위에 분산되어 300μm 두께의 그린시트를 형성하였다.
밀라시트와 그린시트는 천공되어 100μm 직경의 관통공을 형성하였다.
한편, 분말 혼합물은 1.0μm의 평균입자 직경을 갖는 구리분말과 0.3μm의 평균 입자 직경을 갖는 5체적%의 알루미나 분말과 혼합된 뒤 V-형의 혼합기에서 2시간 동안 혼합되었다.
제1도에 도시한 구조를 이용하여 분말 흔합물은 다음의 공정에 의해서 그린시트의 관통공에 충전되었다.
제1도에서 알 수 있는 바와 같이, 분말 혼합물 또는 도전체 분말은 관통공을 충전하는데 충분한 양으로 수지 박막 또는 밀라시트(1)의 일단부에 쌓이고, 예컨대 딱딱한 고무롤러(도시하지 않았음)가 분말을 이동시키기 위해 화살표방향으로 밀라시트 (1) 위에서 구르므로써 도전체 분말(15)은 관퉁공(2)에 충전될 수가 있다.
본 발명의 바람직한 실시예에 따라 충전을 수행하기 위해서 그린시트(3)의 면적에 대응하는 면적을 갖는 흡인 공동(점선으로 도시하였음)이 충전테이블(5) 내측에 제공되어 충전 테이블(5)(점선으로 연결한 굵은선)의 하측부로부터 파이프를 통해 진공펌프(도시하지 않았음)에 연결된다. 흡인지(4)는 충전테이블을 덮기위해 공동 위에 위치된다. 그린시트(3)는 도전체 분말(15)의 충전시 흡인지(4)를 통해 전체적으로 균일하게 흡인된다.
흡인지(4)는 도전체 분말의 균일한 흡인을 보장하며 도전체 분말의 성분 분말이 흩어지지 못하도록 여과지로서 작용한다.
관통공(2)에 도전체 분말(15)이 충전된 뒤, 마스크로 이용된 수지시트 또는 밀라시트(1)가 제거된다. 이 후, 도전체풀은 도전체 분말이 충전된 관통공을 갖는 그린시트(3) 위에서 스크린 인쇄되어 그린시트(3)상에서 소망하는 회로 도전체 패턴을 형성하게 된다.
다층 회로판의 각층에 해당하는 60개의 그린시트가 각 전자회로패턴을 형성하도록 도전체풀의 스크린 인쇄를 포함하는 동일한 방법으로 제조된다. 건조후, 이렇게 형성된 그리시트는 정렬되고, 박판 및 압축되어 일체식의 적층 동체를 형성하게 된다.
적층 동체는 800℃에서 4시간 동안 습식 질소가스 대기하에서 가열되어 결합제를 제거하기 위한 예비발화를 수행한 뒤, 1000℃에서 4시간 동안 질소가스 대기에서 발화됨으로써 다층 유리-세라믹 회로판을 얻게된다.
다층 유리-세라믹 회로판의 단면과 파단면은 광학 현미경 및 주사 전자 현미경 (SEM)으로 관찰되었던 바, 그 결과 기판/관통 접점계면과 관통 접점 내측에는 어떠한 공동도 없는 관통접점이 형성을 나타내었다.
비록 관통공이 본 실시예에서는 드릴링하여 형성되었을지라도, 관통공은 관통공을 뚫기 위한 펀치 바늘을 사용하여 압축하므로써 형성될 수도 있다.
후자의 경우, 펀치 바늘이 제공된 프레스는 그린시트(3)와, 그위에 놓여진 밀라시트(1)를 관통하도록 하향으로 이동하여 다수의 관통공을 한번에 형성시킨다.
이렇게 형성된 관통공은 미세회로 패턴을 제공하기 위해 가능한 미세한 직경, 예컨대 50-200μm의 직경을 갖는 것이 바람직하다.
그린시트는 통상적으로 약 100-500μm의 두께를 갖는다.
그린시트의 일측에 위치되는 수지시트는 여러가지 재료, 바람직하게는 매우 평활한 폴리에틸렌 테레프탈레이트 수지로 만들며 약 10-50μm의 두께를 갖는다.
[실시예 2]
다층 유리-세라믹 회로판은 관통접점을 만들때 구리분말과 뮬라이트(3Al2O3-2SiO2)분말을 혼합함으로써 얻어진 분말 혼합물을 사용하여 본 발명에 따라 제조되었다.
다층 회로판의 제조에 앞서, 구리분말에 첨가된 적당한 량의 뮬라이트분말은 하기의 예비실험에 의해 결정 되었다.
[예비실험]
2μm의 평균입자크기를 갖는 구리분말은 1,2,5체적%의 상이한 량으로 0.3μm의 평균입자크기를 갖는 뮬라이트분말과 혼합되어 분말 흔합물을 형성하였다. 이들 혼합물로부터 얻어진 5×55×5mm의 분말 압축물은 상이한 온도에서 발화되고, 관찰된 수축율은 제8도에 도시되었다.
제8도에서 알 수 있는 바와 같이, 구리의 과도한 발화는 혼합된 뮬라이트량이 1체적%일때 (곡선 12) 관찰되고, 기관 유리-세라믹(곡선 8)과 유사한 수축 성질은 혼합된 량이 2체적%일때(곡선 13) 관찰되며, 구리의 과도한 발화 영향은 흔합량이 5체적 %(곡선)일때 고온에서 관찰된다.
따라서, 구리분말에 첨가되는 적당한 량의 뮬라이트분말은 2체적%로 결정되었다.
[다층 회로판의 제조]
분말 혼합물은 2μm의 평균입자직경을 갖는 구리분말과 0.3μm의 평균입자직경을 갖는 뮬라이트분말을 상기의 결과에 따라 2체적%의 양으로 흔합함으로써 준비된다.
실시예 1에서 이용된 것과 동일한 공정이 수행되어 다층 유리-세라믹 회로판을 얻었다.
이 다층 유리-세라믹 회로판의 단면 및 파단면은 광학 현미경과 주사 전자 현미경(SEM)으로 관찰되었던 바, 그 결과는 기판/관통접점 계면 및 관통 접점 내측에 공동이 전혀 없는 관통 접점이 형성됨을 나타내었다.
[실시예 3]
다층 유리-세라믹 회로판은 관통접점을 형성할 때 구리분말과 실리카 유리 (SiO2) 분말을 혼합함으로써 얻어진 분말 흔합물을 사용하여 본 발명에 따라 제조되었다.
다층 회로판의 제조에 앞서, 구리분말에 첨가되는 적당한 량의 실리카 유리분말은 하기의 예비실험에 의해 결정되었다.
[예비실험]
2μm의 평균입자크기를 갖는 구리분말은 1,2,5체적%의 상이한 량으로 0.3 μm의 평균입자크기를 갖는 실리카 유리분말과 흔합되어 분말 흔합물을 형성하였다. 이들 흔합물로부터 얻어진 5×55×5mm의 분말 압축물은 상이한 온도에서 발화되고, 관찰된 수축율은 제9도에 도시되었다.
제9도에서 알 수 있는 바와 같이, 구리의 과도한 발화는 혼합된 실리카 유리량이 1체적%(곡선 12)일 때 관찰되고, 기판 유리-세라믹(곡선 8)과 유사한 수축성질은 흔합된 량이 2체적%(곡선 16)일때 관찰되며, 구리의 과도한 발화 영향은 혼합량이 5체적%(곡선 17)일때 고온에서 관찰된다.
따라서, 구리분말에 첨가되는 적당한 량의 실리카 유리분말은 2체적%로 결정된다.
[다층 회로판의 제조]
분말 혼합물은 2μm의 평균입자직경을 갖는 구리분말과 0.3μm의 평균입자직경을 갖는 실리카 유리분말을 상기의 결과에 따라 2체적%의 량으로 혼합함으로써 준비된다.
실시예 1에서 이용된 것과 동일한 공정이 수행되어 다층 유리-세라믹 회로판을 얻었다.
이 다층 유리-세라믹 회로판의 단면 및 파단면은 광학 현미경과 주사 전자 현미경(SEM)으로 관찰되었던 바, 그 결과는 기판/관통 접점 계면 및 관통 접점 내측에 공동이 전혀 없는 관통 접점이 형성됨을 나타내었다.
비록 100μm의 관통공 직경이 본 실시예에서 설명되었을 지라도, 관통접점을 갖는 다층 유리-세라믹 회로판을 제조하기 위해 적당한 분말입자크기와 혼합량을 결정하도록 예비실험을 수행함으로써 좀 더 작은 관통공 직경이 얻어질 수도 있다.
전술한 바와 같이, 본 발명은 약 100μm의 직경을 갖는 미세한 관통접점이 관통공의 완전한 충전 또는 패킹에 의해 형성될 수 있도록 구리의 회로전도체를 갖는 다층 유리-세라믹 회로판을 제조하기 위한 개량된 방법을 제공한다.

Claims (7)

  1. 구리전도체를 갖는 다층 유리-세라믹 회로판의 제조방법에 있어서 : 관통접점이 형성되는 곳에서 유리-세라믹 그린시트내에 관통공을 형성시키는 단계 ; 상기의 관통공에 세라믹 분말이 혼합된 구리분말의 분말 혼합물을 충전하되, 상기 구리분말과 세라믹분말은 관통공내에 충전될 때 유리-세라믹 그린시트의 것보다 큰 패킹밀도를 제공하는 분말입자크기를 갖도록 하는 단계 ; 그린시트위에 회로전도체 패턴을 형성하기 위해 분말 혼합물이 충전된 관통공을 갖는 그린시트위에 전도체풀을 인쇄하는 단계 ; 적층 동체를 형성하기 위해서 전도체 패턴을 갖는 다수의 그린시트를 적층하는 단계 ; 적층 동체를 가열하여 그로부터 결합제를 제거하고 적층 동체를 예비 발화시키는 단계 ; 및 예비 발화된 동체를 발화시키는 단계로 구성되는 다층 유리-세라믹 회로판의 제조방법.
  2. 제1항에 있어서, 상기의 유리-세라믹 그린시트는 약 50-60%의 상대밀도를 갖으며, 상기의 구리분말과 세라믹분말은 상기의 관통공에 충전될 때 약 55-65%의 패킹 밀도를 제공하는 분말입자크기를 갖음을 특징으로 하는 다층 유리-세라믹 회로판의 제조방법.
  3. 제1항에 있어서, 상기의 구리분말은 0.3-8μm의 분말입자크기를 갖으며, 상기의 세라믹 분말은 0.1-1μm의 분말입자크기를 갖음을 특징으로 하는 다층 유리-세라믹 회로판의 제조방법.
  4. 제1항에 있어서, 상기의 세라믹 분말은 상기의 구리분말보다 작은 분말입자크기를 갖음을 특징으로 하는 다층 유리-세라믹 회로판의 제조방법.
  5. 제1항에 있어서, 상기의 그린시트는 발화시 약 700℃∼1000℃의 온도에서 수축되기 시작함을 특징으로 하는 다층 유리-세라믹 회로판의 제조방법.
  6. 제1항에 있어서, 상기의 세라믹분말은 알루미나, 실리카 및 뮬라이트로 된 기에서 선택되는 세라믹으로 구성됨을 특징으로 하는 다층 유리-세라믹 회로판의 제조방법.
  7. 제1항에 있어서, 상기의 분말 혼합물은 상기의 구리분말과 상기의 세라믹 분말을 소정의 비율로 흔합하여, 상기 구리분말만을 발화시킬 때 600℃ 근처의 온도에서 발생되는 상당량의 수축을 억제하고 상기 분말 혼합물의 발화시 1000℃ 근처의 온도에서 수축을 완료하도록 제조됨을 특징으로 하는 다층 유리-세라믹 회로판의 제조방법.
KR1019920010586A 1991-06-18 1992-06-18 다층 유리-세라믹 회로판의 제조방법 KR960001354B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-146136 1991-06-18
JP3146136A JP2584911B2 (ja) 1991-06-18 1991-06-18 ガラス−セラミック多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR930001299A KR930001299A (ko) 1993-01-16
KR960001354B1 true KR960001354B1 (ko) 1996-01-26

Family

ID=15400959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010586A KR960001354B1 (ko) 1991-06-18 1992-06-18 다층 유리-세라믹 회로판의 제조방법

Country Status (6)

Country Link
US (1) US5287620A (ko)
EP (1) EP0519676B1 (ko)
JP (1) JP2584911B2 (ko)
KR (1) KR960001354B1 (ko)
CA (1) CA2070308C (ko)
DE (1) DE69203544T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US7732732B2 (en) * 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
US6013713A (en) * 1997-11-06 2000-01-11 International Business Machines Corporation Electrode modification using an unzippable polymer paste
WO1999038176A1 (fr) * 1998-01-22 1999-07-29 Matsushita Electric Industrial Co., Ltd. Encre pour composant electronique, procede de production d'un composant electronique au moyen de cette encre pour composant electronique, et dispositif a jet d'encre
JP4646468B2 (ja) * 2001-09-25 2011-03-09 京セラ株式会社 貫通導体用組成物
JP4160901B2 (ja) 2001-10-01 2008-10-08 ヘラエウス インコーポレイテッド マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
KR100779770B1 (ko) * 2002-07-17 2007-11-27 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
JP4669877B2 (ja) * 2005-07-14 2011-04-13 有限会社ソフィアプロダクト 酸化物接合用はんだ合金
JP4224086B2 (ja) * 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5485714B2 (ja) * 2010-01-07 2014-05-07 セイコーインスツル株式会社 パッケージの製造方法
JP2014024537A (ja) 2012-06-19 2014-02-06 3M Innovative Properties Co ナンバープレート用シート、ナンバープレート用積層体、ナンバープレートおよびナンバープレート用装飾部材
CN116417177B (zh) * 2023-03-15 2024-08-20 苏州锦艺新材料科技股份有限公司 陶瓷电容器用导电浆料及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
US4599277A (en) * 1984-10-09 1986-07-08 International Business Machines Corp. Control of the sintering of powdered metals
JPS61101096A (ja) * 1984-10-24 1986-05-19 松下電器産業株式会社 セラミツクグリ−ンシ−トのスル−ホ−ル充填法
FR2585181B1 (fr) * 1985-07-16 1988-11-18 Interconnexions Ceramiques Procede de fabrication d'un substrat d'interconnexion pour composants electroniques, et substrat obtenu par sa mise en oeuvre
CA1273853C (en) * 1986-12-17 1990-09-11 METHOD OF PRODUCTION OF A CERAMIC CIRCUIT BOARD
WO1988005959A1 (en) * 1987-02-04 1988-08-11 Coors Porcelain Company Ceramic substrate with conductively-filled vias and method for producing
DE3806057A1 (de) * 1987-03-02 1988-09-15 Rca Corp Dielektrische farbe fuer eine integrierte mehrschichtschaltung
JPH01201996A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 多層セラミックプリント基板の製造方法
JPH01281795A (ja) * 1988-05-07 1989-11-13 Fujitsu Ltd セラミック基板の製造方法
JPH0218991A (ja) * 1988-07-07 1990-01-23 Fujitsu Ltd 回路基板のヴィア形成方法
JPH03212993A (ja) * 1990-01-18 1991-09-18 Fujitsu Ltd 多層セラミック回路基板の製造方法とビア形成方法

Also Published As

Publication number Publication date
EP0519676A2 (en) 1992-12-23
CA2070308A1 (en) 1992-12-19
EP0519676B1 (en) 1995-07-19
CA2070308C (en) 1996-06-25
KR930001299A (ko) 1993-01-16
DE69203544T2 (de) 1996-01-11
JPH04369899A (ja) 1992-12-22
DE69203544D1 (de) 1995-08-24
EP0519676A3 (en) 1993-05-12
US5287620A (en) 1994-02-22
JP2584911B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
KR960001354B1 (ko) 다층 유리-세라믹 회로판의 제조방법
JP5077418B2 (ja) 多層セラミック基板の製造方法
CA1222832A (en) Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
EP1061569B1 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
EP1695947A1 (en) Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
JP5032772B2 (ja) 低温共焼成セラミック構造物およびその製造方法
GB2361811A (en) Insulating thick film composition, ceramic electronic device and apparatus using the same.
CN101663924B (zh) 用于通路孔的导电组合物
KR940002032B1 (ko) 그린쉬트 준비방법
JP2955442B2 (ja) セラミックス回路基板の製造方法
JPH02116196A (ja) セラミック多層回路基板の製造方法
JPH06223621A (ja) 導体ペースト組成物
JP2001047423A (ja) 複合積層体およびその製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
KR0173234B1 (ko) 다층 세라믹 회로 기판의 제조방법
KR0173233B1 (ko) 저유전율 다층 세라믹 회로기판의 제조방법
JP2002290037A (ja) 回路基板の製造方法
JPH0588557B2 (ko)
US20070218259A1 (en) Laminate, method for manufacturing the laminate and method for manufacturing wiring board
JPH08242049A (ja) 多層配線基板用導電性ペースト
JP2001267746A (ja) 多層配線基板
JPH10247765A (ja) セラミック基板
JPH06237082A (ja) 低温焼成セラミックス多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee