JPH043129B2 - - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概 要 産業上の利用分野 従来の技術（第４図、第５図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図） 作 用 実施例（第２図、第３図） 発明の効果 〔概要〕 シフトレジスタを使用した論理回路のタイミン
グ信号作成回路において、第２段以降の入力回路
に対し、前段の出力信号と第１段の入力信号をア
ンドして入力することにより、各サイクル毎にシ
フトレジスタを初期状態にリセツトしてタイミン
グ信号を発生させ、常に同一波形のタイミング信
号を得ること。

〔産業上の利用分野〕

この発明は、タイミング信号作成回路に係り、
特に、シフトレジスタを使用した、タイミング信
号作成回路に関する。

〔従来の技術〕

論理回路においては、各種のタイミング信号が
要求され、そのため、論理回路の内部において、
システム・クロツク（以後SCLKという）及びデ
ータ等から、タイミング信号を得ている。

第４図は、従来のタイミング信号発生回路の例
であり、シフトレジスタを利用した例である。即
ち、シフトレジスタ４０、インバータ４１、アン
ドゲート４２によつて、タイミング信号発生回路
が構成されている。

第５図は、このタイミング信号発生回路の動作
波形図である。第４図の、シフトレジスタ４０の
CL端子には、システム・クロツク（SCLK）が
入力され、第１段の入力端子D₁には入力信号Din
が入力される。D₁からのシフト出力Q₁をアンド
ゲート４２の一方の入力とすると共に、これをシ
フトレジスタ４０の第２段の入力端子D₂に入力
し、これのシフト出力Q₂をさらに第３段の入力
端子D₃に入力する。D₃に対するシフト出力Q₃を
インバータ４１を介して、アンドゲート４２に入
力し、タイミング信号出力Timを得る。

第５図に示すとおり、Dinに対し、Q₁の出力
は、t₂において立上がるシフトされた出力とな
る。このQ₁がD₂に入力されるので、出力Q₂はさ
らにシフトされt₃において立上がる出力となる。
そして、出力Q₂が、さらにD₃に入力されるので、
t₄において立上がる出力Q₃が得られる。この出力
Q₃が、インバータ４１を介してアンドゲート４
２に入力され、さらにアンドゲート４２には、出
力Q₁が入力されているので、結局、アンドゲー
ト４２の出力としては、第５図Timに示すよう
なタイミング信号が得られることになる。

〔発明が解決しようとする問題点〕

ところが、このTimは、第１サイクルと第２
サイクル以降での出力が異なり、タイミング信号
としては使用できないという問題点を有してい
る。

Din信号のオフタイムToFFがシフトレジスタ
の（段数−１）であれば、問題ないが、かならず
しもいつもそのような入力信号とは限らないの
で、このようなタイミング信号発生回路では、実
用に供しない。

本発明は、このような点に鑑みてなされたもの
であり、簡単な構成で、どのようなDin信号であ
つても、毎サイクル同一タイミング同一波形のタ
イミング信号を発生することができる。タイミン
グ信号作成回路を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は、本発明のタイミング信号作成回路の
原理ブロツク図である。第１図において、１０は
シフトレジスタであり、１１は初期状態設定回
路、１２はインバータ、１３はアンドゲートであ
る。この発明においては、シフトレジスタ１０と
アンドゲート１３によりタイミング信号作成を行
うことは従来例と同様であるが、さらに初期状態
設定回路１１を設けることにより、第１サイクル
のタイミング信号作成後、再び回路を初期の状態
に戻し、第１サイクルと同様の条件で、第２サイ
クルのタイミング信号を作成することにより、同
一のタイミング信号を作成する。

〔作用〕

この発明では、このように、第１サイクルでの
タイミング信号作成後、回路状態を初期の状態に
戻し、第２サイクルでのタイミング信号の作成を
行うので、常に同一のタイミング信号を作ること
ができる。そして、この場合、Din信号の種類に
よらずに、同一条件のタイミング信号作成を行う
ことができることになる。

〔実施例〕

第２図は、この発明の実施例である。図におい
て、第１図に示した部材と同一の部材には、同一
の番号が付与してある。この発明においては、第
１図に示した初期状態設定回路１１として、３つ
のアンドゲート１４，１５，１６を用いている。
そして、シフトレジスタ１０の各段の出力Q₁、
Q₂、Q₃と入力Dinとを各アンドゲート１４，１
５，１６の入力とし、その出力をそれぞれシフト
レジスタ１０の各段の入力としている。

即ち、シフトレジスタ１０のCL端子に第３図
に示すようなシステム・クロツクSCLKを入力
し、１段目の入力端子D₀に対し、信号Dinを入力
する。このシフト出力をQ₁より得、アンドゲー
ト１４を介して、出力Q₁とDinとのアンド出力を
とり、これをシフトレジスタの２段目の入力端子
D₁に加える。２段目のシフトレジスタ１０の出
力Q₂に対しても同様アンドゲート１５によつて
Dinとのアンド出力をとり、これをシフトレジス
タ１０の３段目の入力端子D₂に加える。シフト
レジスタ１０の３段目の出力Q₃は、やはり、ア
ンドゲート１６を介して、Dinとのアンド出力を
とり、今度は、このアンド出力をインバータ１２
を介して、アンドゲート１３に入力する。また、
アンドゲート１４の出力をアンドゲート１３の他
の入力とする。そして、アンドゲート１３から、
Tim出力を得る。

このようなタイミング信号作成回路の動作を、
第３図の動作波形図と共に説明する。

ゲート１４の出力は、Dinのシフト出力と、
Din自身とのアンド出力であるから、Dinが低レ
ベルとなるT₀において低レベルとなる出力a₁（第
３図参照）となる。

ゲート１５の出力は、出力a₁のシフト出力と
Din自身のアンド出力であるから、やはりDinが
低レベルとなるT₀において低レベルとなる出力
a₂となる。同様、ゲート１６の出力は、Dinが低
レベルとなるT₀において低レベルとなる出力a₃
となる。Timは、出力a₃のインバート出力a₃とa₁
とのアンド出力であるから、結局、第３図に
Timとして示すタイミング信号として得られる。
そして、各出力a₁、a₂、a₃は、T₀において、一
度全部低レベルとなり、即ち一度初期状態にリセ
ツトされた形となり、再び、前述の動作をくり返
すことになる。従つて、第１サイクルのタイミン
グ信号と、第２サイクルのタイミング信号とは、
常に同じタイミングで、かつ同じ巾のタイミング
信号となる。

〔発明の効果〕

以上述べてきたように、この発明によれば、ア
ンドゲートよりなる初期状態設定回路を設けるの
みで、常に、等しいタイミング信号を得ることが
できる。

また、このタイミング信号は、どのような入力
信号であつても、常に同一タイミング波形出力と
して得ることができるため、実用的には、きわめ
て有用である。

【図面の簡単な説明】

第１図は、この発明の原理を示すブロツク図、
第２図は、この発明の実施例を示す図、第３図
は、この発明の動作波形図、第４図は、従来例を
示す図、第５図は、従来例の動作波形図である。 １０……シフトレジスタ、１１……初期状態設
定回路、１２……インバータ、１３，１４，１
５，１６……アンドゲート。

Claims (1)

1. 【特許請求の範囲】 １ 複数段の入出力を有するシフトレジスタを用
   いたタイミング信号作成回路において、 各段の出力に各段の出力信号と第１段の入力信
   号との論理積をとる論理積ゲート手段１４〜１６
   を設けてこれら各論理積ゲート手段の出力を次段
   の入力信号とするとともに、 初段の論理積ゲート手段１４の出力と、最終段
   の論理積ゲート手段１６の出力の反転出力との論
   理積を得る論理積ゲート手段１３を設け、この出
   力をタイミング信号としたことを特徴とするタイ
   ミング信号作成回路。