JPS6013527B2 - カウンタ回路 - Google Patents
カウンタ回路Info
- Publication number
- JPS6013527B2 JPS6013527B2 JP1486577A JP1486577A JPS6013527B2 JP S6013527 B2 JPS6013527 B2 JP S6013527B2 JP 1486577 A JP1486577 A JP 1486577A JP 1486577 A JP1486577 A JP 1486577A JP S6013527 B2 JPS6013527 B2 JP S6013527B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- stage
- flops
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
Description
【発明の詳細な説明】
本発明はカウンタ回賂に関し、特にシフトレジスタによ
り構成された同期式Ｎ進カウソタ回路の自動復帰回路に
関する。
り構成された同期式Ｎ進カウソタ回路の自動復帰回路に
関する。
従来、シフトレジスタにより構成する同期式Ｎ進カリン
夕は電源投入時、あるいは瞬間的な電源切断時に各フリ
ツプフロップの出力状態が不確定になった。
夕は電源投入時、あるいは瞬間的な電源切断時に各フリ
ツプフロップの出力状態が不確定になった。
そのため初期状態を決定するために各フリツプフロツプ
を外部からリセットあるいはプリセツトする必要があっ
た。本発明の目的は極めて構成素子数の少ない簡単な回
路を追加するだけで以上のような問題を外部からリセッ
トあるいはプリセットしなくても自動的に解決しうる同
期式Ｎ進カウンタ回路を提供することである。
を外部からリセットあるいはプリセツトする必要があっ
た。本発明の目的は極めて構成素子数の少ない簡単な回
路を追加するだけで以上のような問題を外部からリセッ
トあるいはプリセットしなくても自動的に解決しうる同
期式Ｎ進カウンタ回路を提供することである。
以下具体的な実施例により本発明を詳細に説明する。
第１図はシフトレジス夕により構成した同期式が造力ゥ
ンタの回路図である。
ンタの回路図である。
初段のフリッブフロップ１の出力Ｑ，を２段目のフリッ
プフロップ２の出力Ｑ２のデータ入力端子Ｄ２に接続し
、２段目のフリップフロップ２の出力Ｑ２を３段目のフ
リツプフロツプ３のデータ入力端子Ｄ３に接続する。以
下同様な接続を繰り返して最終段であるＮ段目のフリッ
プフロップ５まで接続する。Ｎ段目のフリツプフロツプ
５の反転出力ＱＮを初段のフリップフロップ１のデータ
入力様子Ｄ，に接続する。ぐ，？はクロツクパルスを示
し、フリツプフロツプへのデータの書込み動作を指令す
るものである。そして、初段のフリップフロツプ１の反
転出力Ｑ，をアンド回路６の１つの入力に、Ｎ段目のフ
リップフロップの反転出力ＱＮをアンド回路６のもう１
つの人力にそれぞれ接続する。アンド回路６の出力を２
段目のフリップフロツプ２から（Ｎ−１）段目のフリツ
プフロップ４までのすべてのフリップフロツプのリセッ
ト端子Ｒに接続する。各フリップフロツブの入力端子○
、リセツト端子Ｒ、プリセット端子Ｐ、及びクロックバ
ルス◇，少にそれぞれ印加された信号レベルに対して、
出力Ｑ，Ｑの信号レベルの関係を第２図に真理値表とし
て示し、“Ｈ”は高レベル、“Ｌ”は低レベルをそれぞ
れ示している。
プフロップ２の出力Ｑ２のデータ入力端子Ｄ２に接続し
、２段目のフリップフロップ２の出力Ｑ２を３段目のフ
リツプフロツプ３のデータ入力端子Ｄ３に接続する。以
下同様な接続を繰り返して最終段であるＮ段目のフリッ
プフロップ５まで接続する。Ｎ段目のフリツプフロツプ
５の反転出力ＱＮを初段のフリップフロップ１のデータ
入力様子Ｄ，に接続する。ぐ，？はクロツクパルスを示
し、フリツプフロツプへのデータの書込み動作を指令す
るものである。そして、初段のフリップフロツプ１の反
転出力Ｑ，をアンド回路６の１つの入力に、Ｎ段目のフ
リップフロップの反転出力ＱＮをアンド回路６のもう１
つの人力にそれぞれ接続する。アンド回路６の出力を２
段目のフリップフロツプ２から（Ｎ−１）段目のフリツ
プフロップ４までのすべてのフリップフロツプのリセッ
ト端子Ｒに接続する。各フリップフロツブの入力端子○
、リセツト端子Ｒ、プリセット端子Ｐ、及びクロックバ
ルス◇，少にそれぞれ印加された信号レベルに対して、
出力Ｑ，Ｑの信号レベルの関係を第２図に真理値表とし
て示し、“Ｈ”は高レベル、“Ｌ”は低レベルをそれぞ
れ示している。
本同期式Ｎ進カゥンタの正規の動作は第３図のタイミン
グ図の通りである。
グ図の通りである。
すなわち初段のフリップフロップーから２段、３段・・
・・・・Ｎ段と順次フリツプフロツプの出力が“Ｈ”レ
ベルになる。そして最終段であるＮ段目のフリップフロ
ップ５の出力ＱＮが“Ｈ”レベルになった後、次のクロ
ツクぐで初段のフリップフロッブ１の出力が“Ｌ”レベ
ルとなり、順次２段、３段・・・・・・Ｎ段のフリツプ
フロップの出力が“Ｌ”レベルに反転する。いま、Ｎ個
のフリップフロップの各出力状態の可能な組み合わせは
２Ｎ通りある。そして、これらの組み合わせのすべてが
正規のカウンタ動作の組み合わせに復帰する必要がある
。正規のカウンタ動作以外のすべての組み合わせの中に
は、出力が“Ｌ”レベルのフリップフロツプの次段に出
力が“Ｈ”レベルのフリップフロツプが隣り合わされる
状態が必ずどこかに存在する。そしてこの隣り合った２
つのフリツプフロツプの出力状態はクロックのこより後
段にシフトし最終的にＮ段までシフトされる。この状態
から、つまり第１図のＮ段目のフリップフロツプ５の出
力ＱＮが‘‘Ｈ”レベル、（Ｎ−１）段目のフリツプフ
ロツプの出力Ｑ（Ｎ−１）が“Ｌ”レベルの状態から、
次の１クロック机こよりＮ段目のフリップフロップ５の
反転出力ＱＮの“Ｌ”レベルを初段のフリツプフロップ
１にシフトし、（Ｎ−１）段目のフリッブフロップ４の
出力“Ｌ”レベルをＮ段目のフリップフロツプ５にシフ
トする。
・・・・Ｎ段と順次フリツプフロツプの出力が“Ｈ”レ
ベルになる。そして最終段であるＮ段目のフリップフロ
ップ５の出力ＱＮが“Ｈ”レベルになった後、次のクロ
ツクぐで初段のフリップフロッブ１の出力が“Ｌ”レベ
ルとなり、順次２段、３段・・・・・・Ｎ段のフリツプ
フロップの出力が“Ｌ”レベルに反転する。いま、Ｎ個
のフリップフロップの各出力状態の可能な組み合わせは
２Ｎ通りある。そして、これらの組み合わせのすべてが
正規のカウンタ動作の組み合わせに復帰する必要がある
。正規のカウンタ動作以外のすべての組み合わせの中に
は、出力が“Ｌ”レベルのフリップフロツプの次段に出
力が“Ｈ”レベルのフリップフロツプが隣り合わされる
状態が必ずどこかに存在する。そしてこの隣り合った２
つのフリツプフロツプの出力状態はクロックのこより後
段にシフトし最終的にＮ段までシフトされる。この状態
から、つまり第１図のＮ段目のフリップフロツプ５の出
力ＱＮが‘‘Ｈ”レベル、（Ｎ−１）段目のフリツプフ
ロツプの出力Ｑ（Ｎ−１）が“Ｌ”レベルの状態から、
次の１クロック机こよりＮ段目のフリップフロップ５の
反転出力ＱＮの“Ｌ”レベルを初段のフリツプフロップ
１にシフトし、（Ｎ−１）段目のフリッブフロップ４の
出力“Ｌ”レベルをＮ段目のフリップフロツプ５にシフ
トする。
従って初段のフリップフロップ１の出力Ｑ，が“Ｌ”レ
ベルに、Ｎ段目のフリツプフロツプ５の出力ＱＮが“Ｌ
”レベルになる。この時点で初段のフリップフロップ１
の反転出力Ｑ，の“Ｈ”レベルおよびＮ段目のフリップ
フロップ５の反転出力ＱＮの“Ｈ”レベルをアンド回路
６が検出し、２段目から（Ｎ−１）段目のフリツプフロ
ツプをリセットする。かくてすべてのフリツプフロツプ
の出力が“Ｌ”レベルとなり、次のクロツクからは正規
のカウンタ動作をすることになる。正規のカウンタ動作
の中にあって初段のフリップフロツプ１の出力が“Ｌ”
レベル、且つＮ段目のフリツプフロッブの出力が“Ｌ”
レベルの状態が起こるのはすべてのフリップフロップの
出力が“Ｌ”レベルの時のみである。この時に２段目か
ら（Ｎ−１）段目までのすべてのフリツプフロップをリ
セットしても正規のカウンタ動作には影響しない。以上
の動作を第４図のタイミング図に示す。次に、本発明の
他の実施例を第５図に示す。
ベルに、Ｎ段目のフリツプフロツプ５の出力ＱＮが“Ｌ
”レベルになる。この時点で初段のフリップフロップ１
の反転出力Ｑ，の“Ｈ”レベルおよびＮ段目のフリップ
フロップ５の反転出力ＱＮの“Ｈ”レベルをアンド回路
６が検出し、２段目から（Ｎ−１）段目のフリツプフロ
ツプをリセットする。かくてすべてのフリツプフロツプ
の出力が“Ｌ”レベルとなり、次のクロツクからは正規
のカウンタ動作をすることになる。正規のカウンタ動作
の中にあって初段のフリップフロツプ１の出力が“Ｌ”
レベル、且つＮ段目のフリツプフロッブの出力が“Ｌ”
レベルの状態が起こるのはすべてのフリップフロップの
出力が“Ｌ”レベルの時のみである。この時に２段目か
ら（Ｎ−１）段目までのすべてのフリツプフロップをリ
セットしても正規のカウンタ動作には影響しない。以上
の動作を第４図のタイミング図に示す。次に、本発明の
他の実施例を第５図に示す。
図においてフリツプフロツプをＮ個使った同期式が進カ
ゥンタである。カゥンタの構成は第１図の実施例と同様
である。従って初段のフリップフロツプ７の出力Ｑ，を
２段目のフリツプフロップ８のデータ入力端子Ｄ２に接
続し、２段目のフリップフロツプ８の出力Ｑ２を３段目
のフリップフロツプのデータ入力端子Ｄ３に接続する。
以下Ｎ段目のフリップフロッブ１２まで同様な接続を繰
り返し、Ｎ段目のフリップフロップの反転出力ＱＮを初
段のフリツプフロップ７のデータ入力端子Ｄ，に接続す
る。２段目のフリップフロップ８の反転出力Ｑ２をアン
ド回路１３の１つの入力に接続し、３段目のフリップフ
ロツプ９の出力Ｑをアンド回路１３のもう１つの入力に
接続する。
ゥンタである。カゥンタの構成は第１図の実施例と同様
である。従って初段のフリップフロツプ７の出力Ｑ，を
２段目のフリツプフロップ８のデータ入力端子Ｄ２に接
続し、２段目のフリップフロツプ８の出力Ｑ２を３段目
のフリップフロツプのデータ入力端子Ｄ３に接続する。
以下Ｎ段目のフリップフロッブ１２まで同様な接続を繰
り返し、Ｎ段目のフリップフロップの反転出力ＱＮを初
段のフリツプフロップ７のデータ入力端子Ｄ，に接続す
る。２段目のフリップフロップ８の反転出力Ｑ２をアン
ド回路１３の１つの入力に接続し、３段目のフリップフ
ロツプ９の出力Ｑをアンド回路１３のもう１つの入力に
接続する。
ァンド回路１３の出力を初段のフリツプフロップ７のリ
セットに、４段目からＮ段目までのフリツプフロツプの
プリセットにそれぞれ接続する。２段目のフリップフロ
ップ８の反転出力Ｑ２が“Ｈ”レベルでかつフリツプフ
ロツプ９の出力Ｑ３が“Ｈ”レベルのときアンド回路１
３の出力は“Ｈ”レベルになる。
セットに、４段目からＮ段目までのフリツプフロツプの
プリセットにそれぞれ接続する。２段目のフリップフロ
ップ８の反転出力Ｑ２が“Ｈ”レベルでかつフリツプフ
ロツプ９の出力Ｑ３が“Ｈ”レベルのときアンド回路１
３の出力は“Ｈ”レベルになる。
すなわち初段のフリツプフロツプ７はリセットされ、４
段目からＮ段目までのフリップフロップはプリセットさ
れる。従って初段のフリップフロツプ７および２段目の
フリツプフロップ８の出力は“Ｌ”レベルに、３段目以
降Ｎ段目までのフリツプフロップの出力は“Ｈ”レベル
になり、正規のカウンタ動作となる。この実施例の場合
も各フリップフロップの出力がいかなる組み合わせにあ
ってもクロックで適当にシフトすると正規のカウンタ動
作に復帰する。第６図は以上に説明した第５図の実施例
のタイミング図である。以上のように任意の隣り合った
２個のフリッブフロツプの出力に簡単なアンド回路を介
すことによりＮ個のフリツプフロップの出力のいかなる
組み合わせについても正規の同期式が進力ゥンタの動作
に自動的に復帰する。
段目からＮ段目までのフリップフロップはプリセットさ
れる。従って初段のフリップフロツプ７および２段目の
フリツプフロップ８の出力は“Ｌ”レベルに、３段目以
降Ｎ段目までのフリツプフロップの出力は“Ｈ”レベル
になり、正規のカウンタ動作となる。この実施例の場合
も各フリップフロップの出力がいかなる組み合わせにあ
ってもクロックで適当にシフトすると正規のカウンタ動
作に復帰する。第６図は以上に説明した第５図の実施例
のタイミング図である。以上のように任意の隣り合った
２個のフリッブフロツプの出力に簡単なアンド回路を介
すことによりＮ個のフリツプフロップの出力のいかなる
組み合わせについても正規の同期式が進力ゥンタの動作
に自動的に復帰する。
このことは電線投入時に初期状態を決めるために外部か
らリセツトあるいはプリセットする手数を省き効果は大
きい。また動作中にあって、瞬間的な停電があってもカ
ウンタが誤動作し続けることなく正規の動作に自動復帰
するので、周辺回路に悪影響を及ぼすことなく、更にカ
ウンタを再調整する必要がないのでその効果は多大であ
る。なお本実施例のような同期式が進カゥン外こ限らず
、シフトレジスタにより構成するすべての同期式Ｎ進カ
ウン外こついて応用できるのは明白である。
らリセツトあるいはプリセットする手数を省き効果は大
きい。また動作中にあって、瞬間的な停電があってもカ
ウンタが誤動作し続けることなく正規の動作に自動復帰
するので、周辺回路に悪影響を及ぼすことなく、更にカ
ウンタを再調整する必要がないのでその効果は多大であ
る。なお本実施例のような同期式が進カゥン外こ限らず
、シフトレジスタにより構成するすべての同期式Ｎ進カ
ウン外こついて応用できるのは明白である。
またフリツブフロツプがクロツクの立ち上がりで動作す
るものを使っても同様な結果が得られる。
るものを使っても同様な結果が得られる。
第１図は本発明の一実施例の回路図、第２図は本発明に
用いるフリツプフロツプの真理値表、第３図は本発明に
おける同期式Ｎ進カウンタの正規の動作を説明するタイ
ミング図、第４図は第１図に示す実施例の動作を説明す
るタイミング図、第５図は本発明の他の実施例の回路図
、第６図は第５図に示す実施例の動作を説明するタイミ
ング図である。 １〜５……フリツブフロツプ、６……アンド回路、７〜
１２……フリツプフロツブ、１３……アンド回路。 第１図 第３図 第２図 第４図 第５図 第６図
用いるフリツプフロツプの真理値表、第３図は本発明に
おける同期式Ｎ進カウンタの正規の動作を説明するタイ
ミング図、第４図は第１図に示す実施例の動作を説明す
るタイミング図、第５図は本発明の他の実施例の回路図
、第６図は第５図に示す実施例の動作を説明するタイミ
ング図である。 １〜５……フリツブフロツプ、６……アンド回路、７〜
１２……フリツプフロツブ、１３……アンド回路。 第１図 第３図 第２図 第４図 第５図 第６図
Claims (1)
- １ 前段のフリツプフロツプの非反転出力をその次の段
のフリツプフロツプのデータ入力に供給するようにして
第１段から第Ｎ段までのＮ個のフリツプフロツプを直列
接続し、前記第Ｎ段のフリツプフロツプの反転出力を前
記第１段のフリツプフロツプのデータ入力に帰還したカ
ウンタ回路において、隣り合った２つのフリツプフロツ
プの出力の論理レベルが所定の値になるときに出力を発
生するゲート回路を設け、このゲート回路の出力を、前
記隣り合った２つのフリツプフロツプよりも前段側に位
置するフリツプフロツプであって前記第１段までのフリ
ツプフロツプのリセツト入力およびプリセツト入力の一
方に、前記隣り合った２つのフリツプフロツプよりも後
段側に位置するフリツプフロツプであって前記第Ｎ段ま
でのフリツプフロツプのリセツト入力およびプリセツト
入力の他方に、それぞれ供給し、これによって、全段の
フリツプフロツプの出力論理レベルの組み合せが正規の
カウンタ動作における組み合せに復帰するようにしたこ
とを特徴とするカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1486577A JPS6013527B2 (ja) | 1977-02-12 | 1977-02-12 | カウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1486577A JPS6013527B2 (ja) | 1977-02-12 | 1977-02-12 | カウンタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5399864A JPS5399864A (en) | 1978-08-31 |
| JPS6013527B2 true JPS6013527B2 (ja) | 1985-04-08 |
Family
ID=11872908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1486577A Expired JPS6013527B2 (ja) | 1977-02-12 | 1977-02-12 | カウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013527B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668034A (en) * | 1979-11-09 | 1981-06-08 | Sony Corp | Initializing circuit for counter circuit |
-
1977
- 1977-02-12 JP JP1486577A patent/JPS6013527B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5399864A (en) | 1978-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327019A (en) | Double edge single data flip-flop circuitry | |
| JPH08321183A (ja) | 半導体記憶装置のデータ入力回路 | |
| JPS6013527B2 (ja) | カウンタ回路 | |
| JP4468564B2 (ja) | パルス幅変調回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JPH06188698A (ja) | 遅延回路およびこの遅延回路を用いた波形整形回路 | |
| JPS62192097A (ja) | シフトレジスタ回路 | |
| JPS63283316A (ja) | カウンタ回路 | |
| JP2639306B2 (ja) | シフトレジスタ回路 | |
| JPS6137718B2 (ja) | ||
| JPH0757492A (ja) | データシフト回路 | |
| KR930007789Y1 (ko) | 글리치에 따른 시스템 리세트 방지회로 | |
| JPH01115213A (ja) | ノイズ除去回路 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP3350076B2 (ja) | ジョンソン・カウンタの誤動作回避回路 | |
| JPH04196621A (ja) | パルス幅変調回路 | |
| JPH05252026A (ja) | Ｕｐ／ｄｏｗｎカウンタ回路 | |
| JPH0474799B2 (ja) | ||
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPS6333805B2 (ja) | ||
| JPS5936454B2 (ja) | フイ−ドバツク型２ｎ進カウンタ | |
| JPH04196710A (ja) | デジタル信号遅延回路 | |
| JPH043129B2 (ja) | ||
| JPH04135309A (ja) | 単安定マルチバイブレータ回路 | |
| JPH01236498A (ja) | シフトレジスタ回路 |