JPH04242846A - デ−タ記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタルデ−タを記憶す
るデ−タ記憶装置に関し、特にデジタルデ−タ（以下単
にデ−タという）の一部の桁が不必要で、かつ自身又は
他のデ−タ処理装置に、不必要なデ−タが何らかの影響
を及ぼす場合、この影響を排除又は抑制できる機能を有
するデ−タ記憶装置に関するものである。

【０００２】

【従来の技術】図２は従来のデ−タ記憶装置の構成を示
すブロック図である。図２において、１はデ−タ記憶装
置、４はデ−タを記憶するメモリ素子、２はメモリ素子
４に対してデ−タの入出力を行うデ−タ入出力部、３は
メモリ素子４に対してデ−タの読み出し又は書き込みを
指定する制御信号入力部、５はメモリ素子４中の記憶位
置を指定する位置指定信号入力部、６は制御信号入力部
３からの読み出し又は書き込みの指定を受けてデ−タ入
出力部２及びメモリ素子４を制御するメモリ管理部であ
る。

【０００３】図３はメモリ素子４によって記憶される例
えば８ビットのデ−タの構成図である。図３において、
７は８ビットのデ−タ、８は８ビットのデ−タ７中の最
も左のデ−タ、９は８ビットのデ−タ７中の中央のデ−
タ、１０は８ビットのデ−タ７中の最も右のデ−タであ
る。

【０００４】次に動作について説明する。このデ−タ記
憶装置１は、制御信号入力部３に書き込み信号が図示し
ない中央処理装置等から入力されると、この入力が行わ
れた瞬間におけるデ−タ入出力部２に入力されていたデ
−タを受理し、このデ−タを図３の７のようなデ−タ構
成でメモリ素子４に記憶する。このメモリ素子４に入力
されたデ−タは、すべての桁が有効で、図３に示すよう
な８〜１０のすべてのデ−タが書き込まれる。

【０００５】また、このデ−タ記憶装置１は、制御信号
入力部３に読み出し信号が入力されると、図３の７のよ
うなデ−タ構成で記憶したメモリ素子４のデ−タ内容を
デ−タ入出力部２に出力する。このとき図３の８〜１０
のすべてのデ−タを用いるために、出力されたデ−タは
すべての桁で有効となる。

【０００６】

【発明が解決しようとする課題】従来のデ−タ記憶装置
は以上のように構成されているので、例えば図３の９の
部分のデ−タだけに対する書き込みであっても、８及び
１０の部分にも書き込みが実行され、また、読み出しに
おいても、デ−タ９のみを必要としているときでも、８
及び１０を付加したデ−タを出力してしまう。したがっ
て、従来のデ−タ記憶装置では、デ−タの一部の桁が処
理に不都合な影響を与え不必要なときでも、この桁のデ
−タを無効にできないという問題点があった。

【０００７】この発明は上記のような問題点を解決する
ためになされたもので、デ−タの一部の桁が処理に不都
合な影響を与え不必要なとき、この桁のデ−タを無効に
できるデ−タ記憶装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明に係るデ−タ記
憶装置は、書き込み時及び読み出し時共に無効にしたい
桁を零にし有効にしたい桁を零以外にしたデ−タ修飾信
号を入力するデ−タ修飾信号入力部１２と、書き込み時
にはデ−タ修飾信号入力部１２からのデ−タ修飾信号と
デ−タ入出力部２からの入力デ−タとを比較し有効と指
定された桁のみをメモリ素子１３へ送り、読み出し時に
はメモリ素子１３から全桁のデ−タを一旦読み出し無効
桁をデ−タ修飾信号により強制的に零にしたデ−タをデ
−タ入出力部２へ送るデ−タ修飾部１４とを備えたもの
である。

【０００９】

【作用】デ−タ修飾信号入力部１２は書き込み時及び読
み出し時共に無効にしたい桁を零にし有効にしたい桁を
零以外にしたデ−タ修飾信号を入力する。デ−タ修飾部
１４は、書き込み時にはデ−タ修飾信号入力部１２から
のデ−タ修飾信号とデ−タ入出力部２からの入力デ−タ
とを比較し有効と指定された桁のみをメモリ素子１３へ
送り、読み出し時にはメモリ素子１３から全桁のデ−タ
を一旦読み出し、無効桁をデ−タ修飾信号により強制的
に零にしたデ−タをデ−タ入出力部２へ送る。

【００１０】

【実施例】図１はこの発明の一実施例に係るデ−タ記憶
装置の構成を示すブロック図である。図１において、図
２に示す構成要素に対応するものには同一の符号を付し
、その説明を省略する。図１において、１２は書き込み
時及び読み出し時共に無効にしたい桁を零にし有効にし
たい桁を零以外にしたデ−タ修飾信号を入力するデ−タ
修飾信号入力部であり、デ−タ入出力部２上のデ−タを
桁単位で無効及び有効にする。１３は書き込み抑止機能
を持たせたメモリ素子である。１４は、書きこみ時には
デ−タ修飾信号入力部１２からのデ−タ修飾信号とデ−
タ入出力部２からの入力デ−タとを比較し有効と指定さ
れた桁のみをメモリ素子１３に記憶させ、読み出し時に
はメモリ素子１３から全桁のデ−タを一旦読み出し、無
効桁をデ−タ修飾信号により強制的に零にしたデ−タを
デ−タ入出力部２へ送るデ−タ修飾部である。

【００１１】次に動作について説明する。このように構
成されるデ−タ記憶装置１１に対し、図３に示すような
構成のデ−タ９を記憶させたい場合、デ−タ入出力部２
にはこのデ−タ９に不定なデ−タ８及びデ−タ１０を付
加して入力させ、また、デ−タ修飾信号入力部１２には
デ−タ入出力部２上のデ−タと同一形式でデ−タ８及び
デ−タ１０に零、デ−タ９には零でないデ−タを指定し
たデ−タ７を入力させる。

【００１２】つまりデ−タ７上の無効にしたい桁（デ−
タ８，１０）を零にし、有効にしたい桁（デ−タ９）を
零以外にしたデ−タ修飾信号（デ−タ７）をデ−タ修飾
信号入力部１２に入力する。デ−タ修飾信号入力部１２
に入力されたデ−タ７はデ−タ修飾信号としてデ−タ修
飾部１４へ送られ、デ−タ入出力部２に入力されたデ−
タは入力デ−タとして同じくデ−タ修飾部１４へ送られ
る。

【００１３】デ−タ修飾部１４は、デ−タ修飾信号に零
が指定された桁と同じ入力デ−タ上の桁デ−タを、通常
はデ−タ上では用いないようなデ−タに置き換えてメモ
リ素子１３へ送る。即ちデ−タ修飾部１４は書き込み時
にはデ−タ修飾信号と入力デ−タとを比較し有効と指定
された桁のみをメモリ素子１３へ送る。メモリ素子１３
は、送られてきたデ−タ上の桁デ−タのうち、不定なデ
−タでなければ位置指定信号入力部５により指定される
記憶位置に書き込み、不定なデ−タならば書き込まずに
無視する。

【００１４】次にデ−タ記憶装置１１からデ−タの読み
出しを行う場合、デ−タ修飾信号入力部１２にはデ−タ
入出力部２から外部へ出力されるべきデ−タ７と同一形
式でデ−タ８及びデ−タ１０に零を、デ−タ９には零で
ないデ−タを指定したデ−タ７を入力させる。デ−タ修
飾信号入力部１２に入力されたデ−タはデ−タ修飾信号
としてデ−タ修飾部１４へ送られる。メモリ素子１３は
、位置指定信号入力部５により指定される記憶位置から
デ−タを読み出しデ−タ修飾部１４へ送る。この読み出
されたデ−タは全桁のデ−タである。

【００１５】デ−タ修飾部１４はデ−タ修飾信号に零が
指定された桁と同じ読み出しデ−タ上の桁を零にしてデ
−タ入出力部２へ送る。即ち、読み出し時には、デ−タ
修飾部１４はメモリ素子１３から全桁のデ−タを一旦読
み出し無効桁をデ−タ修飾信号により強制的に零にした
デ−タをデ−タ入出力部２へ送る。デ−タ入出力部２は
そのデ−タを外部へ出力する。

【００１６】

【発明の効果】以上のように本発明によれば、デ−タ上
の無効にしたい桁を零にし有効にしたい桁を零以外にし
たデ−タ修飾信号を用い、書き込み時には有効と指定さ
れたデ−タの桁のみをメモリ素子へ送り、読み出し時に
はメモリ素子から全桁のデ−タを一旦読み出し無効桁を
強制的に零にしたデ−タを出力するように構成したので
、入力デ−タ上の少なくとも１つの桁のデ−タを無効及
び有効にでき、また、デ−タの一部の桁が処理に不都合
な影響を与え不要なとき、この桁のデ−タを無効にでき
、これにより桁数の不足しているデ−タを書き込み記憶
させるときでも一回の処理で行うことができ、また、読
み出しにおいても無効となる桁のデ−タを無視する処理
が不要となり、したがってデ−タ処理の簡素化及び高速
化を図れるという効果が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るデ−タ記憶装置の構
成を示すブロック図である。

【図２】従来のデ−タ記憶装置の構成を示すブロック図
である。

【図３】８ビットのデ−タの構成図である。

【符号の説明】

２　　デ−タ入出力部 ３　　制御信号入力部 ５　　位置指定信号入力部 ６　　メモリ管理部 １１　　デ−タ記憶装置 １３　　メモリ素子 １４　　デ−タ修飾部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　デ−タを記憶するメモリ素子と、この
   メモリ素子に対してデ−タの入出力を行うデ−タ入出力
   部と、上記メモリ素子に対してデ−タの読み出し又は書
   き込みを指定する制御信号入力部と、上記メモリ素子中
   の記憶位置を指定する位置指定信号入力部と、上記制御
   信号入力部からの読み出し又は書き込みの指定を受けて
   上記デ−タ入出力部及び上記メモリ素子を制御するメモ
   リ管理部とを備えたデ−タ記憶装置において、書き込み
   時及び読み出し時共にデ−タ上の無効にしたい桁を零に
   し有効にしたい桁を零以外にしたデ−タ修飾信号を入力
   するデ−タ修飾信号入力部と、書き込み時には上記デ−
   タ修飾信号入力部からのデ−タ修飾信号と上記デ−タ入
   出力部からの入力デ−タとを比較し有効と指定された桁
   のみを上記メモリ素子へ送り、読み出し時には上記メモ
   リ素子から全桁のデ−タを一旦読み出し無効桁を上記デ
   −タ修飾信号により強制的に零にしたデ−タを上記デ−
   タ入出力部へ送るデ−タ修飾部とを設けたことを特徴と
   するデ−タ記憶装置。