JPH05268271A - エラー表示方式 - Google Patents

エラー表示方式

Info

Publication number
JPH05268271A
JPH05268271A JP4062959A JP6295992A JPH05268271A JP H05268271 A JPH05268271 A JP H05268271A JP 4062959 A JP4062959 A JP 4062959A JP 6295992 A JP6295992 A JP 6295992A JP H05268271 A JPH05268271 A JP H05268271A
Authority
JP
Japan
Prior art keywords
data
error
fifo memory
bit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4062959A
Other languages
English (en)
Inventor
秀雄 ▲高▼橋
Hideo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4062959A priority Critical patent/JPH05268271A/ja
Publication of JPH05268271A publication Critical patent/JPH05268271A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【目的】FIFOメモリにおけるオーバーラン・エラー
を少なくすることにある。 【構成】第1のFIFOメモリ1と、第2のFIFOメ
モリ2と、第1のFIFOメモリ1から出力されるエラ
ーデータのみを蓄積するエラーレジスタ11とを有す
る。これら第1,第2のFIFOメモリ1,2のデータ
はFIFOメモリ・データ更新信号9および第1のFI
FOメモリのエラーデータをエラーレジスタ11に書き
込むFIFOメモリ書き込み信号8により更新される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はFIFOメモリを内蔵し
た通信用LSIのエラー表示方式に関する。
【0002】
【従来の技術】従来、ISDNのレイヤ2のLAPD
(Dチャネル上・リンク・アクセス手順)やLAPB
(Bチャネル上・リンク・アクセス手順)で使用される
HDLC(ハイレベル・データ・リンク・コントロー
ル)機能のように、シリアル・データ通信を行なう通信
用LSIにおいては、送信あるいは受信するデータを蓄
えるFIFO(ファースト・イン・ファースト・アウ
ト)メモリが必要不可欠なものとなっている。このHD
LC機能は広く知られているように、送信あるいは受信
したシリアル・データの自動ゼロ挿入・除去、FCS
(フレーム・チェック・シーケンス)生成・検査やフラ
グ・アボード・無効フレームの検出等を行うものであ
る。特に、受信側ではこの中の自動ゼロ除去と、FCS
検査と、フラグ・アボート・無効フレームの検出との機
能を必要としている。これら受信側の検査・検出結果の
表示については、従来よりエラー表示方式が知られてい
る。
【0003】図5はかかる従来の一例を示すエラー表示
方式の構成図である。図5に示すように、従来のエラー
表示方式は受信データおよびフレームの検査・検出結果
データの蓄積を行う16バイト構成の第1のFIFOメ
モリ1と、フレームの最終の1バイトであることを表示
する1×16ビット構成の第2のFIFOメモリ2とを
備え、16バイトのFIFOメモリ1はデータ入力3か
ら1バイトのデータを入力する一方、1×16ビットの
FIFOメモリ2は最終バイト表示入力4から1ビット
のデータを入力する。これらの入力3および4はFIF
Oメモリ書き込み信号WR8によって各FIFOメモリ
に書き込まれる。また、第1のFIFOメモリ1に蓄積
したデータはデータ出力5から出力し、最終バイト表示
出力6はRXDEビット7を出力する。これらデータ出
力5と最終バイト表示出力6はFIFOメモリデータ更
新信号(RNXT)9によりそれぞれ出力データを更新
する。なお、第2のFIFOメモリ2における“1”は
高レベル、“0”は低レベルを表わす。
【0004】ここで、最終バイト表示入力4より入力さ
れたRXDEビット7が“0”の場合、同時にデータ入
力3より入力されたデータはそのHDLCのフレームの
受信データであり、RXDEビット7が“1”の場合、
そのHDLCのフレームの最終の1バイトである。最終
の1バイトの次の1バイトには検査・検出結果データを
蓄積し、それをエラーデータとする。このエラーデータ
はエラーでない場合にもその旨のデータを書き込んでい
る。
【0005】図6は図5における各種信号およびデータ
のタイミング図である。図6に示すように、ここでは図
5に示す回路のデータ読みだし時の動作を表わし、FI
FOメモリデータ更新信号(RNXT)9の立ち上がり
エッヂでデータ出力5の内容とRXDEビット7の内容
を更新する。すなわち、データ出力5の内容がデータ
(5)でRXDEビット7が“1”の時、次のRNXT
9の立ち上がりエッヂでエラーデータ(2)を出力す
る。
【0006】
【発明が解決しようとする課題】上述した従来のエラー
表示方式は、HDLCのフレームがエラーの場合または
エラーでない場合どちらも最終の1バイトの次の1バイ
トに検査・検出結果データ(以下、エラーデータと称
す)を挿入している。しかしながら、FIFOメモリが
満杯に近い場合にはそのエラーデータをマイクロ・プロ
セシング・ユニット(MPU)が読み込み、解釈・実行
している間に受信データをFIFOメモリ書き込み信号
WRにより第1のFIFOメモリと第2のFIFOメモ
リに次々に書き込む。このため、ついにはオーバーラン
・エラーを起こすという欠点がある。
【0007】本発明の目的は、かかるオーバーラン・エ
ラーを少なくするエラー表示方式を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明のエラー表示方式
は、1ワードをmビット(mは自然数)で構成し且つn
ワード(nは自然数)を有する第1のFIFOメモリ
と、1ワードをpビット(pは自然数)で構成し且つn
ワードを有する第2のFIFOメモリと、前記第1のF
IFOメモリから出力されるエラーデータのみを蓄積す
るエラーレジスタとを有し、前記第1および第2のFI
FOメモリのデータを更新するFIFOメモリ・データ
更新信号と前記第1のFIFOメモリのエラーデータを
前記エラーレジスタに書き込む書き込み信号を用いて構
成される。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の第1の実施例を示すエラー
表示方式の構成図である。図1に示すように、本実施例
は16バイト構成の第1のFIFOメモリ1と、1×1
6ビットのFIFOメモリ2とを有し、1バイトのデー
タ入力3および最終バイト表示入力4はFIFOメモリ
書き込み信号(WR)8の入力により各FIFOメモリ
に書き込まれ、ORゲートを介したFIFOメモリデー
タ更新信号(RNXT)9あるいはエラーデータ書き込
み信号(ERWR)10の入力により、1バイトのデー
タ出力5および最終バイト表示出力6を出力する。ま
た、7は最終バイト表示出力6のRXDEビットであ
る。更に、本実施例はエラーデータ書き込み信号(ER
WR)10により、第1のFIFOメモリ1からのエラ
ーデータを記憶するエラーレジスタ11を有し、ここか
らエラーデータ出力12が出力される。すなわち、16
バイトの第1のFIFOメモリ1はデータ入力3から1
バイトのデータを入力され、1×16ビットの第2のF
IFOメモリ2は最終バイト表示入力4から1ビットの
データを入力される。これらの入力信号はFIFOメモ
リ書き込み信号入力(WR)8によって各FIFOメモ
リに書き込まれる。また、FIFOメモリ1に蓄積した
データはデータ出力5から出力され、RXDEビット7
は最終バイト表示出力6から出力される。これらの出力
はFIFOメモリ・データ更新信号(RNXT)9の入
力によって第1および第2のFIFOメモリ1,2の出
力データをそれぞれ更新する。
【0010】まず、最終バイト表示入力4より入力され
たRXDEビット7が“0”の場合、同時にデータ入力
3から入力されたデータはそのHDLCのフレームの受
信データであり、RXDEビット7が“1”の場合、そ
のHDLCのフレームの最終の1バイトである。
【0011】一方、RXDEビット7が“1”の場合は
第1のFIFOメモリ1におけるフレームの最終の1バ
イトの次の1バイトの検査・検出結果データをエラーデ
ータとし、エラーデータ書き込み信号(ERWR)10
によりエラーレジスタ11に書き込む。このエラーデー
タはエラーがない場合にもその旨のデータを書き込み、
ノーエラーであることを示す。また、このエラーレジス
タ11に書き込んだエラーデータは次のフレームの最終
バイトをMPUが読み出すまでエラーデータ出力12を
保持する。
【0012】図2は図1における各種信号およびデータ
のタイミング図である。図2に示すように、かかるデー
タはデータ読み出し時の動作を表わし、FIFOメモリ
・データ更新信号(RNXT)9の立ち上がりエッヂで
データ出力5の内容とRXDEビット7の内容を更新す
る。例えば、データ出力5の内容がデータ(3)で且つ
RXDEBビット7が“1”の時は、RXDEビット7
の立ち下がりエッヂのタイミングでエラーデータ書き込
み信号(ERWR)10を入力し、今まで出力していた
エラーデータ(1)に代えてエラーデータ(2)を出力
する。また、ERWR10の立ち下がりエッヂでエラー
データ(2)を出力し、エラーレジスタ11にセットし
てエラーデータの更新を行なう。また、その後のORゲ
ートを介したRNXT9の立ち上がりエッヂでの次のフ
レームのデータ(1)を出力する。
【0013】図3は本発明の第2の実施例を示すエラー
表示方式の構成図である。図3に示すように、本実施例
は前述した第1の実施例と比較して図1の1×16ビッ
トのFIFOメモリ2を2×16ビットのFIFOメモ
リ16に更新したことにある。なお、13はERROR
ビット、14は最終バイト表示入力・エラー表示入力、
15は最終バイト表示出力・エラー表示出力である。こ
の最終バイト表示入力・エラー表示入力14より入力さ
れたRXDEビット7が“0”の場合、同時にデータ入
力3より入力されたデータはそのHDLCのフレームの
受信データである。また、RXDEビット7が“1”の
場合、ERRORビット13が“0”であれば、ノー・
エラー、つまりエラーが無い場合を示している。このエ
ラーが無い場合には、第1のFIFOメモリ1にはエラ
ーデータを書き込む必要がない。従って、第1のFIF
Oメモリ1を有効に利用することができる。更に、RX
DEビット7が“1”で且つERRORビット13が
“1”である場合は、フレーム内で何らかのエラーが発
生したことを示しているので、この場合には第1のFI
FOメモリ1においてRXDE7に“1”が立っている
ビットの次の位置にエラーデータを書き込む。また、エ
ラーレジスタ116(書き込まれたエラーデータは次の
フレームの最終バイトをMPUが読み出すまでエラーデ
ータ出力12を保持する。
【0014】図4は図3における各種信号およびデータ
のタイミング図である。図4に示すように、図3の回路
のデータ読み出し時の動作はまずFIFOメモリ・デー
タ更新信号(RNXT)9の立ち上がりエッヂでデータ
出力5の内容とRXDEビット7の内容を更新する。こ
のとき、データ出力5の内容がデータ(6)で、しかも
RXDEビット7が“1”で且つERRORビット13
が“1”の場合、RXDEビット7の立ち下がりエッヂ
のタイミングでエラーデータ書き込み信号(ERWR)
10を入力し、エラーデータ(2)を出力する。次に、
ERWR10の立ち下がりエッヂでエラーデータ(2)
をエラーレジスタ11にセットし、エラーデータの更新
を行なう。また、その後のRNXT9の立ち上がりエッ
ヂで次のフレームのデータ(1)を出力する。一方、E
RRORビット13が“0”の場合には、エラーレジス
タ11への書き込みは行なわない。なお、説明を簡単に
するためにFIFOメモリ1,2は16バイトのFIF
Oメモリとしたが、バイト数は幾つでもよく、また語長
も1バイトに限らない。
【0015】
【発明の効果】以上説明したように、本発明のエラー表
示方式は、エラーレジスタを設け、フレームの最終バイ
トデータの次の1バイトにエラーデータを書き込み保持
することにより、MPUによりHDLCのフレームのデ
ータを連続して読み出すことが可能になるので、オーバ
ーランの確率を少なくできるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すエラー表示方式の
構成図である。
【図2】図1における各種信号およびデータのタイミン
グ図である。
【図3】本発明の第2の実施例を示すエラー表示方式の
構成図である。
【図4】図3における各種信号およびデータのタイミン
グ図である。
【図5】従来の一例を示すエラー表示方式の構成図であ
る。
【図6】図5における各種信号およびデータのタイミン
グ図である。
【符号の説明】
1 第1のFIFOメモリ 2,16 第2のFIFOメモリ 3 データ入力 4 最終バイト表示入力 5 データ出力 6 最終バイト表示出力 7 RXDEビット 8 FIFOメモリ書き込み信号(WR) 9 FIFOメモリデータ更新信号(RNXT) 10 エラーデータ書き込み信号(ERWR) 11 エラーレジスタ 12 エラーデータ出力 13 エラービット 14 最終バイト表示入力・エラー表示入力 15 最終バイト表示出力・エラー表示出力
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // G06F 5/06 313 9189−5B

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 1ワードをmビット(mは自然数)で構
    成し且つnワード(nは自然数)を有する第1のFIF
    Oメモリと、1ワードをpビット(pは自然数)で構成
    し且つnワードを有する第2のFIFOメモリと、前記
    第1のFIFOメモリから出力されるエラーデータのみ
    を蓄積するエラーレジスタとを有し、前記第1および第
    2のFIFOメモリのデータを更新するFIFOメモリ
    ・データ更新信号と前記第1のFIFOメモリのエラー
    データを前記エラーレジスタに書き込む書き込み信号を
    用いることを特徴とするエラー表示方式。
  2. 【請求項2】 前記第2のFIFOメモリは、最終バイ
    ト表示入力およびエラー表示入力を記憶する請求項1記
    載のエラー表示方式。
JP4062959A 1992-03-19 1992-03-19 エラー表示方式 Withdrawn JPH05268271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4062959A JPH05268271A (ja) 1992-03-19 1992-03-19 エラー表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4062959A JPH05268271A (ja) 1992-03-19 1992-03-19 エラー表示方式

Publications (1)

Publication Number Publication Date
JPH05268271A true JPH05268271A (ja) 1993-10-15

Family

ID=13215372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4062959A Withdrawn JPH05268271A (ja) 1992-03-19 1992-03-19 エラー表示方式

Country Status (1)

Country Link
JP (1) JPH05268271A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249257A (ja) * 1995-03-15 1996-09-27 Nec Corp シリアルデータ受信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249257A (ja) * 1995-03-15 1996-09-27 Nec Corp シリアルデータ受信装置

Similar Documents

Publication Publication Date Title
JP2958368B2 (ja) 読取り―変更―書込み動作を行なう方法及び装置
US6802036B2 (en) High-speed first-in-first-out buffer
JPH05268271A (ja) エラー表示方式
EP0437207A2 (en) Information processing system
JPS6211736B2 (ja)
US5590279A (en) Memory data copying apparatus
US6038692A (en) Error correcting memory system
EP1096369A2 (en) A counter readout control apparatus and control method therefor
JPH04162856A (ja) エラー表示方式
JPH09185882A (ja) 入出力データの大きさを異にする先入れ先出しメモリ装置及びその方法
JP2580877B2 (ja) データフロー計算機のライトモジュール
US6260112B1 (en) Register memory linking
JP2538095B2 (ja) 同期保護回路
JP3114177B2 (ja) エラー訂正回路
JPH1040165A (ja) データ読み出し方法およびリードバッファ
JPH04353922A (ja) データ変換方法
KR20010075263A (ko) 버퍼메모리 기입 및 판독 방법과 장치
JPS5936359B2 (ja) デ−タバツフア装置
JP2002050172A (ja) Fifo制御回路
KR930001921B1 (ko) 사이클릭 리던던시 코드 체크회로
JPH07131485A (ja) データパケットバッファメモリ
JPH0748309B2 (ja) 記号列照合メモリおよびそのカスケード接続方式
JPH06332702A (ja) 状態レジスタ構成方式
JPH0137019B2 (ja)
JPH05298179A (ja) メモリ制御システム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608