KR20010075263A - 버퍼메모리 기입 및 판독 방법과 장치 - Google Patents

Abstract

본 발명은 버퍼메모리 기입 및 판독방법에 관계한다. 상기의 버퍼메모리는 데이타 기입을 위한 입력부 및 판독을 위한 출력부를 구비한다. 제1 어드레스 장치의 출력부는 기입로서 버퍼메모리의 메모리셀을 어드레스하고 제2 어드레스 장치의 출력부는 판독 포인터로서 버퍼메모리의 메모리셀을 어드레스한다. 제1 어드레스 장치와 제2 어드레스 장치는 기록데이타의 워드크기 및 판독데이타의 워드크기를 각각 서로 독립적으로 조정하는 방식으로 다수의 입력신호에 의해 제어된다.

Description

버퍼메모리 기입 및 판독 방법과 장치{METHOD AND DEVICE FOR WRITING AND READING A BUFFER MEMORY}

2BlQ 라인코드에 수용되는 ISDN 프레임 구조(통합서비스 디지탈네트워크)의 데이타를 프레이밍(프레임처리) 혹은 디프레이밍(탈프레임 처리)함에 있어서, 2-비트구조의 FIFO 메모리가 적합하다. 그러나 이것은 대부분의 마이크로컨트롤러가 8비트 워드크기로 조작되므로 2비트 워드크기로 데이타 처리할 경우 복잡한 시프팅 조작이 필요하다는 문제가 있다. 따라서, ISDN 프레임 처리를 위한 프로그램의 코드 역시 크기가 증가하게 된다.

따라서, 본 발명은 광범위한 워드크기의 데이타를 처리함에 있어서 적합한 버퍼메모리 기입 및 판독방법과 장치를 구현하는 것을 목적으로 한다.

본 발명은 청구항 1 및 4에서의 버퍼메모리 기입 및 판독을 위한 방법과 장치에 관계한다.

마이크로컨트롤러의 제어 하에서의 프레이머/디프레이머 응용분야에서, FIFO 메모리(선입선출 메모리)를 버퍼메모리로 사용한다. FIFO 메모리는 Tietze/Schenk ("Halbleiterschaltungs-technik" [반도체회로], 9th ed. 1990)의 11.2.3 단원에 설명되어 있다.

도 1은 본 발명에 따른 버퍼메모리의 한 구체예의 블럭다이어그램을 도시하고,

도 2는 IOM/PCM 프레임의 프레임구조 및 이 프레임구조를 형성하기 위해 필요한 마이크로컨트롤러의 프로그램 명령을 도시한다.

상기와 같은 본 발명의 목적은 청구항1의 특징부를 갖는 방법 및 청구항4의 특징부를 갖는 장치에 의해 달성된다. 바람직한 본 발명의 방법과 장치에 대한 구체적인 장점은 각 종속항에서 개시된 바와 같다.

본 발명은 버퍼메모리 판독 및 기입방법에 관계하며, 이 버퍼메모리는 데이타 판독 대상의 입력부 및 기입 대상의 출력부, 기입 포인터 같이 기입 대상이 될 버퍼메모리의 메모리셀을 어드레싱할 제1 어드레스 장치의 출력부, 또한 판독 포인터 같이 판독 대상이 될 버퍼메모리의 메모리셀을 어드레싱할 제2 어드레스의 출력부을 구비하며, 상기의 제1 및 2 어드레싱 장치는 기입 데이타의 워드크기 및 판독 데이타의 워드크기가 각각 독립적으로 설정되는 방식에 따라 복수의 입력신호에 의해 제어된다.

따라서, 기입 데이타와 판독 데이타의 워드크기를 설정할 수 있는 바람직한 장점을 갖는다. 구체적으로 프레이머/디프레이머 응용에 있어서, 이 방법은 마이크로컨트롤러의 시프팅조작을 경감하고 데이타의 디프레이밍/프레이밍을 위한 프로그램(프레이머/디프레이머)의 크기를 감소시키기에 적합하다.

기입 포인터 및 판독 포인터는 바람직하게는 이 두 포인터의 차이를 계산 및 신호발생할 제1 장치에 공급한다. 이것은 버퍼메모리의 "충전레벨"에서 항시 정보를 제공한다.

바람직한 본 발명의 방법에 있어서, 제2 장치는 적절한 신호발생과 함께 버퍼메모리의 어드레스를 저장 및 판독 포인터가 저장된 어드레스와 동일한 경우 신호를 출력할 목적으로 제공된다. 프레이머/디프레이머 응용에서, 이것은 프레임 개시가 버퍼메모리에 저장되는 어드레스를 저장함으로써 데이타 프레임의 개시를 표시할 수 있어 유리하다. 판독 포인터가 프레임 개시에서 지적될 경우 해당신호를 마이크로컨트롤러 등으로 평가할 수 있다.

본 발명은 또한 제1 어드레스 장치 및 제2 어드레스 장치를 갖춘 버퍼메모리 기입 및 판독장치에 관계하며 이 제1 어드레스 장치는 기입 대상이 될 버퍼메모리의 메모리셀을 어드레스하고 제2 어드레스 장치는 판독 대상이 될 버퍼메모리의 메모리셀을 어드레스하는 것으로써 각각 쓰거나 읽을 데이타의 워드크기를 설정할 제어입력부를 갖는다.

제1 및 2 어드레싱 장치는 바람직하게는 계수기 형태로 설계되며 계수값의 증가분은 제어입력부에 의해 정해진다. 또한 제1 장치는 기입 포인터와 판독 포인터를 구비하고 또한 데이타 프레임구조의 프레임 개시를 신호할 제어입력부 및 기입 포인터와 판독 포인터간의 차이를 신호할 출력부를 갖는다.

또다른 바람직한 특징으로서, 제2 장치는 기입 포인터를 구비하고 또한 기입 포인터를 저장하기 위한 제어입력부 및 판독 포인터와 저장된 기입 포인터의 동일한 상태를 가리키는 출력부를 갖는다.

본 발명의 방법은 바람직하게 ISDN 데이타의 수신기에서 사용되며 수신기 내의 ISDN 데이타는 IOM/PCM 프레임 포맷으로 변환된다.

본 발명의 장점과 응용가능성은 다음의 실시구현예에서 첨부 도면과 함께 더 상세히 설명한다;

도 2에서, 2개의 IOM/PCM 프레임(1) 및 (2)를 도시한다. 각 IOM/PCM 프레임은 여기서 각각 9개의 부호 즉 (Q1) 내지 (Q9)와 (Q10) 내지 (Q19)로 표시된다.

상기 부호는 수신된 2BIQ-ISDN 데이타에 대응한다. 2B1Q은 여기서 2비트가 4중부호로 코드화됨을 표시한다. 이 코드화는 대체로 ISDN 전송되는 경우이다.

ISDN 데이타는 직렬형으로 수신되어 추후처리를 거쳐 IOM/PCM 프레임포맷으로 재포맷되어야 한다. 따라서, 수신된 ISDN 데이타는 버퍼메모리에 버퍼저장되고 또한 형성될 프레임구조에 상응하는 형태로 데이타를 재포맷할 마이크로컨트롤러 혹은 프로세서에 의해 판독된다.

IOM/PCM 프레임은 18비트이다. 따라서 버퍼메모리를 판독 위해서는 통상의 8비트 마이크로컨트롤러가 3바이트씩 판독 위한 3개의 판독명령을 내려야 하고, 따라서 판독명령에 따라 버퍼메모리에서 판독되는 3바이트 중 최종 바이트에서 IOM/PCM 프레임(1)을 형성하려면 시프팅 조작을 통해 IOM/PCM 프레임(1)의 2비트 혹은 부호(Q9)를 추출해야만 한다. 따라서, 복잡한 시프팅 조작방법이 사용되는 것이 일반적이다.

버퍼메모리에 저장된 데이타를 바이트 순서(BRead: 바이트 판독) 및 부호 순서(QREad: 4중 판독, 즉 1개의 4중부호에 해당하는 2비트를 읽는 것)로 읽을 수 있도록 하는 본 발명의 방법에 의하여, 마이크로컨트롤러는 IOM/PCM 프레임의 마지막 2비트 혹은 마지막 부호(Q9)를 버퍼메모리로부터 직접 읽을 수 있고 따라서, 시프팅 조작을 필요로 하지 않는다.

도 1의 블록 다이어그램은 제1 워드크기의 입력 데이타(10)가 기록되고 제2 워드크기의 출력 데이타(11)가 판독되는 FIFO 메모리(12)를 도시한다.

FIFO 메모리의 제1 어드레스 장치로 사용되는 제1 카운터(15)는 카운터 판독을 통해 FIFO 메모리(12)를 어드레스 하기 위한 기입 포인터(20)를 출력신호로 발생한다. 제1 카운터의 제1 입력신호(13)(QWrite) 및 제2 입력신호(14)(QRead)가 카운터 증가분을 설정한다. 1 바이트를 저장할 경우 8-비트 구성의 FIFO 메모리(12)에서 카운터 증가분이 예컨대 1이면 2-비트 구성의 FIFO 메모리(12)는 4가 된다. 따라서, FIFO 메모리(12) 내에 기록된 데이타의 워드크기를 설정할 수 있다.

ISDN-2BIQ 데이타의 경우, 2비트 구성의 FIFO 메모리가 적절하다. 이 경우, 제1 카운터(15)의 제2 입력신호(14)는 카운터 증가분을 1바이트에 해당하는 4로 설정하고, 제1 입력신호(13)의 경우 2비트에 해당하는 1로 설정하게 된다.

마찬가지로, 이 장치는 FIFO 메모리의 제2 어드레스 장치로 사용되는 제2 카운터(22)를 구비한다. 제2 카운터(22)의 출력신호는 판독 포인터(21) 역할을 한다. 제1 카운터(15)와 유사한 방식으로, 카운터 증가분은 예컨대, 마이크로컨트롤러를 이용하여 제1 입력신호(24)(QRead) 및 제2 입력신호(23)(BRead)에 의해 설정될 수 있다. 이 경우의 제1 입력신호(24)는 카운터 증가분을 1로 설정하며 따라서 2-비트 데이타가 판독된다. 제2 입력신호(23)는 1바이트를 4로 판독하도록 카운터 증가분을 설정한다.

제1 장치(16)는 프레임 표시자(marker)로 제공된다. 프레임 표시자(16)는 프레임 개시를 표시 및 신호화한다. 예를 들어, 프로세서는 프레임 표시자 신호(17) 방식으로 데이타의 프레임 개시를 신호한다. 이것은 프레임 표시자(16)가 현재의 기입 포인터(20)를 저장하는 효과가 있다. 판독 포인터가 저장된 기입 포인터와 동일한 값을 갖자마자 프레임 표시자(16)는 표시자 제거기 역할을 하는 제2 장치(19)에 신호를 전송한다. 표시자 제거기(19)는 소위 프레임 플랙 이라고 하는 제1 신호(25)를 출력한다. 프레임 플랙(25)은 프레임 개시가 FIFO 메모리(12)에서 판독됨을 가리킨다. 미분신호(18)에 따라,프로세서는 예컨대 차이값을 계산 및 신호화 하는 방식으로 표시자 제거기(19)를 제어한다. 이 목적을 위해, 판독 포인터는 표시자 제거기(19) 내의 기입 포인터에서 감산되고 그 결과값이 제2 신호(26) 즉, 기입/판독 차이값으로 출력된다.

본 발명의 버퍼메모리 기입 및 판독방법 및 장치를 이용하여 제2 신호 혹은 기입/판독 차이값을 계산하면 FIFO 메모리에 현재 남아있는 빈 메모리영역 크기를 확인할 수 있게 된다.

Claims (8)

1. 버퍼메모리(12)가 데이타 기입 입력부(10) 및 데이타 판독 출력부(11)를 구비하고,

   제1 어드레스 장치(15)의 출력부가 기입 포인터(20)로서 기입될 버퍼메모리(12)의 메모리셀을 어드레스하고,

   제2 어드레스 장치(15)의 출력부가 판독 포인터(21)로서 판독될 버퍼메모리(12)의 메모리셀을 어드레스하고,

   제1 어드레스 장치(15) 및 제2 어드레스 장치(32)는 기입 데이타(10)의 워드크기 및 판독 데이타(11)의 워드크기가 서로 독립적으로 설정되는 방식으로 복수의 입력신호(13,14,23,24)에 의하여 제어되는 것을 특징으로 하는 버퍼메모리 판독 및 기입방법.
2. 제1항에 있어서,

   기입 포인터(20) 및 판독 포인터(31)는 기입 포인터(20) 및 판독 포인터(21) 간의 차이를 계산 및 신호화할 제1 장치(19)에 제공되는 것을 특징으로 하는 방법.
3. 제1항 또는 2항에 있어서,

   적절한 신호(17)가 있으면 버퍼메모리(12)의 어드레스를 저장하고, 판독 포인터(21)가 저장 어드레스와 동일한 경우 신호를 출력하기 위한 제2 장치(16)가 제공되는 것을 특징으로 하는 방법.
4. 제1 어드레스 장치(15) 및 제2 어드레스 장치(22)를 구비하는 버퍼메모리(12) 기입 및 판독 장치로서,

   제1 어드레스 장치(15)는 기입될 버퍼메모리(12)의 메모리셀을 어드레스하고,

   제2 어드레스 장치(15)는 판독될 버퍼메모리(12)의 메모리셀을 어드레스하고,

   제1 및 제2 어드레스 장치는 각각 기입 혹은 판독될 데이타의 워드크기를 설정하기 위한 제어입력부를 갖춘 것을 특징으로 하는 장치.
5. 제4항에 있어서,

   제1 어드레스 장치(15) 및 제2 어드레스 장치(22)는 카운터 증가분이 제어입력부에 의해 설정되는 카운터 형태로 설계되는 것을 특징으로 하는 장치.
6. 제4항 또는 5항에 있어서,

   기입 포인터(20) 및 판독 포인터(31)가 제공되고 또한 데이타 프레임구조의 프레임 개시를 신호화할 제어입력부 및 기입 포인터와 판독 포인터간의 차이를 신호화할 출력부를 갖춘 제1 장치(16)가 설치된 것을 특징으로 하는 장치.
7. 제4항, 5항 또는 6항에 있어서,

   기입 포인터(20)가 제공되고 또한 기입 포인터를 저장할 제어입력부 및 판독포인터와 저장된 기입 포인터의 동등한 상태를 신호화할 출력부를 갖춘 제2 장치(19)가 설치된 것을 특징으로 하는 장치.
8. ISDN 데이타의 수신기에 제1항 내지 3항 중 어느 한 항에 따른 방법을 이용하여 수신기 내의 ISDN 데이타를 IOM/PCM 프레임 포맷으로 변환시키는 것을 특징으로 하는 변환방법.