CN1319202A - 用于对缓冲存储器进行写入和读出的方法和装置 - Google Patents

用于对缓冲存储器进行写入和读出的方法和装置 Download PDF

Info

Publication number
CN1319202A
CN1319202A CN00801504A CN00801504A CN1319202A CN 1319202 A CN1319202 A CN 1319202A CN 00801504 A CN00801504 A CN 00801504A CN 00801504 A CN00801504 A CN 00801504A CN 1319202 A CN1319202 A CN 1319202A
Authority
CN
China
Prior art keywords
indication
selected cell
data
memory buffer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00801504A
Other languages
English (en)
Other versions
CN1159646C (zh
Inventor
彼得·霍贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1319202A publication Critical patent/CN1319202A/zh
Application granted granted Critical
Publication of CN1159646C publication Critical patent/CN1159646C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种用于对缓冲存储器进行写入和读出的方法,其中缓冲存储器具有一个用于写入数据的输入端和一个用于读出数据的输出端,其中作为写入指示的第一寻址单元的输出对缓冲存储器的一个有待写入的存储单元进行寻址并且作为读出指示的第二寻址单元的输出对缓冲存储器的一有待读出的存储单元进行寻址,其中利用多个输入信号对第一寻址单元和第二寻址单元进行控制,从而可相互不受影响地实现对写入数据的字宽和读出数据的字宽的调整。

Description

用于对缓冲存储器进行写入和读出的方法和装置
本发明涉及一种用于对缓冲存储器进行写入和读出的方法和装置。
在应用微控制器控制进行成帧/去帧操作时，采用先进先出(FIFO)存储器作为缓冲存储器。在蒂策/申克所著的“半导体电路技术”，第九版，1990年，第11.2.3章(Tietze/Schenk“Halbleiter Schaltungstechnik”,9.Auflage,1990,in Kapitel 11.2.3)中对FIFO(先进先出)存储器做了说明。
2位结构的FIFO存储器适用于对接收到的2B1Q-线路码形式的ISDN(综合业务数字网)帧结构的数据进行去帧和成帧。但其不足之处在于，绝大部分的微控制器都用8位字宽工作，并为了对字宽为2位的数据进行处理就需要应用昂贵的移位操作。因此，为对接收到的ISDN帧进行处理势必增多一个程序的程序码。
本发明的目的在于提出一种用于对缓冲存储器进行写入和读出的方法和装置，其中所述方法和装置适用于对不同字宽的数据进行处理。
该目的的解决方案如下：一种用于对缓冲存储器进行写入和读出的方法，其中缓冲存储器具有一个用于写入数据的输入端和一个用于读出数据的输出端，作为写入指示的第一寻址单元的输出对缓冲存储器的一个有待写入的存储单元进行寻址，并且作为读出指示的第二寻址单元的输出对缓冲存储器的一有待读出的存储单元进行寻址，并且利用多个输入信号对第一寻址单元和第二寻址单元进行控制，从而相互不受影响地实现对写入数据的字宽和读出数据的字宽的调整。
这种方法的优点是，不管写入数据和读出数据具有哪种字宽都可以进行调整。这种方法正好适用于成帧/去帧操作，从而使微控制器可以摆脱移位操作并可以减小用于对数据成帧/去帧的程序的规模。
宜将写入指示和读出指示馈送给第一单元，该第一单元计算出写入指示和读出指示的差并发出信号。因而，可以随时了解到缓冲存储器的“存储容量”的信息。
根据本发明方法的一优选实施例，备有一第二单元，当读出指示与存储的地址相同时，该第二单元根据相应的信号对缓冲存储器的地址进行存储。因此可以实现的优点是，在成帧/去帧操作时通过对地址的存储对数据帧的开始加以标志，在所述地址上帧的开始被存储在缓冲存储器中。当读出指示指向帧的开始时，可以由微控制器对相应的信号进行判定。
该目的的另一解决方案在于：一种用于对缓冲存储器写入和读出的装置，具有一第一寻址单元和一第二寻址单元，其中第一寻址单元对一有待写入的缓冲存储器的存储单元进行寻址，第二寻址单元对一有待读出的缓冲存储器的存储单元进行寻址，并且第一和第二寻址单元分别具有用于调整有待写入或有待读出的数据的字宽的控制输入。
第一和第二寻址单元宜为计数器结构，由控制输入对计数器的计数步距进行调整。另外备有一第一单元，写入指示和读出指示被馈送给该单元并且该单元具有一用于对数据帧结构的帧开始加以标志的控制输入和一用于对写入指示和读出指示的差加以标志的输出。
根据本发明装置的另一特别优选的设计，该装置备有一第二单元，写入指示被馈送给该单元并且该单元具有用于存储写入指示的控制输入和一用于通告读出指示与存储的写入指示相同容量的输出。
该方法宜应用于一ISDN-数据接收机，其中在接收机中ISDN-数据被转换成IOM/PCM(输入输出复用/脉码调制)-帧格式。
下面将对照实施例并结合附图对本发明的进一步的优点和应用加以说明。图中示出：
图1为本发明的缓冲存储器的实施方式的方框图，和
图2为IOM/PCM-帧的帧结构和用于产生帧结构必要的微控制器的程序指令。
图2中示出两个IOM/PCM帧1和2。每个IOM/PCM帧具有九个符号Q1至Q9或Q10或Q19。
符号与接收的2B1Q-ISDN-数据相符。其中2B1Q意味着，用一四元符对2位编码。该编码通常应用于ISDN的传输。
ISDN-数据被串行接收并且为继续处理必须转换成IOM/PCM-帧格式。为此接收的ISDN-数据被暂存在一缓冲存储器中，并且该数据由一个对数据进行转换的微控制器或处理器根据有待产生的帧结构读出。
IOM/PCM帧总共具有18位。通常的8位微控制器在对缓冲存储器进行读取时为读出3个字节需要三个读出指令并且为产生IOM/PCM帧1在三个用读出指令由缓冲存储器中读出的字节的最后字节中必须通过一移位操作提取出IOM/PCM-帧的二位或符号Q9。此点通常是应用昂贵的移位操作实现的。
本发明的方法可以实现按字节(BRead：字节读出)和按符号(QRead：四元符读出，即二位等于一个四元符)对存储在缓冲存储器中的数据的读出，采用该方法，8位微控制器可以直接由缓冲存储器中读出IOM/PCM-帧的最后二位或最后符号Q9，因此不需要进行移位操作。
图1中的方框图示出一FIFO-存储器12，具有第一字宽的输入数据10被写入该存储器中并且读出具有第二字宽的输出数据11。
作为FIFO-存储器的第一寻址单元采用的第一计数器15通过其计数作为输出信号产生一用于对FIFO-存储器12寻址的写入指示20。写入指示20具有一用于对FIFO-存储器12寻址的相应的字宽。第一计数器的一第一输入信号13(Q写入)和一第二输入信号14(Q读出)对计数步距进行调整。当要对一个字节进行存储时，计数步距例如在一8位结构的FIFO-存储器12中为1，在一2位结构的FIFO-存储器12中为4。因此可以对写入FIFO-存储器中的数据的字宽进行调整。
2位结构的FIFO存储器适用于ISDN-2B1Q-数据。在此情况时最好第一计数器15的第二输入信号14将计数步距调整到与一个字节相符的4和一计数器15的第一输入信号13将计数步距调整到与2位相符的1。
本装置同时还具有一第二计数器22，该计数器作为FIFO-存储器的第二寻址单元。第二计数器22的输出信号作为读出指示21。与第一计数器15相同，例如由一微控制器利用一第一输入信号(Q读出)24和一第二输入信号23(B读出)进行调整。第一输入信号24将计数步距调整到1，从而可以读出2位数据。第二输入信号23将计数步距调整到4，从而可以读出一个字节。
另外备有一个第一单元16，该单元被称作帧标志器。帧标志器16用于对帧开始加标志并发出帧开始信号。为此，例如处理器利用帧标志信号17发出数据帧开始的信号。此点促使帧标志器16对实时的写入指示20进行存储。一旦读出指示具有与存储的写入指示相同的值时，帧标志器16向第二单元19发出一个信号，该第二单元被称作标志减法器。标志减法器19然后输出一个信号25，即所谓的帧标记。帧标记25将通告，正好由FIFO-存储器12中读出帧。标志减法器19还用于通告写入指示20和读出指示21之间的差。例如处理器利用差信号18对标志减法器19进行控制，从而计算出差并发出信号。为此，在标志-减法器19中对读出指示与写入指示相减，并且输出作为第二信号26的相减的结果，该结果也被称作写入/读出差。因而，可以通过对第二个信号26或写入/读出-差的分析确定出FIFO-存储器12尚余有多少空的存储空间。

Claims (8)

1．一种用于对缓冲存储器进行写入和读出的方法，其中：
-缓冲存储器(12)具有一个用于写入数据的输入(10)和一个用于读出数据的输出(11)，作为写入指示(20)的第一寻址单元(15)的输出对缓冲存储器(12)的一个有待写入的存储单元进行寻址，
-作为读出指示(21)的第二寻址单元(22)的输出对缓冲存储器(12)的一有待读出的存储单元进行寻址，
-利用多个输入信号(13、14、23、24)对第一寻址单元(15)和第二寻址单元(22)进行控制，从而可以相互不受影响地对写入数据(10)的字宽和读出数据(11)的字宽进行调整。
2．按照权利要求1所述的方法，其特征在于，写入指示(20)和读出指示(21)被输送给第一单元(19)，该单元对写入指示(20)与读出指示(21)的差进行计算并发出信号。
3．按照权利要求1或2所述的方法，其特征在于，备有一第二单元(16)，该单元根据相应的信号(17)对一缓冲存储器的地址(12)进行存储，并且当读出指示(21)与存储的地址相同时，输出一个信号。
4．一种用于对缓冲存储器(12)写入和读出的装置，具有
-一第一寻址单元(15)
-一第二寻址单元(22)，其中
-第一寻址单元(15)对一有待写入的缓冲存储器(12)的存储单元进行寻址，
-第二寻址单元(22)对一有待读出的缓冲存储器(12)的存储单元进行寻址，和
-第一和第二寻址单元分别具有用于调整有待写入或有待读出的数据的字宽的控制输入。
5．按照权利要求4所述的装置，其特征在于，第一寻址单元(15)和第二寻址单元(22)为计数器，通过控制输入对其计数步距进行调整。
6．按照权利要求4或5所述的装置，其特征在于，备有一个第一单元(16)，写入指示(20)和读出指示(21)被输送给该单元，并且该单元具有一个用于对数据帧结构的帧开始加以标志的控制输入和一个用于通告写入指示和读出指示的差的输出。
7．按照权利要求4、5或6的装置，其特征在于，备有一第二单元(19)，写入指示(20)被馈送给该单元，并且该单元具有一用于存储写入指示的控制输入和一用于通告表示读出指示和存储的写入指示的状况相同的输出。
8．用于在ISDN-数据接收机中应用按照权利要求1至3中任一项所述的方法的方法，其特征在于，在接收机中ISDN-数据被转换成IOM/PCM帧格式。
CNB00801504XA 1999-07-28 2000-07-28 用于对缓冲存储器进行写入和读出的方法和装置 Expired - Fee Related CN1159646C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19935499 1999-07-28
DE19935499.5 1999-07-28

Publications (2)

Publication Number Publication Date
CN1319202A true CN1319202A (zh) 2001-10-24
CN1159646C CN1159646C (zh) 2004-07-28

Family

ID=7916389

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00801504XA Expired - Fee Related CN1159646C (zh) 1999-07-28 2000-07-28 用于对缓冲存储器进行写入和读出的方法和装置

Country Status (7)

Country Link
EP (1) EP1116098B1 (zh)
JP (1) JP2003506813A (zh)
KR (1) KR20010075263A (zh)
CN (1) CN1159646C (zh)
AT (1) ATE239936T1 (zh)
DE (1) DE50002059D1 (zh)
WO (1) WO2001009710A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189199B2 (en) 2012-12-06 2015-11-17 Nvidia Corporation Folded FIFO memory generator
CN110162489A (zh) * 2018-02-14 2019-08-23 爱思开海力士有限公司 存储器控制器及该存储器控制器的操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294482C (zh) * 2004-06-08 2007-01-10 大唐微电子技术有限公司 支持16位和32位字宽存储器的启动方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299264A3 (en) * 1987-07-15 1991-03-20 Advanced Micro Devices, Inc. A byte queing/dequeuing apparatus for handling variable-length data words/instructions in a single clock cycle
GB2291230B (en) * 1992-10-15 1996-10-16 Fujitsu Ltd Fifo memory devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189199B2 (en) 2012-12-06 2015-11-17 Nvidia Corporation Folded FIFO memory generator
CN110162489A (zh) * 2018-02-14 2019-08-23 爱思开海力士有限公司 存储器控制器及该存储器控制器的操作方法
CN110162489B (zh) * 2018-02-14 2023-06-27 爱思开海力士有限公司 存储器控制器及该存储器控制器的操作方法

Also Published As

Publication number Publication date
JP2003506813A (ja) 2003-02-18
EP1116098A1 (de) 2001-07-18
EP1116098B1 (de) 2003-05-07
CN1159646C (zh) 2004-07-28
WO2001009710A1 (de) 2001-02-08
KR20010075263A (ko) 2001-08-09
ATE239936T1 (de) 2003-05-15
DE50002059D1 (de) 2003-06-12

Similar Documents

Publication Publication Date Title
JP3307579B2 (ja) データ記憶システム
CN1552028B (zh) 片上系统和其分布式直接存储器访问的方法和控制系统
CN100563111C (zh) 数据编码装置、数据编码方法
CN101331445A (zh) 使用串行外设接口进行多通道数据传输的数据结构及电路
CN1384938A (zh) 链接表直接存储器存取控制器描述符的结构
CN107562666B (zh) 基于spi总线的设备间通信的方法、系统及相关装置
CN111818060B (zh) 一种支持混合及离散数据传输的通讯协议、方法及系统
EP2375416A1 (en) Method and device for recording media
CN101308450A (zh) Fifo控制电路及控制方法
CA2741183A1 (en) Method and apparatus for compressing and decompressing data records
CN1159646C (zh) 用于对缓冲存储器进行写入和读出的方法和装置
CN111045349A (zh) 一种遥测采编器的动态编帧方法
US6212199B1 (en) Apparatus and method for interpretation and translation of serial digital audio transmission formats
CN112395828A (zh) 点阵字库信息的记录方法以及点阵字符的生成方法
CN102193787A (zh) 一种序列化和反序列化的方法、装置及系统
CN1293479C (zh) 异步先进先出方式缓存数据时空信号或满信号的生成方法
JP2001298494A (ja) データ・リンクとのインターフェースを制御するコントローラと方法
US20020066000A1 (en) Transporting data transmission units of different sizes using segments of fixed sizes
JPH09505680A (ja) メモリを制御する方法およびデバイス
CN110825658B (zh) 闪存控制器及方法
US20030212875A1 (en) Packet buffer memory with integrated allocation/de-allocation circuit
CN1141006C (zh) 具有一比特分辨率的交换机
US6584105B1 (en) Scheduling apparatus, scheduling method and communication control apparatus
CN1984351B (zh) 交换处理编码的位片到字节的转换装置及其方法
CN111597239B (zh) 数据对齐的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES WIRELESS COMMUNICATION SOLUT

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20110331

Owner name: LINGTE DEUTSCHLAND GMBH

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES WIRELESS COMMUNICATION SOLUTIONS CO., LTD.

Effective date: 20110331

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20110331

Address after: German Neubiberg

Patentee after: Lantiq Deutschland GmbH

Address before: German Neubiberg

Patentee before: Infineon Technologies Wireless Solutions Ltd.

Effective date of registration: 20110331

Address after: German Neubiberg

Patentee after: Infineon Technologies Wireless Solutions Ltd.

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180504

Address after: German Neubiberg

Patentee after: LANTIQ BETEILIGUNGS GmbH & Co.KG

Address before: German Neubiberg

Patentee before: Lantiq Deutschland GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040728

Termination date: 20180728

CF01 Termination of patent right due to non-payment of annual fee