CN1984351B - 交换处理编码的位片到字节的转换装置及其方法 - Google Patents

Abstract

本发明提供一种交换处理编码的位片到字节的转换装置及其方法，所述转换装置包括：BitSlice模式S-code行列计数器；存储器；输入数据选择单元，接收S-code时隙信号，根据S-code时隙信号提取BitSlice模式输入数据流中的S-code信息，存储于存储器中；Byte模式S-code行列计数器；S-code处理单元，接收Byte指示的S-code读时隙信号，并根据该读时隙信号提取S-code信息并输出；输出数据选择单元，接收Byte模式下插S-code指示信号、所述输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式的数据流。本发明方案实现了BitSlice模式转换到Byte模式的S-code编码方法，节省大量资源，便于在交叉芯片集成硬件自动倒换功能实现时提高容量，降低了芯片的成本。

Description

交换处理编码的位片到字节的转换装置及其方法

技术领域

本发明属于通讯芯片技术领域，特别涉及交换处理编码的装置和方法。

背景技术

通讯芯片在交换处理前对某些符合自动保护倒换条件的告警进行交换处理编码(Switching code，简称“S-code”，指数据流中的特殊字节的编码)。按照交换处理的编码方式可分为位片(BitSlice)和字节(Byte)两种编码方式。BitSlice又分为半字节(4Bit)、四分之一字节(2Bit)、单比特(1Bit)四种模式。目前还不能做到BitSlice和Byte两种编码方式的兼容。通讯芯片的自动保护倒换功能除了支持字节Byte还支持BitSlice模式下的半字节(4BitSlice)、四分之一字节(2BitSlice)、单比特(1BitSlice)。

BitSlice模式下插入S-code和Byte模式下插入S-code，在专用集成电路(ASIC)内部的位置都一样，而且都在数据交换之前。其不同之处在于，BitSlice模式下把S-code的4个Bit分别插入4个开销字节中，S-code的编码方式为4个Bit，如图1所示，在BitSlice模式下，S-code的编码需要放在任意4个开销字节中，比如第一、第二、第三、第四开销字节中。每个开销字节有8Bit，其中MSB是指最高位，LSB是指最低位；而在Byte模式下则是将S-code的4Bit分别插入1个开销字节的高4Bit和低4Bit，交叉芯片可以根据这信息来进行自动保护倒换。

在随机存取内存(RAM)或寄存器阵列(REG)方面，支持BitSlice模式下的S-code插入比Byte模式下S-code插入多了3个字节开销的地址位，一共24Bit。

从上述现有技术的实现方案中可以看出，对于N路业务，在BitSlice模式下，S-code下插每路都需要32bit寄存器资源，而且N路需要的RAM或者REG大小一样。因此在BitSlice模式下如果不进行S-code处理就会占用大量RAM或者REG，而RAM或者REG阵列的大量使用会带来三个问题：一是使得现有方法能实现的BitSlice模式下的S-code下插容量有限；二是使实现某一规格的BitSlice模式下的S-code下插容量的成本增加；三是使BitSlice模式下的S-code下插与交叉芯片很难集成。

发明内容

本发明的目的在于提供一种交换处理编码(S-code)的位片(BitSlice)到字节(Byte)的转换装置及其方法。

为达上述目的，本发明采用如下技术方案：

一种交换处理编码的位片到字节的转换装置，包括：

BitSlice模式S-code行列计数器，用于产生S-code时隙信号；

存储器，用于存储S-code信息；

输入数据选择单元，接收所述S-code时隙信号和BitSlice模式输入数据流，根据S-code时隙信号提取所述BitSlice模式输入数据流中的S-code信息，并存储于所述存储器中；

Byte模式S-code行列计数器，用于产生Byte指示的S-code读时隙信号；

S-code处理单元，接收Byte指示的S-code读时隙信号，并根据该读时隙信号提取S-code信息并输出；

输出数据选择单元，接收Byte模式下插S-code指示信号、输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式的数据流。

作为本发明装置中存储器的一种优选方式，所述存储器包括第一存储区和第二存储区，分别用于交替存储当前帧和下一帧的S-code信息。

作为本发明装置的一种优选方式，所述BitSlice模式S-code编码可以是半字节，所述BitSlice模式S-code行列计数器的数量为四个。所述存储器为4N位的存储器，其中N为大于等于1的整数。

作为本发明装置的另一优选方式，所述BitSlice模式S-code编码也可以是四分之一字节，所述BitSlice模式S-code行列计数器的数量为二个。所述存储器为2N位的存储器，其中N为大于等于1的整数。

一种交换处理编码的位片到字节的转换方法，采用上述转换装置，包括以下步骤：

1)输入数据选择单元根据S-code时隙信号提取BitSlice模式输入数据流中的S-code信息，并将其存储于一存储器中；

2)S-code处理单元根据Byte指示的S-code读时隙信号提取S-code信息并输出；

3)输出数据选择单元接收Byte模式下插S-code的指示信号、输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code的指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式数据流。

作为本发明方法的一种优选方式，所述存储器包括第一存储区和第二存储区，当前帧和下一帧的S-code信息的存储与读取分别在第一存储区和第二存储区中交替进行。这一过程简称为无损乒乓处理方法。

其中，所述存储器根据BitSlice模式S-code行列计数器产生的S-code时隙信号和Byte模式S-code行列计数器产生的S-code读时隙信号，分别写入和读出S-code信息。

本发明具有以下有益效果：

1、通过进行BitSlice模式到Byte模式转换处理，从根本上解决了在BitSlice模式下不进行S-code处理而带来上述问题，从而使S-code下插容量减少，达到减少S-code下插容量的成本以及方便S-code下插与交叉芯片集成的目的。

2、通过进行BitSlice模式到Byte模式转换处理，将S-code插入到一个开销字节中，节约资源，从而降低芯片的成本。例如：当实现360G的BitSlice模式的S-code下插时，需要221184个寄存器，而转换成Byte模式只需55296个寄存器。

3、通过采用无损乒乓处理方法存储与读取S-code信息，避免了实现过程中可能造成的读写冲突及其带来的S-code插入或者倒换错误，进一步的节省了在BitSlice模式到Byte模式转换处理过程中占用的资源，便于在交叉芯片集成硬件自动倒换功能实现时提高容量。

4、通过当输入数据流为Byte模式时，则不进行处理，直接输出；当数据流为BitSlice模式，则通过本发明进行处理的方式，从而达到兼容BitSlice和Byte两种编码方式的目的。

以下结合附图及实施例，进一步说明本发明。

附图说明

图1为现有技术中BitSlice下S-code在开销字节中的编码方式；

图2为本发明交换处理编码的位片到字节的转换装置结构示意图；

图3为本发明实施例中存储器读写S-code示意图。

具体实施方式

一种交换处理编码的位片到字节的转换装置，包括：

BitSlice模式S-code行列计数器，用于产生S-code时隙信号；

存储器，用于存储S-code信息；

输入数据选择单元，接收S-code时隙信号，根据S-code时隙信号提取BitSlice模式输入数据流中的业务数据(即BitSlice模式下S-code编码信息)，存储于存储器中；

Byte模式S-code行列计数器，用于产生Byte指示的S-code读时隙信号；

S-code处理单元，接收Byte指示的S-code读时隙信号，并根据该读时隙信号提取存储器中的S-code信息并输出；

输出数据选择单元，接收Byte模式下插S-code指示信号、输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式的数据流。

较佳的，所述存储器包括第一存储区和第二存储区，分别用于交替存储当前帧和下一帧的S-code信息。

如图2所示，在BitSlice模式S-code编码为半字节的情形下，本发明交换处理编码的位片到字节的转换装置中，所述BitSlice模式S-code行列计数器的数量为四个；所述存储器为4N位的存储器，其中N为大于等于1的整数。

当所述BitSlice模式S-code编码为四分之一字节时，本发明交换处理编码的位片到字节的转换装置中，所述BitSlice模式S-code行列计数器的数量为二个，所述存储器为2N位的存储器，其中N为大于等于1的整数。

当所述BitSlice模式S-code编码为单比特时，本发明交换处理编码的位片到字节的转换装置中，所述BitSlice模式S-code行列计数器的数量为一个，所述存储器为N位的存储器，其中N为大于等于1的整数。

本发明还提供了一种交换处理编码的位片到字节的转换方法，包括以下步骤：

1)输入数据选择单元根据S-code时隙信号提取BitSlice模式输入数据流中的S-code信息，并将其存储；

2)S-code处理单元根据Byte指示的S-code读时隙信号提取S-code信息并输出；

3)输出数据选择单元接收Byte模式下插S-code的指示信号、输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code的指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式数据流。

上述交换处理编码的位片到字节的转换方法中，BitSlice模式输入数据流的格式如下：

…

数据

data[n-1:0]

数据

data[n-1:0]

数据

data[n-1:0]

…

其中，“数据”为信息部分，“data[n-1:0]”为业务数据部分。“data[n-1:0]”的格式如下：

Bit(n-1)

Bit(n-2)

…

Bit2

Bit1

Bit0

其中，Bit(n-1)为最高位，Bit0为最低位。

假设输入业务有N路，即N个上述输入数据流；每路有M个时隙的S-code需要进行BitSlice->Byte转换，以BitSlice的半字节模式为例(即BitSlice模式S-code编码为半字节)，4个Bit的开销为4个data[n-1:0]，如果n为8，则需要4个开销字节。

其中，由于在BitSlice模式下n位完全一致，因此输入数据选择单元可提取其中的一位或多位S-code信息，本实施例优选只提取一位S-code信息，例如Bit0。四个BitSlice模式S-code行列计数器(即图2中的0、1、2、3四个行列计数器)产生的四个写时隙信号(在此以S1、S2、S3、S4表示)，将4个data[n-1:0]中的四个Bit(0)在4个S_code时刻分别存入由4个RAM(RAM1、RAM2、RAM3、RAM)组成的存储器中(在BitSlice模式下的四分之一字节、单比特时，可以分别是2个和1个RAM组成的存储器)，存入方式可以S1-RAM1、S2-RAM2、S3-RAM3、S4-RAM4，其中每个RAM为两个或两个以上Bit的存储器。

其中，输出的Byte模式数据流的格式如下：

…

数据

data1[n-1:0]

数据

data1[n-1:0]

数据

data1[n-1:0]

…

其中“数据”为信息部分，“data1[n-1:0]”为业务数据部分。

其中，data1[n-1:0]的格式为Byte模式的S-code编码。

假设从RAM中提取的S-code的格式如下：

Bit3

Bit2

Bit1

Bit0

由于Byte模式S_code的高4Bit和低4Bit完全一致(如果是奇4Bit和偶4Bit，高4Bit和低4Bit则不会完全一致)，因此只需要将RAM中的4Bit内容，在Byte模式的S-code时隙信号时刻，分别下插到业务数据的高4Bit和低4Bit，例如下表的格式：

Bit3

Bit2

Bit1

Bit0

Bit3

Bit2

Bit1

Bit0

或者奇4Bit和偶4Bit即可，例如下表的格式：

Bit3

Bit3

Bit2

Bit2

Bit1

Bit1

Bit0

Bit0

本发明实施例中，存储器中S-code信息的存储与读取，优选采用无损乒乓处理方法避免读写冲突。所述存储器包括第一存储区和第二存储区，所采用的无损乒乓处理方法如下：当前帧和下一帧的S-code信息的存储与读取分别在第一存储区和第二存储区中交替进行。

具体为：在BitSlice模式当前帧中，在BitSlice模式的S_code时隙指示信号的控制下，将N个BitSlice模式输入数据流的业务数据中的任意一位在N个S_code时刻分别存入第一存储区中；在BitSlice模式下一帧中，在BitSlice模式的S_code时隙指示信号的控制下，将N个BitSlice模式输入数据流的业务数据中的任意一位在N个S_code时刻分别存入第二存储区中；同时在Byte模式的S_code时隙指示信号的控制下，将前帧中缓存在第一存储区中的S_code读出并回插入数据流。

为进一步说明无损乒乓处理方法，以下以图2中的RAM1、RAM2、RAM3、RAM4为例，假设每个RAM为两个Bit的存储器。其格式如下：

Bit1

Bit0

其中，4个RAM的Bit1构成第一存储区，4个RAM的Bit0构成第二存储区。

无损乒乓处理方法的步骤如下：

(1)在BitSlice模式第一帧中，在BitSlice模式的S_code时隙指示信号的控制下，将4个data[n-1:0]中的四个Bit(0)在4个S_code时刻(s1、s2、s3、s4)分别存入4个RAM的Bit1位上(即第一存储区中)，存入方式为S1-RAM1、S2-RAM2、S3-RAM3、S4-RAM4；

(2)在BitSlice模式第二帧中，在BitSlice模式的S_code时隙指示信号的控制下，将4个data[n-1:0]中的四个Bit(0)在4个S_code时刻分别存入4个RAM的Bit0位上(即第二存储区中)；存入方式为S1-RAM1、S2-RAM2、S3-RAM3、S4-RAM4；在Byte模式第一帧中，在Byte模式的S_code时隙指示信号的控制下，把Bit1位上(即第一存储区中)的S_code读出并回插入数据流；

(3)在BitSlice模式第三帧中，在BitSlice模式的S_code时隙指示信号的控制下，将4个data[n-1:0]中的四个Bit(0)在4个S_code时刻分别存入4个RAM的Bit1位上(即第一存储区中)，存入方式为S1-RAM1、S2-RAM2、S3-RAM3、S4-RAM4；在Byte模式第二帧中，在Byte模式的S_code时隙指示信号的控制下，把Bit0位上(即第二存储区中)的S_code读出并回插入数据流；

(4)在BitSlice模式第四帧中，将4个data[n-1:0]中的四个Bit(0)在4个S_code时刻分别存入4个RAM的Bit0位上(即第二存储区中)；存入方式为S1-RAM1、S2-RAM2、S3-RAM3、S4-RAM4；

(5)上述4个RAM中的Bit1(第一存储区)和Bit0(第二存储区)交替工作，完成转换工作。

所述无损乒乓处理方法，通过″输入数据选择单元″和″输出数据选择单元″按节拍、相互配合的切换，将经过缓冲的数据没有停顿地进行处理，输入数据和输出数据都是连续不断的，没有任何停顿，完成数据的无缝缓冲与处理。

对于N路的输入业务，即N个上述输入数据流；每个输入通道采用上述结构的存储器和对应的无损乒乓处理方法，从而实现多通道转换。

上述每个RAM为两个Bit存储器，只是为了说明无损乒乓的处理方法，本发明中不限于上述实施例，每个RAM可以根据需要设置成两个以上Bit存储器，同样可以完成S_code信息的存储和读取，即完成本发明所述无损乒乓的处理过程。

此外，在存储器中读写S-code信息，也可以采用图3所示的方法，即存储器为一n位(Bit)(即n可以为4、2、1)的存储结构，对应存储S_code的n位信息(即四位、二位、一位)。根据BitSlice模式S-code行列计数器产生的S-code时隙信号和Byte模式S-code行列计数器产生的S-code读时隙信号，分别写入和读出S-code信息。

综上所述，本发明交换处理编码的位片到字节的转换装置及其方法，通过进行BitSlice模式到Byte模式转换处理，从根本上解决了在BitSlice模式下不进行S-code处理而带来上述问题，从而使S-code下插容量减少，达到减少S-code下插容量的成本以及方便S-code下插与交叉芯片集成的目的；

通过进行BitSlice模式到Byte模式转换处理，将S-code插入到一个开销字节中，节约资源，从而降低芯片的成本。例如：当实现360G的BitSlice模式的S-code下插时，需要221184个寄存器，而转换成Byte模式只需55296个寄存器；

通过采用无损乒乓处理方法存储与读取S-code信息，避免了实现过程中可能造成的读写冲突及其带来的S-code插入或者倒换错误，进一步的节省了在BitSlice模式到Byte模式转换处理过程中占用的资源，便于在交叉芯片集成硬件自动倒换功能实现时提高容量；

此外，当输入数据流为Byte模式时，则不进行处理，直接输出，当数据流为BitSlice模式，则通过本发明进行处理，从而达到兼容BitSlice和Byte两种编码方式的目的。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (9)

1.一种交换处理编码的位片到字节的转换装置，其特征在于包括：BitSlice模式S-code行列计数器，用于产生S-code时隙信号；存储器，用于存储S-code信息；

输入数据选择单元，接收所述S-code时隙信号和BitSlice模式输入数据流，根据S-code时隙信号提取所述BitSlice模式输入数据流中的S-code信息，并存储于所述存储器中；Byte模式S-code行列计数器，用于产生Byte指示的S-code读时隙信号；

S-code处理单元，接收Byte指示的S-code读时隙信号，并根据该读时隙信号提取S-code信息并输出；

输出数据选择单元，接收Byte模式下插S-code指示信号、输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式的数据流。

2.根据权利要求1所述的一种交换处理编码的位片到字节的转换装置，其特征在于：所述存储器包括第一存储区和第二存储区，分别用于交替存储当前帧和下一帧的S-code信息。

3.根据权利要求1或2所述的一种交换处理编码的位片到字节的转换装置，其特征在于：所述BitSlice模式S-code编码为半字节，所述BitSlice模式S-code行列计数器的数量为四个。

4.根据权利要求3所述的一种交换处理编码的位片到字节的转换装置，其特征在于：所述存储器为4N位的存储器，其中N为大于等于1的整数。

5.根据权利要求1或2所述的一种交换处理编码的位片到字节的转换装置，其特征在于：所述BitSlice模式S-code编码为四分之一字节，所述BitSlice模式S-code行列计数器的数量为二个。

6.根据权利要求5所述的一种交换处理编码的位片到字节的转换装置，其特征在于：所述存储器为2N位的存储器，其中N为大于等于1的整数。

7.一种交换处理编码的位片到字节的转换方法，采用权利要求1至6中任一权利要求所述转换装置，其特征在于包括以下步骤：

1)输入数据选择单元根据S-code时隙信号提取BitSlice模式输入数据流中的S-code信息，并将其存储于一存储器中；

2)S-code处理单元根据Byte指示的S-code读时隙信号提取S-code信息并输出；

3)输出数据选择单元接收Byte模式下插S-code的指示信号、输入数据流及所述S-code处理单元输出的S-code信息，根据Byte模式下插S-code的指示信号将所述S-code信息以Byte模式插入所述输入数据流中，输出Byte模式数据流。

8.根据权利要求7所述的一种交换处理编码的位片到字节的转换方法，其特征在于：所述存储器包括第一存储区和第二存储区，当前帧和下一帧的S-code信息的存储与读取分别在第一存储区和第二存储区中交替进行。

9.根据权利要求7所述的一种交换处理编码的位片到字节的转换方法，其特征在于：所述存储器根据BitSlice模式S-code行列计数器产生的S-code时隙信号和Byte模式S-code行列计数器产生的S-code读时隙信号，分别写入和读出S-code信息。

Images