CN111177142B - 一种数据转换方法及装置、设备和存储介质 - Google Patents
一种数据转换方法及装置、设备和存储介质 Download PDFInfo
- Publication number
- CN111177142B CN111177142B CN201811347981.1A CN201811347981A CN111177142B CN 111177142 B CN111177142 B CN 111177142B CN 201811347981 A CN201811347981 A CN 201811347981A CN 111177142 B CN111177142 B CN 111177142B
- Authority
- CN
- China
- Prior art keywords
- data
- array
- division
- crossing
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 59
- 238000012545 processing Methods 0.000 claims abstract description 40
- 239000000872 buffer Substances 0.000 claims description 13
- 125000004122 cyclic group Chemical group 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 101100462419 Homo sapiens OTUB2 gene Proteins 0.000 description 6
- 101150046103 OTU2 gene Proteins 0.000 description 6
- 102100025914 Ubiquitin thioesterase OTUB2 Human genes 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 241000566145 Otus Species 0.000 description 4
- 102000038007 Ovarian Tumor Proteases Human genes 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 101100406674 Arabidopsis thaliana OTU4 gene Proteins 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 101100406673 Arabidopsis thaliana OTU3 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本申请实施例公开了一种数据转换方法及装置、设备和存储介质，其中，所述方法包括：从输入的多通道数据中提取待处理的空分数据；将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；将所述阵列中的数据进行列交叉后输出；利用行交叉将输出后的数据进行拼接，得到时分数据。
Description
技术领域
本申请实施例涉及通信领域，涉及但不限于一种数据转换方法及装置、设备和存储介质。
背景技术
在OTN(optical transport network，光传送网)传输芯片通讯中，长距离传输是以OTU(Optical Transform Unit，光转换单元)帧格式进行的，比如常用的是100Gbps速率的OTU4帧，40Gbps速率的OTU3帧以及10Gbps速率的OTU2帧。在光汇聚时，各种低阶ODUk(Optical Channel Data Unit，光通路数据单元)业务首先需要映射到线侧高阶的OTU帧的净荷中才能进行传输。1个OTU4可以由2个OTU3、10个OTU2、40个OTU1、80个OTU0以及其组合汇聚。在高阶OTU4帧的净荷区中，每个数据块都分成若干等分，即若干时隙，根据低阶业务的速率等级，映射时占用高阶OTU中相应的时隙数。而低阶ODUk业务占用的时隙数以及时隙位置编号都可以是任意的，要是按照传统的方式来实现，就需要很大的交叉逻辑，要是采用空分形式的处理方式，则很简洁明了，处理方便。同时多个低阶ODUk业务也有自己的开销需要处理，因为这些ODUk的帧格式是相同的，因此其开销处理的流程和方式都一样，采用时分总线的方式来实现，可以共用一套开销电路，节省资源。
为了高阶OTU汇聚的时分处理，和各种低阶ODUk业务的空分处理，就需要把空分数据转换到时分数据。按照传统的方式，一般采用多通道，结合位宽拼接和全交叉来实现，但是这需要占用多余的带宽和资源，增大了芯片的成本，应用就收到了很大的限制。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种数据转换方法及装置、设备和存储介质。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种数据转换方法，所述方法包括：
从输入的多通道数据中提取待处理的空分数据；
将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；
将所述阵列中的数据进行列交叉后输出；
利用行交叉将输出后的数据进行拼接，得到时分数据。
本申请实施例中，所述从输入的多通道数据中提取待处理的空分数据，包括：
将输入的多通道数据中的每个时隙空分通道数据对应存储到一个先进先出缓存器中，其中，所述每个时隙空分通道包括M个空分数据，M为大于等于1的自然数；
提取所述M个空分数据作为待处理的空分数据。
本申请实施例中，所述将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，包括：
获取CPU(Central Processing Unit，中央处理器)发生器输出的第一交叉选择配置，所述第一交叉选择配置用于将所述M个空分数据按预设写入规则进行排列；
将所述M个空分数据通过所述第一交叉选择配置进行行交叉，得到第一交叉结果；
将所述第一交叉结果写入所述到阵列中。
本申请实施例中，所述将所述阵列中的数据进行列交叉后输出，包括：
获取所述CPU发生器输出的第二交叉选择配置，所述第二交叉选择配置用于将所述阵列中的数据按预设输出规则进行排列；
将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，并输出所述第二交叉结果，其中，所述第二交叉结果为转换后的未拼接的数据。
本申请实施例中，所述利用行交叉将输出后的数据进行拼接，包括：
获取所述CPU发生器输出的第三交叉选择配置，所述第三交叉选择配置用于将所述第二交叉结果按顺序进行拼接；
将输出的第二交叉结果通过所述第三交叉选择配置进行行交叉，完成数据的拼接。
本申请实施例中，所述阵列包括第一阵列和第二阵列，所述第一阵列与所述第二阵列采用乒乓操作，对应地，所述方法还包括：
当通过所述第一阵列写入数据时，通过所述第二阵列输出数据；
当通过所述第二阵列写入数据时，通过所述第一阵列输出数据；
通过所述第一阵列与所述第二阵列在一个时隙内的交替读写、循环工作，完成一个时隙内的数据从空分到时分的转换。
本申请实施例中，所述方法还包括：
通过所述CPU发生器在每个时隙内，输出两组行交叉配置和一组列交叉配置。
本申请实施例中，所述将所述M个空分数据通过第一交叉选择配置进行行交叉，得到第一交叉结果，包括：利用第一交叉选择配置将所述M个数据进行M个M选1的行交叉；将所述行交叉后的数据按行同时写入第一阵列或第二阵列；
所述将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，包括：利用第二交叉选择配置的M个M选1的列交叉从第一阵列或第二阵列的每一列中各读取一个数据，将所有列中获取的数据同时进行输出；
所述将输出的第二交叉结果通过第三交叉选择配置进行行交叉，完成数据的拼接，包括：利用第三交叉选择配置的M个M选1的行交叉，完成M个数据的拼接。
本申请实施例中，所述方法还包括：在每一个时钟下，对所述第一交叉选择配置、所述第二交叉选择配置和所述第三交叉选择配置进行复制，完成一组空分数据到时分数据的备份。
本申请实施例中，所述方法还包括：
对每个时隙空分通道的数据进行处理，将输入的多通道数据转换为一个时分总线数据；
其中，在数据转换过程中，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是连续的；或者，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是不连续的。
第二方面，本申请实施例提供一种数据转换装置，所述装置包括提取单元、写入单元、输出单元和拼接单元，其中：
所述提取单元，用于从输入的多通道数据中提取待处理的空分数据；
所述写入单元，用于将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；
所述输出单元，用于将所述阵列中的数据进行列交叉后输出；
所述拼接单元，用于利用行交叉将输出后的数据进行拼接，得到时分数据。
本申请实施例中，所述提取单元，包括存储模块和提取模块，其中：
所述存储模块，用于将输入的多通道数据中的每个时隙空分通道数据对应存储到一个先进先出缓存器中，其中，所述每个时隙空分通道包括M个空分数据，M为大于等于1的自然数；
所述提取模块，用于提取所述M个空分数据作为待处理的空分数据。
本申请实施例中，所述写入单元，包括第一获取模块、第一排列模块和写入模块，其中：
所述第一获取模块，用于获取CPU发生器输出的第一交叉选择配置，所述第一交叉选择配置用于将所述M个空分数据按预设写入规则进行排列；
所述第一排列模块，用于将所述M个空分数据通过所述第一交叉选择配置进行行交叉，得到第一交叉结果；
所述写入模块，将所述第一交叉结果写入所述到阵列中。
本申请实施例中，所述输出单元，包括：第二获取模块和第二排列模块，其中：
所述第二获取模块，用于获取所述CPU发生器输出的第二交叉选择配置，所述第二交叉选择配置用于将所述阵列中的数据按预设输出规则进行排列；
所述第二排列模块，用于将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，并输出所述第二交叉结果，其中，所述第二交叉结果为转换后的未拼接的数据。
本申请实施例中，所述拼接单元，包括第三获取模块和拼接模块，其中：
所述第三获取模块，用于获取所述CPU发生器输出的第三交叉选择配置，所述第三交叉选择配置用于将所述第二交叉结果按顺序进行拼接；
所述拼接模块，用于将输出的第二交叉结果通过所述第三交叉选择配置进行行交叉，完成数据的拼接。
本申请实施例中，所述阵列包括第一阵列和第二阵列，所述第一阵列与所述第二阵列采用乒乓操作，对应地，所述装置还包括：
第一处理单元，用于当通过所述第一阵列写入数据时，通过所述第二阵列输出数据；
第二处理单元，用于当通过所述第二阵列写入数据时，通过所述第一阵列输出数据；
处理单元，用于通过所述第一阵列与所述第二阵列在一个时隙内的交替读写、循环工作，完成一个时隙内的数据从空分到时分的转换。
本申请实施例中，所述装置还包括：
输出单元，用于通过所述CPU发生器在每个时隙内，输出两组行交叉配置和一组列交叉配置。
本申请实施例中，所述第一排列模块，包括第一交叉部件和写入部件，其中：
所述第一交叉部件，用于利用第一交叉选择配置将所述M个数据进行M个M选1的行交叉；
所述写入部件，用于将所述行交叉后的数据按行同时写入第一阵列或第二阵列；
本申请实施例中，所述第二排列模块，包括第二交叉部件，其中：
所述第二交叉部件，用于利用第二交叉选择配置的M个M选1的列交叉从第一阵列或第二阵列的每一列中各读取一个数据，将所有列中获取的数据同时进行输出；
所述拼接模块，包括第三交叉部件，其中：
所述第三交叉部件，用于利用第三交叉选择配置的M个M选1的行交叉，完成M个数据的拼接。
本申请实施例中，所述装置还包括：
复制单元，用于在每一个时钟下，对所述第一交叉选择配置、所述第二交叉选择配置和所述第三交叉选择配置进行复制，完成一组空分数据到时分数据的备份。
本申请实施例中，所述装置还包括：
转换单元，用于对每个时隙空分通道的数据进行处理，将输入的多通道数据转换为一个时分总线数据；
其中，在数据转换过程中，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是连续的；或者，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是不连续的。
第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质上存储有计算机可执行指令，该计算机可执行指令被执行后，能够实现上述所述数据转换方法中的步骤。
第四方面，本申请实施例提供一种计算机设备，所述计算机设备包括存储器和处理器，所述存储器上存储有计算机可执行指令，所述处理器运行所述存储器上的计算机可执行指令时可实现上述所述数据转换方法中的步骤。
本申请实施例所提供的数据转换方法及装置、设备和存储介质，其中，从输入的多通道数据中提取待处理的空分数据；将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；将所述阵列中的数据进行列交叉后输出；利用行交叉将输出后的数据进行拼接，得到时分数据，如此，能够对空分通道数据灵活配置交叉，输出的时分总线上的业务组合没有限制，并且，对目前超大规模的芯片设计中常采用的空分处理到时分处理之间的转换，提供了一种优秀的电路实现结构。
附图说明
图1为本申请实施例数据转换方法的实现流程示意图一；
图2为本申请实施例数据转换方法的实现流程示意图二；
图3A为本申请实施例空分总线时序的示意图；
图3B为本申请实施例时分总线时序的示意图；
图3C为本申请实施例空分转时分实现电路示意图；
图3D为本申请实施例数据转换方法的实现流程示意图三；
图4为本申请实施例数据转换装置的组成结构示意图；
图5为本申请实施例数据转换设备的一种硬件实体示意图。
具体实施方式
应当理解，此处所描述的实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
本申请提出了一种多路空分数据到一组时分数据的实时动态转换方法及装置、设备和存储介质。其中，本申请的技术方案主要包括：1)空分数据的存储；2)空分数据的行交叉；3)行交叉数据写入寄存器阵列；4)寄存器阵列列交叉输出空分数据；5)阵列输出的数据行交叉；6)两个寄存器阵列乒乓操作、循环读写；7)可配置交叉选择值。
本申请实施例：1)提出了一种空分总线形式的数据流到时分通道形式的数据流之间的转换电路；2)采用了一种数据交叉选择来完成数据的拼接功能；3)实现了数据的备份功能：空分转换到时分时，通过复制相同的选择，完成数据备份功能。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种数据转换方法，图1为本申请实施例数据转换方法的实现流程示意图一，如图1所示，该方法包括：
步骤S101、从输入的多通道数据中提取待处理的空分数据；
这里，可以根据不同业务包含的时隙数，在输入的多通道数据中提取待处理的空分数据。
步骤S102、将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；
这里，所述预设运算规则可以是：按照大速率业务优先，业务速率越大，斜率也越大的规则对写入阵列的数据进行摆放。当然，本领域技术人员还可以根据实际需要，对所述预设运算规则进行设定，这里不再赘述。
步骤S103、将所述阵列中的数据进行列交叉后输出；
步骤S104、利用行交叉将输出后的数据进行拼接，得到时分数据。
在本申请实施例中，通过从输入的多通道数据中提取待处理的空分数据；将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；将所述阵列中的数据进行列交叉后输出；利用行交叉将输出后的数据进行拼接，得到时分数据，如此，能够对空分通道数据灵活配置交叉，输出的时分总线上的业务组合没有限制，并且，对目前超大规模的芯片设计中常采用的空分处理到时分处理之间的转换，提供了一种优秀的电路实现结构。
基于上述实施例，本申请实施例再提供一种数据转换方法，图2为本申请实施例数据转换方法的实现流程示意图二，如图2所示，该方法包括：
步骤S201、将输入的多通道数据中的每个时隙空分通道数据对应存储到一个先进先出缓存器中，其中，所述每个时隙空分通道包括M个空分数据，M为大于等于1的自然数；
步骤S202、提取所述M个空分数据作为待处理的空分数据；
步骤S203、获取CPU发生器输出的第一交叉选择配置，所述第一交叉选择配置用于将所述M个空分数据按预设写入规则进行排列；
步骤S204、将所述M个空分数据通过第一交叉选择配置进行行交叉，得到第一交叉结果；
步骤S205、将所述第一交叉结果写入到所述阵列中；
步骤S206、获取所述CPU发生器输出的第二交叉选择配置，所述第二交叉选择配置用于将所述阵列中的数据按预设输出规则进行排列；
步骤S207、将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，并输出所述第二交叉结果，其中，所述第二交叉结果为转换后的未拼接的数据；
步骤S208、获取所述CPU发生器输出的第三交叉选择配置，所述第三交叉选择配置用于将所述第二交叉结果按顺序进行拼接；
步骤S209、将输出的第二交叉结果通过第三交叉选择配置进行行交叉，完成数据的拼接，得到时分数据；
这里，所述第一交叉选择配置、所述第二交叉选择配置和所述第三交叉选择配置中的交叉规则都是可选择的，本领域技术人员可以根据实际需要，选择所述交叉配置的交叉规则，这里不再赘述。
在本申请其他实施例中，所述阵列包括第一阵列和第二阵列，所述第一阵列与所述第二阵列采用乒乓操作，对应地，所述方法还包括：
步骤S21、当通过所述第一阵列写入数据时，通过所述第二阵列输出数据；
步骤S22、当通过所述第二阵列写入数据时，通过所述第一阵列输出数据；
步骤S23、通过所述第一阵列与所述第二阵列在一个时隙内的交替读写、循环工作，完成一个时隙内的数据从空分到时分的转换。
在本申请其他实施例中，所述方法还包括：
步骤S24、通过所述CPU发生器在每个时隙内，输出两组行交叉配置和一组列交叉配置。
在本申请其他实施例中，所述步骤S204、将所述M个空分数据通过所述第一交叉选择配置进行行交叉，得到第一交叉结果，可以通过以下步骤实现：
步骤S2041、利用第一交叉选择配置将所述M个数据进行M个M选1的行交叉；将所述行交叉后的数据按行同时写入第一阵列或第二阵列；
在本申请其他实施例中，所述步骤S207、将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，可以通过以下步骤实现：
步骤S2071、利用第二交叉选择配置的M个M选1的列交叉从第一阵列或第二阵列的每一列中各读取一个数据，将所有列中获取的数据同时进行输出；
在本申请其他实施例中，所述步骤S209、将输出的第二交叉结果通过所述第三交叉选择配置进行行交叉，完成数据的拼接，可以通过以下步骤实现：
步骤S2091、利用第三交叉选择配置的M个M选1的行交叉，完成M个数据的拼接。
在本申请其他实施例中，所述方法还包括：
步骤S25、在每一个时钟下，对所述第一交叉选择配置、所述第二交叉选择配置和所述第三交叉选择配置进行复制，完成一组空分数据到时分数据的备份。
这里，在第一阵列和第二阵列中第一次和第二次取的数的位置相同，因此，可以一份数据使用，一份数据进行保护。
在本申请其他实施例中，所述方法还包括：
步骤S26、对每个时隙空分通道的数据进行处理，将输入的多通道数据转换为一个时分总线数据；
其中，在数据转换过程中，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是连续的；或者，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是不连续的。
在本申请实施例中，通过将输入的多通道数据中的每个时隙空分通道数据对应存储到一个先进先出缓存器中，其中，所述每个时隙空分通道包括M个空分数据，M为大于等于1的自然数；提取所述M个空分数据作为待处理的空分数据；获取CPU发生器输出的第一交叉选择配置，所述第一交叉选择配置用于将所述M个空分数据按预设写入规则进行排列；将所述M个空分数据通过第一交叉选择配置进行行交叉，得到第一交叉结果；将所述第一交叉结果写入到所述阵列中；获取所述CPU发生器输出的第二交叉选择配置，所述第二交叉选择配置用于将所述阵列中的数据按预设输出规则进行排列；将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，并输出所述第二交叉结果，其中，所述第二交叉结果为转换后的未拼接的数据；获取所述CPU发生器输出的第三交叉选择配置，所述第三交叉选择配置用于将所述第二交叉结果按顺序进行拼接；将输出的第二交叉结果通过第三交叉选择配置进行行交叉，完成数据的拼接，得到时分数据，如此，能够对空分通道数据灵活配置交叉，输出的时分总线上的业务组合没有限制，并且，对目前超大规模的芯片设计中常采用的空分处理到时分处理之间的转换，提供了一种优秀的电路实现结构。
图3A为本申请实施例空分总线时序的示意图，如图3A所示，假设以100Gbps(交换带宽)速率为例进行说明，共80个时隙空分通道，其中，每个时隙空分通道中共80个空分数据，且输入的空分形式数据中，包含80个业务。可以看出，时序31为系统钟的脉冲信号图，包括80个时钟周期，每80个时钟周期为一次循环。时序32为第1个空分数据的脉冲信号图，其中[3:0]表示所述第1个空分数据的位宽为4bit(比特)。时序33为第1个空分数据在系统钟下对应的有效数据的脉冲信号图。同理，时序34为第80个空分数据的脉冲信号图，其中[3:0]表示所述第80个空分数据的位宽为4bit。时序35为第80个空分数据在系统钟下对应的有效数据的脉冲信号图。
在图3A的基础上，本申请实施例再提供一种对应的时分总线时序，图3B为本申请实施例时分总线时序的示意图，如图3B所示，可以看出，时序36为系统钟的脉冲信号图。时序37为时隙头的脉冲信号图，在每80个时钟周期开始时，产生一个时隙头，即所述时隙头标识了一次循环的开始，也就是说，一个时隙包含了80个时钟周期。时序38为端口号的脉冲信号图，用于标识每个业务，其中[6:0]表示可以用27来对所有的80个业务进行标识。时序39为时分数据的脉冲信号图，其中[319:0]表示所述时分数据的位宽为320bit。对应地，时序40为时分数据中有效数据的脉冲信号图。
在图3A、3B的基础上，本申请实施例再提供一种空分转时分的实现电路，图3C为本申请实施例空分转时分实现电路示意图，本申请实施例中的空分转时分实现电路是一种采用动态任意交叉，寄存器阵列共享的电路装置，如图3C所示，301为输入多个时隙空分通道数据的端口，用于输入空分形式的数据。302为80个FIFO(First Input First Output，先进先出)缓存器，其中，所述80个先进先出缓存器中的每一个先进先出缓存器，都包含一个TS(Time Slot，时隙)的数据，并且分别用FIFO:TS-1、FIFO:TS-2¨¨FIFO:TS-80来进行标识。303为CPU发生器，可以在每个时钟输出第一交叉选择配置、第二交叉选择配置和第三交叉选择配置。304为进行行交叉的模块，可以利用第一交叉选择配置对先进先出缓存器输出的数据进行行交叉，并将行交叉后的数据输出到后续连接模块。305为保存304模块行交叉后的输出数据的模块，分为80个存储单元，每个存储单元存储一个行交叉后的空分数据，且每个存储单元分别用TS-X、TS-Y¨¨TS-K、TS-Z来进行标识。306为寄存器阵列，其中所述寄存器阵列包括阵列A和阵列B，所述阵列A和阵列B进行乒乓操作，以80个时钟周期，即一个时隙为间隔，循环工作，交替读写。所述阵列A或者阵列B都是大小为80行80列的阵列，包含6400个阵列元素。A阵列中每行的阵列元素用Ax-1…Ax-80进行标记，其中，x代表行号，取值为1到80。同理，B阵列中每行的阵列元素用Bx-1…Bx-80进行标记，其中，x代表行号，取值为1到80。307为进行列交叉的模块，用于将按一定规则保存在阵列A或阵列B中的数据，进行列交叉后输出。308为保存寄存器阵列输出数据的模块，用于保存列交叉后的输出数据，且分为80个存储单元，每个存储单元存储一个列交叉后的空分数据，且每个存储单元分别用1-I、1-J¨¨1-M、1-N来进行标识。309为又一进行行交叉的模块，用于对308模块中的空分数据进行拼接，将80空分数据拼接为1个时分数据。310为输出转换后的时分总线数据的端口，用于输出多个时隙空分通道数据转换的一个时分总线数据。
基于上述实施例，且结合附图3A、3B和3C，本申请实施例再提供一种数据转换方法，详细阐述空分数据到时分数据的转换，以100Gbps速率为例进行说明。输入是空分形式的数据，共80个时隙空分通道(比如1个OTU2占8个空分时隙)，每个空分通道为4bit，总位宽是320bit，每个通道都有对应的数据缺口指示信号，其中，所述指示信号用于指示每个通道数据的传输情况。系统的输出是时分总线数据，其数据位宽为320bit，总线80时隙，以时隙头脉冲信号来标识，每80个时钟周期为一次循环，每个业务对应的端口号是唯一的(比如1个OTU2占8个时分时隙)。在一个时隙头标识的80个时钟周期内，CPU发生器每个时钟输出2组行交叉配置和1组列交叉配置。图3D为本申请实施例数据转换方法的实现流程示意图三，如图3D所示，所述方法包括：
步骤S311、把80个时隙空分通道的4bit分别存储到80个先进先出缓存器中，在时隙头的时隙边界判断80个先进先出缓存器中的数据是否存够了80；
步骤S312、如果满足条件，从时隙头的时隙边界一直读取满足条件的先进先出缓存器中的数据，一共80个数据直到下一个时隙头的时隙边界；
本申请实施例中，每个业务可以占用和其速率匹配的空分通道数据，并且这些空分通道位置可以是任意的，可以连续，也可以不连续，比如1个OTU2占用8个空分通道。
步骤S313、利用第一交叉选择配置的行交叉把先进先出缓存器中输出的80个空分的数据进行80个80选1的行交叉；
步骤S314、80行交叉之后的数据按行同时写入阵列A的A1-1、A2-1…A80-1行；
本申请实施例中，可以在80行交叉之后的数据按行同时写入阵列A的A1-1、A2-1…A80-1行的同时，80行的每一行的数据依次往左挪一格：即A1-1挪到A2-1、A2-1挪到A3-1...A80-1。对于1个时隙的数据，在完成一个时隙头的时隙周期的写入之后，同一空分通道的数据通过行交叉排放到阵列A中的80行。这里的摆放规则可以概括为，大速率业务优先，业务速率越大，斜率也越大。
步骤S315、阵列A在写入数据的同时，阵列B在每一个时钟输出数据，利用从第二交叉选择配置的80个80选1的列交叉从阵列B的80列中各读取一个数据，共输出80个数据；
步骤S316、阵列B在写入数据的同时，阵列A在每一个时钟输出80个空分数据，利用从第二交叉选择配置的80个80选1的列交叉从阵列A的80列中各读取一个数据，共输出80个空分数据；
步骤S317、利用从第三交叉选择配置的80个80选1的行交叉完成80个空分的数据的从高到低的数据拼接，即完成了80个4bit空分数据转换为1个320bit的时分数据；
这里，所述完成80个空分的数据的从高到低的数据拼接，即根据数据的先后顺序，对80个空分数据进行拼接。
本申请实施例中，每个业务可以占用和其速率匹配的时分通道数据，并且这些时分通道位置可以是任意的，可以连续，也可以不连续，比如1个OTU2占用8个时分通道，最后这个全交叉就是适用这个需求的。
步骤S318、寄存器阵列A和B采用乒乓操作，在当前时隙头标记的80个时钟周期内对寄存器阵列A进行写数据操作和对寄存器阵列B进行读数据操作；
步骤S319、在下一个时隙头标记的80个时钟周期内对寄存器矩阵B进行写数据操作和对寄存器矩阵A进行读数据操作。
本申请实施例中，所述寄存器矩阵A和寄存器矩阵B在每一个时隙头标记的80个时钟周期交替读写，循环工作，每一个时钟下，完成1个时隙的数据从空分到时分的转换。
本申请其他实施例中，所述方法还包括：复制一份交叉选择配置：第一交叉选择配置、第二交叉选择配置和第三交叉选择配置，就可以完成一组空分数据备份时分数据的功能。
这里，100Gbps的带宽，分成80个时隙，可以看成一个OTU2为一个业务，每个空分通道攒够80个数据才能出，为一个时隙，就变成一个320bit的时分数据。
本申请实施例，提出了空分总线形式的数据流到时分通道形式的数据流之间的转换电路，数据交叉选择完成数据拼接功能，以及数据的备份功能，即空分转换到时分时，通过复制相同的选择，完成数据备份功能，如此，对空分通道数据也可以灵活配置交叉，输出的时分总线上的业务组合没有限制。并且，对目前超大规模的芯片设计中常采用的空分处理到时分处理之间的转换提供了一种优秀的电路实现电路结构。
本申请实施例提供一种数据转换装置，图4为本申请实施例数据转换装置的组成结构示意图，如图4所示，所述装置400包括：所述装置包括提取单元401、写入单元402、输出单元403和拼接单元404，其中：
所述提取单元401，用于从输入的多通道数据中提取待处理的空分数据；
所述写入单元402，用于将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；
所述输出单元403，用于将所述阵列中的数据进行列交叉后输出；
所述拼接单元404，用于利用行交叉将输出后的数据进行拼接，得到时分数据。
本申请其他实施例中，所述提取单元401，包括存储模块和提取模块，其中：
所述存储模块，用于将输入的多通道数据中的每个时隙空分通道数据对应存储到一个先进先出缓存器中，其中，所述每个时隙空分通道包括M个空分数据，M为大于等于1的自然数；
所述提取模块，用于提取所述M个空分数据作为待处理的空分数据。
本申请其他实施例中，所述写入单元402，包括第一获取模块、第一排列模块和写入模块，其中：
所述第一获取模块，用于获取CPU发生器输出的第一交叉选择配置，所述第一交叉选择配置用于将所述M个空分数据按预设写入规则进行排列；
所述第一排列模块，用于将所述M个空分数据通过所述第一交叉选择配置进行行交叉，得到第一交叉结果；
所述写入模块，将所述第一交叉结果写入到所述阵列中。
本申请其他实施例中，所述输出单元403，包括：第二获取模块和第二排列模块，其中：
所述第二获取模块，用于获取所述CPU发生器输出的第二交叉选择配置，所述第二交叉选择配置用于将所述阵列中的数据按预设输出规则进行排列；
所述第二排列模块，用于将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，并输出所述第二交叉结果，其中，所述第二交叉结果为转换后的未拼接的数据。
本申请其他实施例中，所述拼接单元404，包括第三获取模块和拼接模块，其中：
所述第三获取模块，用于获取所述CPU发生器输出的第三交叉选择配置，所述第三交叉选择配置用于将所述第二交叉结果按顺序进行拼接；
所述拼接模块，用于将输出的第二交叉结果通过所述第三交叉选择配置进行行交叉，完成数据的拼接。
本申请其他实施例中，所述阵列包括第一阵列和第二阵列，所述第一阵列与所述第二阵列采用乒乓操作，对应地，所述装置还包括：
第一处理单元，用于当通过所述第一阵列写入数据时，通过所述第二阵列输出数据；
第二处理单元，用于当通过所述第二阵列写入数据时，通过所述第一阵列输出数据；
处理单元，用于通过所述第一阵列与所述第二阵列在一个时隙内的交替读写、循环工作，完成一个时隙内的数据从空分到时分的转换。
本申请其他实施例中，所述装置还包括：
输出单元，用于通过所述CPU发生器在每个时隙内，输出两组行交叉配置和一组列交叉配置。
本申请其他实施例中，所述第一排列模块，包括第一交叉部件和写入部件，其中：
所述第一交叉部件，用于利用第一交叉选择配置将所述M个数据进行M个M选1的行交叉；
所述写入部件，用于将所述行交叉后的数据按行同时写入第一阵列或第二阵列；
本申请其他实施例中，所述第二排列模块，包括第二交叉部件，其中：
所述第二交叉部件，用于利用第二交叉选择配置的M个M选1的列交叉从第一阵列或第二阵列的每一列中各读取一个数据，将所有列中获取的数据同时进行输出；
所述拼接模块，包括第三交叉部件，其中：
所述第三交叉部件，用于利用第三交叉选择配置的M个M选1的行交叉，完成M个数据的拼接。
本申请其他实施例中，所述装置还包括：
复制单元，用于在每一个时钟下，对所述第一交叉选择配置、所述第二交叉选择配置和所述第三交叉选择配置进行复制，完成一组空分数据到时分数据的备份。
本申请其他实施例中，所述装置还包括：
转换单元，用于对每个时隙空分通道的数据进行处理，将输入的多通道数据转换为一个时分总线数据；
其中，在数据转换过程中，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是连续的；或者，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是不连续的。
这里需要指出的是：以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请装置实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。
本申请实施例中，如果以软件功能模块的形式实现上述的数据转换方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、ROM(Read Only Memory，只读存储器)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。
对应地，本申请实施例提供一种计算机设备，该设备包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现数据转换方法中的步骤。
对应地，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现数据转换方法中的步骤。
这里需要指出的是：以上存储介质和设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请存储介质和设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。
需要说明的是，图5为本申请实施例数据转换设备的一种硬件实体示意图，如图5所示，该数据转换设备500的硬件实体包括：存储器501、通信总线502和处理器503，其中，
存储器501配置为存储由处理器503可执行的指令和应用，还可以缓存待处理器503以及数据转换设备500中各模块待处理或已经处理的数据，可以通过FLASH(闪存)或RAM(Random Access Memory，随机访问存储器)实现。
通信总线502可以使数据转换设备500通过网络与其他终端或服务器通信，还可以实现处理器503和存储器501之间的连接通信。
处理器503通常控制数据转换设备500的总体操作。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所描述的方法。
本申请是参照根据本申请实施例的方法、设备(装置)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种数据转换方法，其特征在于，所述方法包括：
从输入的多通道数据中提取待处理的空分数据；
将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；
将所述阵列中的数据进行列交叉后输出；
利用行交叉将输出后的数据进行拼接，得到时分数据；
其中，所述阵列包括第一阵列和第二阵列，所述第一阵列与所述第二阵列采用乒乓操作，对应地，所述将行交叉后的空分数据写入到预先设定的阵列中，包括：
当通过所述第一阵列写入数据时，通过所述第二阵列输出数据；
当通过所述第二阵列写入数据时，通过所述第一阵列输出数据；
通过所述第一阵列与所述第二阵列在一个时隙内的交替读写、循环工作，完成一个时隙内的数据从空分到时分的转换。
2.根据权利要求1所述的方法，其特征在于，所述从输入的多通道数据中提取待处理的空分数据，包括：
将输入的多通道数据中的每个时隙空分通道数据对应存储到一个先进先出缓存器中，其中，所述每个时隙空分通道包括M个空分数据，M为大于等于1的自然数；
提取所述M个空分数据作为待处理的空分数据。
3.根据权利要求2所述的方法，其特征在于，所述将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，包括：
获取CPU发生器输出的第一交叉选择配置，所述第一交叉选择配置用于将所述M个空分数据按预设写入规则进行排列；
将所述M个空分数据通过所述第一交叉选择配置进行行交叉，得到第一交叉结果；
将所述第一交叉结果写入到所述阵列中。
4.根据权利要求3所述的方法，其特征在于，所述将所述阵列中的数据进行列交叉后输出，包括：
获取所述CPU发生器输出的第二交叉选择配置，所述第二交叉选择配置用于将所述阵列中的数据按预设输出规则进行排列；
将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，并输出所述第二交叉结果，其中，所述第二交叉结果为转换后的未拼接的数据。
5.根据权利要求4所述的方法，其特征在于，所述利用行交叉将输出后的数据进行拼接，包括：
获取所述CPU发生器输出的第三交叉选择配置，所述第三交叉选择配置用于将所述第二交叉结果按顺序进行拼接；
将输出的第二交叉结果通过所述第三交叉选择配置进行行交叉，完成数据的拼接。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
通过所述CPU发生器在每个时隙内，输出两组行交叉配置和一组列交叉配置。
7.根据权利要求6所述的方法，其特征在于，所述将所述M个空分数据通过所述第一交叉选择配置进行行交叉，得到第一交叉结果，包括：利用第一交叉选择配置将所述M个数据进行M个M选1的行交叉；将所述行交叉后的数据按行同时写入第一阵列或第二阵列；
所述将写入到阵列中的数据通过所述第二交叉选择配置进行列交叉，得到第二交叉结果，包括：利用第二交叉选择配置的M个M选1的列交叉从第一阵列或第二阵列的每一列中各读取一个数据，将所有列中获取的数据同时进行输出；
所述将输出的第二交叉结果通过所述第三交叉选择配置进行行交叉，完成数据的拼接，包括：利用第三交叉选择配置的M个M选1的行交叉，完成M个数据的拼接。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：在每一个时钟下，对所述第一交叉选择配置、所述第二交叉选择配置和所述第三交叉选择配置进行复制，完成一组空分数据到时分数据的备份。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
对每个时隙空分通道的数据进行处理，将输入的多通道数据转换为一个时分总线数据；
其中，在数据转换过程中，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是连续的；或者，每个业务占用与其速率匹配的空分通道，且所述空分通道的位置是不连续的。
10.一种数据转换装置，其特征在于，所述装置包括提取单元、写入单元、输出单元和拼接单元，其中：
所述提取单元，用于从输入的多通道数据中提取待处理的空分数据；
所述写入单元，用于将所述待处理的空分数据进行行交叉，将行交叉后的空分数据写入到预先设定的阵列中，其中，所述阵列用于根据预设运算规则对存储的空分数据进行处理；
所述输出单元，用于将所述阵列中的数据进行列交叉后输出；
所述拼接单元，用于利用行交叉将输出后的数据进行拼接，得到时分数据；
其中，所述阵列包括第一阵列和第二阵列，所述第一阵列与所述第二阵列采用乒乓操作，对应地，所述装置还包括：
第一处理单元，用于当通过所述第一阵列写入数据时，通过所述第二阵列输出数据；
第二处理单元，用于当通过所述第二阵列写入数据时，通过所述第一阵列输出数据；
处理单元，用于通过所述第一阵列与所述第二阵列在一个时隙内的交替读写、循环工作，完成一个时隙内的数据从空分到时分的转换。
11.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有计算机可执行指令，该计算机可执行指令被执行后，能够实现权利要求1至9任一项所述数据转换方法中的步骤。
12.一种计算机设备，其特征在于，所述计算机设备包括存储器和处理器，所述存储器上存储有计算机可执行指令，所述处理器运行所述存储器上的计算机可执行指令时可实现权利要求1至9任一项所述数据转换方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811347981.1A CN111177142B (zh) | 2018-11-13 | 2018-11-13 | 一种数据转换方法及装置、设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811347981.1A CN111177142B (zh) | 2018-11-13 | 2018-11-13 | 一种数据转换方法及装置、设备和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111177142A CN111177142A (zh) | 2020-05-19 |
| CN111177142B true CN111177142B (zh) | 2024-03-01 |
Family
ID=70622099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811347981.1A Active CN111177142B (zh) | 2018-11-13 | 2018-11-13 | 一种数据转换方法及装置、设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111177142B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111817838B (zh) * | 2020-07-16 | 2023-07-11 | 浙江亿邦通信科技有限公司 | 一种数据交叉的处理系统及其方法 |
| CN114915375B (zh) * | 2022-04-27 | 2023-06-09 | 烽火通信科技股份有限公司 | 一种业务映射的实现方法和装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3743785A (en) * | 1969-02-20 | 1973-07-03 | Int Standard Electric Corp | Telecommunication switching system employing time division multiplex connections |
| BE798047R (fr) * | 1972-04-11 | 1973-10-11 | Int Standard Electric Corp | Perfectionnements aux reseaux de commutation temporelle |
| US4821258A (en) * | 1986-08-06 | 1989-04-11 | American Telephone And Telegraph Company At&T Bell Laboratories | Crosspoint circuitry for data packet space division switches |
| EP0600817A2 (en) * | 1992-12-04 | 1994-06-08 | International Business Machines Corporation | Dual-port array with storage redundancy |
| CN101141188A (zh) * | 2007-05-23 | 2008-03-12 | 中兴通讯股份有限公司 | 光同步数字传输系统中的交叉矩阵的实现方法及装置 |
| CN101179351A (zh) * | 2006-11-07 | 2008-05-14 | 中兴通讯股份有限公司 | 同步数字体系设备空时分交叉时隙资源的动态分配方法 |
| CN101483504A (zh) * | 2009-02-10 | 2009-07-15 | 华为技术有限公司 | 一种空分、时分交叉实现方法及装置 |
| CN102257834A (zh) * | 2011-06-13 | 2011-11-23 | 华为技术有限公司 | 光传送网背板时分到空分位宽转换方法及背板 |
| CN105429840A (zh) * | 2014-09-15 | 2016-03-23 | 中兴通讯股份有限公司 | 数据传输方法和装置 |
| CN105630825A (zh) * | 2014-11-04 | 2016-06-01 | 中兴通讯股份有限公司 | 一种数据转换方法及装置 |
| WO2017219979A1 (zh) * | 2016-06-22 | 2017-12-28 | 中兴通讯股份有限公司 | 一种业务处理的方法及装置 |
| WO2018176804A1 (zh) * | 2017-03-29 | 2018-10-04 | 联想(北京)有限公司 | 数据的写入方法及装置 |
-
2018
- 2018-11-13 CN CN201811347981.1A patent/CN111177142B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3743785A (en) * | 1969-02-20 | 1973-07-03 | Int Standard Electric Corp | Telecommunication switching system employing time division multiplex connections |
| BE798047R (fr) * | 1972-04-11 | 1973-10-11 | Int Standard Electric Corp | Perfectionnements aux reseaux de commutation temporelle |
| US4821258A (en) * | 1986-08-06 | 1989-04-11 | American Telephone And Telegraph Company At&T Bell Laboratories | Crosspoint circuitry for data packet space division switches |
| EP0600817A2 (en) * | 1992-12-04 | 1994-06-08 | International Business Machines Corporation | Dual-port array with storage redundancy |
| CN101179351A (zh) * | 2006-11-07 | 2008-05-14 | 中兴通讯股份有限公司 | 同步数字体系设备空时分交叉时隙资源的动态分配方法 |
| CN101141188A (zh) * | 2007-05-23 | 2008-03-12 | 中兴通讯股份有限公司 | 光同步数字传输系统中的交叉矩阵的实现方法及装置 |
| CN101483504A (zh) * | 2009-02-10 | 2009-07-15 | 华为技术有限公司 | 一种空分、时分交叉实现方法及装置 |
| CN102257834A (zh) * | 2011-06-13 | 2011-11-23 | 华为技术有限公司 | 光传送网背板时分到空分位宽转换方法及背板 |
| CN105429840A (zh) * | 2014-09-15 | 2016-03-23 | 中兴通讯股份有限公司 | 数据传输方法和装置 |
| WO2016041318A1 (zh) * | 2014-09-15 | 2016-03-24 | 中兴通讯股份有限公司 | 数据传输方法和装置 |
| CN105630825A (zh) * | 2014-11-04 | 2016-06-01 | 中兴通讯股份有限公司 | 一种数据转换方法及装置 |
| WO2017219979A1 (zh) * | 2016-06-22 | 2017-12-28 | 中兴通讯股份有限公司 | 一种业务处理的方法及装置 |
| WO2018176804A1 (zh) * | 2017-03-29 | 2018-10-04 | 联想(北京)有限公司 | 数据的写入方法及装置 |
Non-Patent Citations (2)
| Title |
|---|
| Time-switched space-time coded OFDM over time-varying channels;Jiyu Jin.et al;2011 6th International ICST Conference on Communications and Networking in China (CHINACOM);第143-146页 * |
| 同步光网络和同步数字系列大容量交叉的实现;张金旗;《光通信研究》;第1-3页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111177142A (zh) | 2020-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3694274B1 (en) | Service data transmission method and apparatus | |
| CN108632886B (zh) | 一种业务处理方法及装置 | |
| KR102030787B1 (ko) | 광 전송 네트워크상에서 플렉서블 이더넷 서비스를 제공하기 위한 방법 및 장치 | |
| US8989222B1 (en) | Justification insertion and removal in generic mapping procedure in an optical transport network | |
| US3692942A (en) | Multiplexed information transmission system | |
| CN111177142B (zh) | 一种数据转换方法及装置、设备和存储介质 | |
| US20030043851A1 (en) | Transmit virtual concatenation processor | |
| JPH0632522B2 (ja) | ディジタル信号伝送方法 | |
| US4485468A (en) | Control word generation method and source facilities for multirate data time division switching | |
| CN103918231A (zh) | 一种光通道数据单元业务交换的装置和方法 | |
| CN108574695A (zh) | 协议复用芯片和协议复用方法 | |
| US8208496B2 (en) | Point-to-multipoint data communication with channel associated signaling | |
| CN109728853B (zh) | 一种数据处理的方法、设备及存储介质 | |
| US7042913B2 (en) | Method and system for writing data to memory elements | |
| CN104488208A (zh) | 用于光线路终端的比特交织器 | |
| CN102257834B (zh) | 光传送网背板时分到空分位宽转换方法及背板 | |
| CN113141620B (zh) | 一种FlexE业务处理方法和装置 | |
| US6680938B1 (en) | Method and apparatus for cross-connecting data streams with efficient memory utilization and transparent protocol conversion | |
| CN103312577A (zh) | 一种处理mac数据的方法及装置 | |
| CN102055549A (zh) | 一种长期演进系统中的速率匹配装置及方法 | |
| CN104902192A (zh) | 多路信号的传输方法及设备 | |
| CN113473267B (zh) | 数据传输方法、装置及通信装置 | |
| JP6120958B2 (ja) | 業務オーバーヘッドの処理方法、装置及びシステム | |
| CN106063208B (zh) | 一种数据处理方法和装置 | |
| CN103856283A (zh) | 一种40g以太网的编码装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |