CN101483504A - 一种空分、时分交叉实现方法及装置 - Google Patents
一种空分、时分交叉实现方法及装置 Download PDFInfo
- Publication number
- CN101483504A CN101483504A CNA2009100780252A CN200910078025A CN101483504A CN 101483504 A CN101483504 A CN 101483504A CN A2009100780252 A CNA2009100780252 A CN A2009100780252A CN 200910078025 A CN200910078025 A CN 200910078025A CN 101483504 A CN101483504 A CN 101483504A
- Authority
- CN
- China
- Prior art keywords
- data
- time slot
- time
- division
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13076—Distributing frame, MDF, cross-connect switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种空分、时分交叉实现方法及装置,涉及通信领域,解决了在实现空分、时分交叉时,资源浪费、成本和功耗高这一问题。解决方案为:从输入的多通道数据中提取一个通道的待处理数据;将所述待处理数据插入到预先设定的通道中;从所述通道中选出需要调度时隙的数据,并将所述选出的需要调度时隙的数据插入到数据存储单元中。本发明用于空分、时分交叉。
Description
技术领域
本发明涉及通信领域,尤其涉及一种空分、时分交叉实现方法及装置。
背景技术
空分、时分交叉应用在固定帧结构、字节间插的网络中进行业务调度由来已久,但随着网络规模的不断扩容,交叉容量呈级数地增长。
所谓固定帧结构,意为某个网络帧结构固定为n行X m列,其帧结构和帧长每帧都一样,不会随着时间的改变而改变。
所谓字节间插,意为为了提高某个物理通道的带宽,将其传输的信息在时间上分为x个时间片,每个时间片传输一组信息。
目前实现空分、时分交叉的主要方法为:首先,将输入业务的所有通道的所有时隙全部缓存在一个名为DM(Data Memory数据存储单元)的存储单元中,对于每个输出端口的每个时隙,对应一个名为CM(Config Memory配置存储单元)的存储单元,该配置存储单元用于用户配置调度信息(调度某个通道的每个时隙到该时隙),然后,根据时隙号选出需要的时隙,最后,根据通道号选出对应的通道,实现通道和时隙的任意调度。
该方案的实现原理如下:
以一个M×N(N≤M)交叉为例,表示M个通道交叉到N个通道,每个通道有X个时隙,每个通道按8bit并行数据处理,要实现M×N交叉,需要例化N份M×1交叉,其实现原理如图1所示。
输入的M路(通道)业务按X个时隙循环顺序写入DM,由于每个通道X个时隙,因此DM深度为X,一共有M个通道,每个通道按8bit数据并行处理,因此DM宽度为8*M。各时隙顺序写入DM后。CM中记录了每个输出时隙来自于哪个输入通道的哪个输入时隙信息。在实现的时候,先根据CM配置的输出通道X个时隙来自于输入通道的哪X个时隙,从DM中将数据读出,然后再从M路中选出不同输出时隙来自的输入通道。
该方案采用DM实现时隙调度,由于输入是按顺序写入,而输出是根据用户配置随机读出,因此在所有X个时隙没有完全写入DM时候,不能读出。所以,必须采用两块DM实现,写入DM0区间时,读出DM1数据,写入DM1期间时,读出DM0数据。
另外,还有一种现有实现方案,与上述实现方案类似,也是先进行时序选择,再进行通道选择。不同的是,该方案意识到了DM复制对资源影响很大的问题,对其进行了改进。DM复制数据不在进行1:1的备份,而是进行P:1的备份。即P个通道采用P+1块DM进行交叉,每个时刻都有其中1块DM写入数据,其它P块DM读出数据,由于P块DM独处数据的时刻不一样,导致的P个通道输出数据时刻不一样,采用缓存对不同输出通道进行不同的延时,让每个输出通道最后时隙对其输出。
在实现上述第一方案时,发明人发现现有技术中至少存在如下问题:
DM存储单元将所有通道的所有时隙信息全部缓存,信息存储量大,对其进行备份,资源消耗大,实现成本高,功耗大。
在实现上述第二方案时,发明人发现现有技术中至少存在如下问题:
进行P:1备份,将导致交叉所需延时比第一方案大P倍,在需要进行快速业务调度的场合不适用,另外,该方案实现比较复杂,实现结构不便于随意地方便扩展,不适合当今专用集成电路的快速开发模式。
发明内容
本发明的实施例提供一种能够节省资源,降低实现成本的空分、时分交叉实现方法及装置。
为达到上述目的,本发明的实施例采用如下技术方案:
一种空分、时分交叉实现方法,包括:
从输入的多通道数据中提取待处理数据;
将待处理数据插入到预先设定的通道中;
从预先设定的通道中选出需要调度时隙的数据,并将选出的需要调度时隙的数据插入到数据存储单元中。
本发明实施例提供的空分、时分交叉实现方法,采取先通道后时隙的交叉方法,从输入的多通道数据中提取一个通道的待处理数据;将待处理数据插入到预先设定的通道中;从该通道中选出需要调度时隙的数据,并将选出的需要调度时隙的数据插入到数据存储单元中。因此,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M(M为通道数),节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
一种空分、时分交叉实现装置,包括:
配置存储单元,用于存储调度信息,以及每个时隙需要调度的通道号和时隙号,并控制多路复用器对输入的多通道数据进行先通道后时隙选择;
多路复用器,用于根据配置存储单元从输入的多通道数据中提取待处理数据,插入到预先设定的通道中,再根据配置存储单元从预先设定的通道中选出的需要调度时隙的数据,并将选出的需要调度时隙的数据插入到数据存储单元中。
本发明实施例提供的空分、时分交叉实现装置,利用配置存储单元控制多路复用器在时隙交叉时进行复用,采取先通道后时隙的交叉方法,将选出的数据存入数据存储单元,因此,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M(M为通道数),节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
附图说明
图1为现有技术空分、时分交叉实现方法的原理示意图;
图2为本发明实施例提供的空分、时分交叉实现方法的逻辑流程图;
图3为本发明另一实施例提供的空分、时分交叉实现方法的原理示意图;
图4为本发明实施例提供的空分、时分交叉实现装置的结构框图;
图5为本发明另一实施例提供的空分、时分交叉实现装置的结构框图;
图6为本发明又一实施例提供的空分、时分交叉实现装置的结构框图。
具体实施方式
本发明的实施例提供一种能够节省资源,降低实现成本和功耗的空分、时分交叉实现方法及装置。
下面结合附图对本发明实施例进行详细描述。
如图2所示,本发明实施例提供的空分、时分交叉实现方法,其逻辑步骤为:
S1、从输入的多通道数据中提取待处理数据;
S2、将待处理数据插入到预先设定的通道中;
S3、从预先设定的通道中选出需要调度时隙的数据,并将选出的需要调度时隙的数据插入到数据存储单元中。
易于理解的是,S1至S3可并行重复,以同时交叉处理多个数据。
本步骤为该方法的逻辑流程步骤,作为电路,实际为电路的并行过程。
本发明实施例提供的空分、时分交叉实现方法,采取先通道后时隙的交叉方法,从输入的多通道数据中提取一个通道的待处理数据;将待处理数据插入到预先设定的通道中;从该通道中选出需要调度时隙的数据,并将选出的需要调度时隙的数据插入到数据存储单元中。因此,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M(M为通道数),节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
本发明另一实施例提供的空分、时分交叉实现方法,实现原理如图3所示,以一个M×N(N≤M)交叉为例,代表M个通道交叉到N个通道,每个通道有X个时隙,每个通道按8bit并行数据处理。
本发明实施例的特点在于先进行通道选择,再进行时隙选择。这样,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M。
对于一个M×N的交叉,只需要设计一个M×1的交叉,然后例化N份。下面,就一个M×1交叉进行详细描述。
对于一个输出通道的X个时隙,每个时隙都有一个自己的配置存储单元,用于用户配置其需要将哪个通道的哪个时隙调度到该时隙。本发明实施例在进行业务调度的时候,所有X个时隙存储的业务信息并行执行,根据配置存储单元的配置,每个时隙对应一个多路复用器(MUX,8个M选1),先从输入的M路数据中选出各时隙需要调度的各通道,然后再从各通道的X个时隙中选取配置存储单元配置的各时隙,将各通道的各时隙的数据按X个时隙顺序存入数据存储单元,由于不再需要将所有通道信息全部存储,每个时隙只需要8bit的存储单元,而不再是现有技术的8×M bit。
当X个时隙全部存入后,切换到另一块数据存储单元继续存入,同时,刚已经存入的数据可以顺序输出,输出的数据就是调度完成后的数据。
本发明实施例提供的空分、时分交叉实现方法,采取先通道后时隙的交叉方法,对于输出的每一个通道的每一个时隙,根据配置存储单元,先从输入的M个通道中选出该时隙需要调度的通道;再从该通道中选出需要调度的时隙,将最终选出的时隙数据存入数据存储单元,每个时隙对应电路并行执行,当一轮时隙循环结束后,将数据存储单元中缓存的数据顺序输出。因此,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M,节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
具体的,举出下面的实施例一、二。
实施例一
本发明实施例一提供的空分、时分交叉实现方法,以多比特业务并行调度为例进行说明。具体以一个实现128×128通道,每个通道16个时隙,按8比特并行处理的无阻塞交叉为例。
先进行128×1交叉,再例化128份,具体为:
先设计一个128选1多路复用器(MUX),将其例化8份,产生一个时隙的多路复用器,共16个时隙,还需要再例化16次,每个时隙对应一个。
再设计配置存储单元,16个时隙,每个时隙存储的调度信息包括输出时隙来自的输入通道和输入时隙,对于本实施例一,128个通道需要7bit信息编码,16个时隙需要4bit信息编码,即每个时隙需要11bit信息编码,对于一个输出通道,需要16*11 bit寄存器作为配置存储单元。用户可以按顺序分别配置各时隙配置存储单元信息。配置存储单元配置结束后,进入工作状态,每个时隙对应的配置信息同时控制各个时隙的通道选择和数据存储单元写入时刻。
最后设计每个时隙需要8bit的数据存储单元,16个时隙,需要16*8bit寄存器作为数据存储单元,每8bit为1组,对应1个时隙。每个时隙对应的数据存储单元的操作方式一致,如下:
数据存储单元的输入来自多路复用器后的数据,采用时隙号控制写入时刻,比如0时隙的数据存储单元要求调度来自3通道的8时隙的数据,则多路复用器完成从128个通道中选出3通道的数据,然后根据时隙计数器控制在第8时隙将数据写入数据存储单元。经过X个时隙后,所有X个时隙对应的数据存储单元的信息存储已经全部更新,可以按顺序直接输出,就是用户需要调度的业务了。
本发明实施例一提供的空分、时分交叉实现方法,采取先通道后时隙的交叉方法,对于输出的每一个通道的每一个时隙,根据配置存储单元,先从输入的M个通道中选出该时隙需要调度的通道;再从该通道中选出需要调度的时隙,将最终选出的时隙数据存入数据存储单元,每个时隙对应电路并行执行,当一轮时隙循环结束后,将数据存储单元中缓存的数据顺序输出。这样一来,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M,节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
实施例二
本发明实施例二提供的空分、时分交叉实现方法,以单比特业务独立调度为例进行说明。具体以一个实现128×128通道,每个通道16个时隙,其输入8bit并行数据需要按bit进行无阻塞交叉为例。
先进行128×1交叉,包括如下3个部分:
先设计一个128选1的多路复用器(MUX),将其例化8份,产生一个时隙的多路复用器。16个时隙,还需要再例化16次,每个时隙一个。每个时隙对应的8个多路复用器的选择端不再来自同一个控制信息,而是来自8个不同的控制信号。
再设计配置存储单元,16个时隙,每个时隙存储的调度信息包括输出时隙来自的输入通道和输入时隙,对于本实施例二,128个通道需要7bit信息编码,16个时隙需要4bit信息编码,即每个时隙的每个bit需要11bit信息编码,1个时隙8个bit,需要8*11bit寄存器,对于一个输出通道,需要16*8*11 bit寄存器作为配置存储单元。用户可以按顺序分别配置各时隙配置存储单元信息。配置存储单元配置结束后,进入工作状态,每个时隙对应的配置信息同时控制各个时隙的各bit的通道选择和数据存储单元写入时刻。
最后设计每个时隙需要8bit的数据存储单元,16个时隙,需要16*8bit寄存器作为存储单元,每8个1组,对应1个时隙。每个时隙对应的数据存储单元的操作方式一致,如下:
数据存储单元的输入来自多路复用器后的数据,采用时隙号控制写入时刻,比如0时隙的数据存储单元要求调度来自3通道的8时隙的数据,则多路复用器完成从128个通道中选出3通道的数据,然后根据时隙计数器控制在第8时隙将数据写入数据存储单元。每个时隙对应的8bit存储单元的写入时刻控制也不再来自同一个控制信息,而是来自不同控制信号。
经过X个时隙后,所有X个时隙对应的数据存储单元信息存储已经全部更新,可以按顺序直接输出,就是用户需要调度的业务了。
本发明实施例二提供的空分、时分交叉实现方法,采取先通道后时隙的交叉方法,对于输出的每一个通道的每一个时隙,根据配置存储单元,先从输入的M个通道中选出该时隙需要调度的通道;再从该通道中选出需要调度的时隙,将最终选出的时隙数据存入数据存储单元,每个时隙对应电路并行执行,当一轮时隙循环结束后,将数据存储单元中缓存的数据顺序输出。这样一来,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M,节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
如图4所示,本发明实施例提供的空分、时分交叉实现装置,该装置包括:
配置存储单元401,用于存储调度信息,以及每个时隙需要调度的通道号和时隙号,并控制多路复用器402对输入的多通道数据进行先通道后时隙选择;
多路复用器402,用于根据配置存储单元401从输入的多通道数据中提取待处理数据,插入到预先设定的通道中,再根据配置存储单元401从预先设定的通道中选出的需要调度时隙的数据,并将选出的需要调度时隙的数据插入到数据存储单元中。
本发明实施例提供的空分、时分交叉实现装置,利用配置存储单元402控制多路复用器401进行先通道后时隙的交叉。因此,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M(M为通道数),节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
其中,如图5所示,配置存储单元401包括:
接口模块401A,用于顺序写入或读出用户调度信息;
逻辑模块401B,用于并行访问所有调度信息。
本发明又一实施例提供的空分、时分交叉实现装置,在上书实施例的基础上,如图6所示,该装置还包括:
数据存储单元403,用于存储调度后的数据。
数据输出单元404,用于将数据存储单元中的数据输出。
本发明实施例提供的空分、时分交叉实现装置,利用配置存储单元402控制多路复用器401进行先通道后时隙的交叉调度,将调度后的数据存入数据存储单元403,并由数据输出单元404将该数据输出。因此,在进行时隙选择的时候,需要存储的信息就非常少了,仅为现有技术的1/M(M为通道数),节省了资源,降低实现成本和功耗,且扩容工作量小,对特定用途集成电路的工艺依赖性小。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1、一种空分、时分交叉实现方法,其特征在于,包括:
从输入的多通道数据中提取待处理数据;
将所述待处理数据插入到预先设定的通道中;
从所述预先设定的通道中选出需要调度时隙的数据,并将所述选出的需要调度时隙的数据插入到数据存储单元中。
2、根据权利要求1所述的空分、时分交叉实现方法,其特征在于,所述从输入的多通道数据中提取待处理数据包括:
从输入的多通道数据中提取一个通道的待处理数据。
3、根据权利要求1所述的空分、时分交叉实现方法,其特征在于,所述步骤“从输入的多通道数据中提取待处理数据”、“将所述待处理数据插入到预先设定的通道中”、“从所述预先设定的通道中选出需要调度时隙的数据,并将所述选出的需要调度时隙的数据插入到数据存储单元中”可并行重复,以同时处理多个通道数据的空分、时分交叉。
4、根据权利要求3所述的空分、时分交叉实现方法,其特征在于,所述并行重复为通过多个时隙对应电路并行执行。
5、根据权利要求1所述的空分、时分交叉实现方法,其特征在于,所述空分、时分交叉实现方法还包括:
将所述数据单元中存储的数据输出。
6、根据权利要求5所述的空分、时分交叉实现方法,其特征在于,所述将所述数据单元中存储的数据输出还包括:
将所述数据单元中存储的数据按照通道和时隙输出。
7、一种空分、时分交叉实现装置,其特征在于,包括:
配置存储单元,用于存储调度信息,以及每个时隙需要调度的通道号和时隙号,并控制多路复用器对输入的多通道数据进行先通道后时隙选择;
多路复用器,用于根据所述配置存储单元从输入的多通道数据中提取待处理数据,插入到预先设定的通道中,再根据所述配置存储单元从所述预先设定的通道中选出的需要调度时隙的数据,并将所述选出的需要调度时隙的数据插入到数据存储单元中。
8、根据权利要求7所述的空分、时分交叉实现装置,其特征在于,所述配置存储单元,包括:
接口模块,用于顺序写入或读出用户调度信息;
逻辑模块,用于并行访问所有调度信息。
9、根据权利要求7所述的空分、时分交叉实现装置,其特征在于,所述空分、时分交叉实现装置还包括:
数据存储单元,用于存储调度后的数据。
10、根据权利要求9所述的空分、时分交叉实现装置,其特征在于,所述空分、时分交叉实现装置还包括
数据输出单元,用于将所述数据存储单元中的数据输出。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100780252A CN101483504B (zh) | 2009-02-10 | 2009-02-10 | 一种空分、时分交叉实现方法及装置 |
EP20100001368 EP2217002B1 (en) | 2009-02-10 | 2010-02-10 | Method for implementing space division cross-connect and time division cross-connect and a device thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100780252A CN101483504B (zh) | 2009-02-10 | 2009-02-10 | 一种空分、时分交叉实现方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101483504A true CN101483504A (zh) | 2009-07-15 |
CN101483504B CN101483504B (zh) | 2012-05-23 |
Family
ID=40880451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100780252A Active CN101483504B (zh) | 2009-02-10 | 2009-02-10 | 一种空分、时分交叉实现方法及装置 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP2217002B1 (zh) |
CN (1) | CN101483504B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111177142A (zh) * | 2018-11-13 | 2020-05-19 | 深圳市中兴微电子技术有限公司 | 一种数据转换方法及装置、设备和存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112069085B (zh) * | 2019-06-10 | 2023-06-02 | 苏州库瀚信息科技有限公司 | 双模式闪存控制器和双模式存储器通信的系统、方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3197607B2 (ja) * | 1992-05-13 | 2001-08-13 | 富士通株式会社 | 時間スイッチ装置 |
US7292568B2 (en) * | 2002-06-27 | 2007-11-06 | Alcatel-Lucent Canada Inc. | Timeslot interchange switch |
CN1317842C (zh) * | 2003-07-17 | 2007-05-23 | 深圳市中兴通讯股份有限公司 | 用于同步数字传输系统的超大规模交叉连接装置 |
ATE371323T1 (de) * | 2004-04-05 | 2007-09-15 | Alcatel Lucent | Schaltmatrix für ein telekommunikationsnetzwerkelement |
CN1233118C (zh) * | 2004-07-07 | 2005-12-21 | 西安邮电学院 | 实现高速时分交换的电路模块 |
CN101137246B (zh) * | 2006-10-12 | 2010-09-29 | 中兴通讯股份有限公司 | 用于同步数字传输系统中的超大规模数据交叉连接的方法 |
-
2009
- 2009-02-10 CN CN2009100780252A patent/CN101483504B/zh active Active
-
2010
- 2010-02-10 EP EP20100001368 patent/EP2217002B1/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111177142A (zh) * | 2018-11-13 | 2020-05-19 | 深圳市中兴微电子技术有限公司 | 一种数据转换方法及装置、设备和存储介质 |
CN111177142B (zh) * | 2018-11-13 | 2024-03-01 | 深圳市中兴微电子技术有限公司 | 一种数据转换方法及装置、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
EP2217002A1 (en) | 2010-08-11 |
CN101483504B (zh) | 2012-05-23 |
EP2217002B1 (en) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102932696B (zh) | 一种星载高速数据复接器系统及实现方法 | |
CN101652757B (zh) | 具有两个路径的同步动态随机存取存储器卷积交织器 | |
CN104407809A (zh) | 多通道fifo缓冲器及其控制方法 | |
CN100377072C (zh) | 先进先出存储系统及其方法 | |
CN101093474B (zh) | 利用矢量处理器实现矩阵转置的方法和处理系统 | |
CN101800619A (zh) | 一种基于块交织的交织或解交织方法及其装置 | |
CN105511806A (zh) | 处理写请求的方法和移动终端 | |
CN103677655A (zh) | 一种二维数组数据流在存储器上的读写方法及装置 | |
CN101483504B (zh) | 一种空分、时分交叉实现方法及装置 | |
CN103377686B (zh) | Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法 | |
CN103699399A (zh) | 一种使可部分配置的fpga芯片系统具有高可靠性的方法 | |
CN108337582B (zh) | 基于现场可编程门阵列的时分复用交换系统 | |
CN105611402A (zh) | 一种支持多路pcm音频播放的通道扩展方法 | |
CN101324863B (zh) | 一种同步静态存储器的控制装置及方法 | |
CN103561359A (zh) | 一种光通道数据单元的复接方法和装置 | |
CN101656586B (zh) | 提高同步数字体系虚级联延时补偿缓存效率的方法及装置 | |
CN103593148B (zh) | 一种cdf侧离线话单数据快速存取的方法及装置 | |
US9183908B2 (en) | Method and apparatus for memory access | |
CN111177142A (zh) | 一种数据转换方法及装置、设备和存储介质 | |
CN102521180B (zh) | 一种多通道实时直读存储器结构 | |
CN114995780A (zh) | 先入先出缓冲器及先入先出缓冲器的控制方法 | |
CN103391104A (zh) | 低密度奇偶校验码ldpc编码处理方法及装置 | |
CN1841977B (zh) | 一种光网络高阶开销处理装置及其方法 | |
CN102681970A (zh) | 信号处理器的配置方法及信号处理器 | |
CN101141188B (zh) | 光同步数字传输系统中的交叉矩阵的实现方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |