CN112069085B - 双模式闪存控制器和双模式存储器通信的系统、方法 - Google Patents

双模式闪存控制器和双模式存储器通信的系统、方法 Download PDF

Info

Publication number
CN112069085B
CN112069085B CN201910498525.5A CN201910498525A CN112069085B CN 112069085 B CN112069085 B CN 112069085B CN 201910498525 A CN201910498525 A CN 201910498525A CN 112069085 B CN112069085 B CN 112069085B
Authority
CN
China
Prior art keywords
mode
pam
controller
logic
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910498525.5A
Other languages
English (en)
Other versions
CN112069085A (zh
Inventor
杨国华
许迪
张嘉荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Kuhan Information Technology Co Ltd
Original Assignee
Suzhou Kuhan Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Kuhan Information Technology Co Ltd filed Critical Suzhou Kuhan Information Technology Co Ltd
Priority to CN201910498525.5A priority Critical patent/CN112069085B/zh
Priority to PCT/CN2020/084744 priority patent/WO2020248700A1/zh
Priority to US17/596,377 priority patent/US11397673B2/en
Publication of CN112069085A publication Critical patent/CN112069085A/zh
Application granted granted Critical
Publication of CN112069085B publication Critical patent/CN112069085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种双模式闪存控制器和双模式存储器通信的系统、方法，用于闪存控制器和非易失性存储器之间的通信，当所述控制器和给定通道上的所有设备都设定为传统模式时，所述控制器和给定通道上的所有设备都在传统模式下运行；当所述控制器和给定通道上的所有设备都设定为所述PAM模式下运行时，在有效数据传输阶段，所述控制器可以将命令发送到同一通道上的多个逻辑单元，并且多个逻辑单元可以在同一通道上返回命令和/或状态。

Description

双模式闪存控制器和双模式存储器通信的系统、方法
技术领域
一种具有双模功能的独特非易失性存储器控制器(控制器)，与具有双模功能的一个或多个非易失性存储器设备(或设备)配对，其中从控制器向设备发出命令并将状态从设备返回到控制器的可提高整体性能的新方法。
背景技术
非易失性存储器控制器控制非易失性存储器设备的多个通道(Channel)。每个通道通常由一个或多个芯片使能(Chip Enable，CE)组成，每个CE连接到一个由一个或多个逻辑单元(Logical Unit，LUN)(或晶粒Die)组成的目标(Target)。
在传统的控制器和设备设置中，一旦LUN开始编程或读取操作的数据传输阶段，如果没有先中断所选LUN的操作，同一通道上的其他LUN都无法从控制器接收命令，即使其他LUNs是在另一个CE上。大数据传输的数据传输阶段可能很长。
以ONFI和Toggle NAND闪存为例，在传统的控制器和设备配置中，为了能够在数据输入或输出启动后向其他LUN发出命令，控制器需要执行以下序列。
1.暂停当前的数据传输。
2.等待数据传输到延迟命令，>＝100ns。
3.发出新命令，该命令将包含至少一个命令序列和零个或多个地址序列，>＝100ns。
4.发出命令和地址序列以重新选择原始数据传输LUN，>＝100ns。
5.等待命令和/或地址到数据传输延迟，>＝400ns。
6.恢复数据传输。
这个序列是高价的，花费超过700ns。由于暂停和/或中断数据传输会产生大量开销，因此需要创建允许向连接到同一通道上的不同CE的LUN发出命令的替代方法，以提高整体性能。
发明内容
本发明提供了一种允许控制器和设备在有效数据传输阶段彼此通信的创新且有效的方法。在本发明的一个实施例中，添加新的接口信号用于命令/地址和状态检查。在另一个实施例中，不需要新的引脚，使得该设计可以保持与当前标准的向后兼容性，例如当使用闪存时的开放式NAND闪存接口(ONFI)或 Toggle标准。
在本发明的一个实施例中，控制器和设备都可以以两种模式运行。一种模式是传统的控制器和设备配置模式。在第二种模式，并行访问模式(Parallel Access Mode，PAM)中，控制器和设备都知道彼此的并行访问命令和数据传输功能。在一种可能的实现中，设备实现了一个模块，该模块将来自命令/状态总线的命令和来自数据总线的数据转换成符合内部ONFI标准的信号。设备还实现了一个模块，该模块将设备状态返回转换为命令/状态总线格式。在PAM中，设备的LUN可以处于三种状态之一：正常状态、PAM数据传输状态或PAM命令接收状态。一旦LUN启动数据传输后，控制器可以使用现有和/或新功能和/ 或接口将有效LUN置于并行访问数据传输状态。此后，控制器可以使用现有和 /或新功能和/或接口向同一通道上的另一个LUN发出命令。
在该实施例中，设备具有模式寄存器以指示其是在传统模式下还是PAM模式下运行，和PAM状态寄存器以指示LUN是处于正常状态、并行访问数据传输状态还是并行访问命令接收状态。
附图说明
附图仅示出了本发明的示例性实施例，因此不限制其范围，因为本发明的概念适用于其他同等有效的实施例。
图1示出了一个双模式控制器同时控制两个有不同模式非易失性存储器的通道。通道一有运行在PAM模式的非易失性存储器。通道二有运行在传统模式下的非易失性存储器。
图2示出了一实施例中控制器及其一个通道。
图3示出了一实施例中用于控制器通道中的一个通道的双模式命令和数据传输逻辑。
图4(A)示出了一实施例中用于具有PAM能力的设备的每个LUN的PAM 逻辑模块。
图4(B)示出了一实施例中实现保持具有ONFI标准接口的设备的向后兼容性的示例。
图5中示出一实施例中命令/状态总线和数据总线的时序图。
图6示出了使用ONFI来激活处于数据传输阶段的LUN的PAM数据传输状态的控制器的一种可能实现的时序图。
图7示出了使用ONFI的控制器和设备的正常数据传输的时序图。
图8示出了使用ONFI向其他使用ALE和CLE作为数据线并且使用WE# 作为选通线的LUN发出命令的控制器一种可能实现的时序图。
图9示出了PAM模式下的LUN返回状态的一种可能实现的时序图。
图10示出了使用ONFI在PAM数据传输状态下重新获得对LUN的控制的控制器一种可能实现的时序图。
图11示出了一实施例中利用PAM模式系统的通道上实现的性能改进的时序图。
图12(A)示出了一实施例中PAM模式利用类似I2C命令/状态总线发出命令的实现方式的时序图。
图12(B)示出了一实施例中PAM模式利用类似I2C命令/状态总线接收状态的实现方式的时序图。
具体实施方式
图1示出了控制两个不同通道的控制器，一个通道所有的LUN在传统模式下，一个通道所有的LUN在并行访问操作模式中。配置控制器以打开PAM的一种方法是通过寄存器设置。控制器控制的每个LUN都可以单独配置。
配置设备以打开PAM的一种方法是通过ONFI标准的SET FEATURES命令。
检查设备是否能够处理PAM及其当前操作模式的一种方法是通过ONFI标准的GETFEATURES命令。
图2提供了控制器及其一个通道的实施例。控制器的每个通道都有一个逻辑模块，用于控制命令/状态总线以及数据总线操作。双模式命令和数据传输逻辑可以生成符合ONFI标准的命令和数据传输，也可以生成PAM命令、状态和数据传输。在该实施例中，ONFI接口总线是命令/状态总线和数据总线的子集。在其他实现方式中，命令/状态和数据总线可以仅使用ONFI接口信号来实现。控制器驱动的命令和数据类型可由控制器的PAM寄存器配置。
在该实施例中，通道连接到两个设备，每个设备包含两个目标，从而在通道上产生四个目标。每个目标包含一个LUN。支持PAM的设备的每个LUN都有一个PAM逻辑模块，其可将命令/状态和数据总线命令转换为符合ONFI接口的内部信号。每个LUN的PAM逻辑模块由每个设备的PAM寄存器配置。
图3提供了用于控制器通道中的一个通道的双模式命令和数据传输逻辑的实施例。在该实施例中，PAM寄存器启用和禁用传统模式命令和数据传输逻辑以及PAM命令/状态和数据传输逻辑。传统模式命令和数据传输逻辑生成符合 ONFI接口的命令和数据。PAM命令和数据传输逻辑生成新的命令/状态总线和数据传输接口，该接口可以是现有ONFI接口信号的超集。
图4(A)提供了用于具有PAM能力的设备的每个LUN的PAM逻辑模块的实施例。设备的PAM寄存器配置PAM逻辑模块。该实施例包括状态寄存器、命令解码逻辑、数据路径处理逻辑和状态返回逻辑。图4(B)提供实现保持具有ONFI标准接口的设备的向后兼容性的示例。在这种情况下，PAM逻辑模块包括设备的PAM寄存器，用于配置PAM逻辑模块。命令总线到ONFI的转换逻辑，状态返回转换逻辑，以及通道总线和CE多路复用逻辑。在传统模式操作期间，LUN将通过ONFI接口正常接收命令。在PAM操作中，LUN将通过命令/状态总线接收命令并返回状态，并在数据总线上传输数据。命令通过命令总线到ONFI转换逻辑内部转换为符合ONFI的命令。状态通过状态返回转换逻辑重新路由。
在本发明的一个实施例中，设计的命令/状态总线和数据总线是ONFI接口信号的超集。所有命令和状态都在命令/状态总线上发出并返回。数据总线仅用于数据传输。一旦通道上的LUN开始了数据传输，同一通道上的其他LUN可以继续接收不需要立即数据传输和返回状态的命令。
图5中示出了上一段中所描述的实施方案的命令/状态总线和数据总线的时序图。控制器首先启动LUN0的数据传输。由于LUN0的数据传输正在数据总线上进行，因此控制器继续向LUN1和LUN2发出命令，并检查它们的状态。设备返回命令/状态总线上的状态。一旦LUN0数据传输完成后，控制器会向 LUN1发出另一个数据传输命令，并在数据总线上启动LUN1数据传输。
在本发明的另一个实施例中，命令/状态总线由现有例如ALE、CLE、WE #的ONFI接口引脚的子集构成。可以将设备置于PAM状态，以便设备知道何时监听PAM命令发出序列并在命令/状态总线上返回状态。状态寄存器可用于区分正常状态、PAM数据传输状态和PAM命令状态。
图6是使用ONFI来激活处于数据传输阶段的LUN的PAM数据传输状态的控制器的一种可能实现的时序图。在LUN开始数据传输后，控制器通过保持 DQS和RE静态来暂停数据传输。在满足所有相关的ONFI时序要求后，控制器驱动ALE和CLE为高电平(HIGH)并切换WE#。PAM中设备的有效LUN 将监视此情况，并在数据传输暂停期间使用WE#锁定ALE和CLE均为高电平的条件。在进入PAM数据传输状态后CE#被置为高电平，并且该LUN将忽略 CLE、ALE和WE#线路上进一步的有效，但继续正常处理所有其他信号，直到它收到退出PAM数据传输状态条件为止。然后，控制器恢复数据传输，并准备通过PAM命令接收状态操作向其他目标上的LUN发出命令。
图7是使用ONFI的控制器和设备的正常数据传输的时序图，如果图2所示的PAM未有效。
图8是使用ONFI向其他使用ALE和CLE作为数据线并且使用WE#作为选通线的LUN发出命令的控制器一种可能实现的时序图。控制器首先通过禁用目标的CE#来选择另一个目标。在CE#被禁用后，控制器将在保持CLE和ALE 为高电平的情况下选通WE#一次。PAM中的LUN将监视此情况，如果检测到则将进入PAM命令接收状态。在此状态下，所选目标的LUN将忽略RE#， DQS和DQ上的所有有效。在这种状态下，命令将在CLE和ALE线上传输两位数据，WE#为选通。如果CE上有多个LUN，控制器可以首先发送诸如“CHANGE READ COLUMNENHANCED”之类的命令来选择一个有效LUN。控制器完成命令传输后，通过重新使能CE#取消选择该目标。
图9是PAM LUN返回状态的一种可能实现的时序图。在该实现中，CLE 和ALE是双向信号。在PAM命令状态下，在发出命令并且已满足操作的适当时间后，控制器会向所选LUN发送一个切换到输出命令。经过一段适当的等待时间后，设备应立即驱动ALE和CLE。控制器将使用WE#作为选通一次接收 2位数据。
图10是使用ONFI在PAM数据传输状态下重新获得对LUN的控制的控制器一种可能实现的时序图。如果数据传输LUN仍处于数据传输阶段，则可以使用DQS和RE#保持静态来暂停数据传输。在满足所有相关的ONFI时序参数后，控制器将驱动CE#为低电平(LOW)，驱动CLE和ALE为高电平，并选通WE#。如果LUN不再传输数据，则控制器将CE#驱动为低电平，驱动CLE 和ALE为高电平，并选通WE#。PAM数据传输状态中的LUN将监视上述条件，然后在检测到它们时返回正常操作状态。
图11是示出可以在图1所示的系统的通道上实现的性能改进的时序图，该系统使用图6至图10所示的PAM序列。使用此技术，当第一个LUN处于PAM 数据传输模式时，控制器可以向多个备选LUN发送命令，直到数据传输完成，或者控制器希望重新获得对数据传输LUN的控制为止。
图12是本发明的一个实施例的时序图，其中命令/状态总线的实现方式是使用具有一个时钟(SCL)线和多个数据(SDA)线的高速I2C类协议。数据总线上数据线(DQ)和数据选通线(DQS)分开。图12(A)示出了在数据总线上正在进行有效数据传输时命令/状态总线同时发出命令。图12(B)示出了在数据总线上进行有效数据传输时命令/状态总线同时读取状态。

Claims (10)

1.一种通信系统，包括：
非易失性存储器控制器，其可在传统模式和并行访问PAM模式两种模式下运行，包括：
一个或多个通道的控制逻辑，每个控制逻辑包括：
一个设置传统模式或PAM模式的配置逻辑；
一个或多个PAM状态寄存器和PAM实现逻辑；
一个或多个双模式控制逻辑和双模式复用逻辑；
非易失性存储器设备，其可在传统模式和PAM模式两种模式下运行，包括：
一个或多个逻辑单元，每个逻辑单元包括：
一个设置传统模式或PAM模式的配置逻辑；
一个或多个PAM状态寄存器和PAM实现逻辑；
双模式复用逻辑；
一个或多个通道，包括实现所述非易失性存储器控制器和所述非易失性存储器设备之间的命令发送、状态接收和数据传输的通信总线；
因此，当所述控制器和给定通道上的所有设备都设定为传统模式时，所述控制器和给定通道上的所有设备都在传统模式下运行；当所述控制器和给定通道上的所有设备都设定为所述PAM模式下运行时，在有效数据传输阶段，所述控制器可以将命令发送到同一通道上的多个逻辑单元，并且多个逻辑单元可以在同一通道上返回命令和/或状态。
2.如权利要求1所述的系统，其特征在于，实现设置传统模式或PAM模式的配置逻辑包括：模式寄存器和/或可配置的管脚。
3.如权利要求1所述的系统，其特征在于，所述每个通道实现命令发送、状态接收和数据传输的通信总线包括：符合非易失性存储器接口标准的总线，和/或一个或多个：命令总线、状态总线、数据传输总线。
4.如权利要求3所述的系统，其特征在于，所述非易失性存储器接口标准是用于NAND闪存的ONFI或Toggle。
5.如权利要求1所述的系统，其特征在于，所述控制器可同时与至少一个具有传统模式和PAM模式的非易失性存储器设备通信。
6.如权利要求1所述的系统，其特征在于，所述通道的有效数据传输阶段是当数据被输入到所述设备的逻辑单元或数据正从所述设备的逻辑单元输出时。
7.如权利要求2所述的系统，其特征在于，所述模式寄存器指示所述控制器或所述设备是在传统模式下还是PAM模式下运行；所述PAM状态寄存器指示所述逻辑单元是处于正常状态、PAM传输状态还是PAM命令接收状态。
8.一种通信方法，采用如权利要求1所述的系统，实现非易失性存储器控制器与非易失性存储器设备配置操作模式，包括：
所述控制器检查所述设备里的逻辑单元是否支持PAM模式；
所述控制器检查所述设备现在是在传统模式还是PAM模式；
所述控制器通过PAM寄存器将所述设备配置为传统模式或PAM模式。
9.一种通信方法，采用如权利要求1所述的系统，实现非易失性存储器控制器与非易失性存储器设备之间的通信，所述控制器向所述设备中的一个逻辑单元传输数据的同时：
向其他一个或多个逻辑单元发出命令；
获取所述设备所在的同一个通道上任意的其他一个或多个逻辑单元的状态；
将该其他一个或多个逻辑单元当前的状态返回至所述控制器；
当该一个逻辑单元传输数据完成，所述控制器向该其他一个或多个逻辑单元传输数据。
10.如权利要求9所述的方法，其特征在于，还包括：所述控制器将所述设备配置为PAM模式。
CN201910498525.5A 2019-06-10 2019-06-10 双模式闪存控制器和双模式存储器通信的系统、方法 Active CN112069085B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910498525.5A CN112069085B (zh) 2019-06-10 2019-06-10 双模式闪存控制器和双模式存储器通信的系统、方法
PCT/CN2020/084744 WO2020248700A1 (zh) 2019-06-10 2020-04-14 双模式闪存控制器和双模式存储器通信的系统、方法
US17/596,377 US11397673B2 (en) 2019-06-10 2020-04-14 Method and system for communication between dual-mode flash memory controller and dual-mode memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910498525.5A CN112069085B (zh) 2019-06-10 2019-06-10 双模式闪存控制器和双模式存储器通信的系统、方法

Publications (2)

Publication Number Publication Date
CN112069085A CN112069085A (zh) 2020-12-11
CN112069085B true CN112069085B (zh) 2023-06-02

Family

ID=73657986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910498525.5A Active CN112069085B (zh) 2019-06-10 2019-06-10 双模式闪存控制器和双模式存储器通信的系统、方法

Country Status (3)

Country Link
US (1) US11397673B2 (zh)
CN (1) CN112069085B (zh)
WO (1) WO2020248700A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958152A (zh) * 2010-10-19 2011-01-26 华中科技大学 一种nand flash控制器及其应用
CN102541678A (zh) * 2011-12-30 2012-07-04 中国人民解放军国防科学技术大学 多通道与非型快闪并行存储控制器
CN104035898A (zh) * 2014-06-04 2014-09-10 同济大学 一种基于vliw类型处理器的访存系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7428603B2 (en) 2005-06-30 2008-09-23 Sigmatel, Inc. System and method for communicating with memory devices via plurality of state machines and a DMA controller
CN101483504B (zh) 2009-02-10 2012-05-23 华为技术有限公司 一种空分、时分交叉实现方法及装置
US9471484B2 (en) * 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9798686B2 (en) * 2014-11-19 2017-10-24 Silicon Laboratories Inc. Slave side bus arbitration
US10838656B2 (en) 2016-12-20 2020-11-17 Mediatek Inc. Parallel memory access to on-chip memory containing regions of different addressing schemes by threads executed on parallel processing units
KR102387977B1 (ko) 2017-11-29 2022-04-19 삼성전자주식회사 적어도 두 개의 채널들을 통해 시스템 온 칩과 통신하는 메모리 장치, 이를 포함하는 전자 장치, 그리고 전자 장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958152A (zh) * 2010-10-19 2011-01-26 华中科技大学 一种nand flash控制器及其应用
CN102541678A (zh) * 2011-12-30 2012-07-04 中国人民解放军国防科学技术大学 多通道与非型快闪并行存储控制器
CN104035898A (zh) * 2014-06-04 2014-09-10 同济大学 一种基于vliw类型处理器的访存系统

Also Published As

Publication number Publication date
US11397673B2 (en) 2022-07-26
US20220206939A1 (en) 2022-06-30
WO2020248700A1 (zh) 2020-12-17
CN112069085A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
US10642769B2 (en) Serial peripheral interface daisy chain mode system and apparatus
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
CN108920173B (zh) 一种配置均衡时间的方法、芯片和通信系统
EP3859542A1 (en) Spi broadcast mode
EP1820110B1 (en) Multimedia card interface method, computer program product and apparatus
CN111816627B (zh) 一种存储封装芯片及其引脚复用方法
WO2018223926A1 (zh) 驱动控制方法、组件及显示装置
US20230161516A1 (en) Control method for requesting status of flash memory, flash memory system
JP2008521080A5 (zh)
CN112069085B (zh) 双模式闪存控制器和双模式存储器通信的系统、方法
CN113626359A (zh) 一种服务器的闪存芯片的信号切换装置及方法
US20120221825A1 (en) Nonvolatile memory system and feature information setting method
US9009423B2 (en) Serially connected memory having subdivided data interface
US20040186941A1 (en) Link bus between control chipsets and arbitration method thereof
KR100266963B1 (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치
JPH113596A (ja) 同一のモノリシック集積回路上に配置された２つ一組のメモリ
CN101021826A (zh) 桥接装置及其相关的电子系统与接口控制方法
US11880332B2 (en) Bus system with controllable communication priority
KR20190097809A (ko) I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
US10977196B2 (en) Communication interface control system
JP2001320390A (ja) シリアルバス制御装置及び制御方法
US20220188254A1 (en) Methods for identifying target slave address for serial communication interface
KR100439030B1 (ko) 직렬통신 구동 칩의 컨트롤러 회로
CN101520762B (zh) 一种多路串行总线控制方法以及系统和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20240218

Granted publication date: 20230602