CN108574695A - 协议复用芯片和协议复用方法 - Google Patents

Abstract

本发明提供了一种协议复用芯片和协议复用方法，属于网络通信技术领域。其中，协议复用芯片包括：支持10GBase‑KR PCS协议的第一编码模块，支持16G Fiber Channel PCS协议的第二编码模块，分别与第一编码模块和第二编码模块连接的编码选择模块，支持10GBase‑KR PCS协议的第一解码模块，支持16G Fiber Channel PCS协议的第二解码模块，分别与第一解码模块和第二解码模块连接的解码选择模块，编码选择模块接第一使能信号线，解码选择模块接第二使能信号线。本发明实施例提供的协议复用芯片和协议复用方法，能够在同一架构下，实现按照10GBase‑KR PCS协议和16G Fiber Channel PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

Description

协议复用芯片和协议复用方法

技术领域

本发明涉及网络通信技术领域，具体而言，涉及一种协议复用芯片和协议复用方法。

背景技术

以太网是基于数据帧传输的计算机局域网。随着以太网技术的不断发展，以太网技术的应用由最初的局域网，已经扩展到了城域网和广域网，应用范围及其广泛。

Fiber Channel(光纤通道)计数是一种能够为存储设备、IP数据网、音频流等应用提供高速数据传输的骨干网络技术。经过多年的发展，现在已经成为一项完备的、高速的、高扩展性的网络技术。

以太网和Fiber Channel都是具有广泛应用的协议，在一些复杂应用场景下，需要能够实现以太网和Fiber Channel两种协议，并在这两者之间能进行动态切换。现有技术在解决这个问题时，均是分别实现了两种协议，也就是在同一架构下，仅能单独实现10GBase-KR PCS(10GBase-KR Physical Coding Sublayer，10G背板以太网物理编码子层)协议或者单独实现16G Fiber Channel PCS(16GBase Fiber Channel Physical Coding Sublayer，16G光纤通道物理编码子层)协议下的数据传输，占用了大量逻辑资源，增加了芯片的使用成本。

发明内容

针对上述现有技术中存在的问题，本发明提供了一种协议复用芯片和协议复用方法，以缓解现有技术中存在的逻辑资源浪费、芯片使用成本高的问题。

第一方面，本发明实施例提供了一种协议复用芯片，包括：支持10GBase-KR PCS协议的第一编码模块，支持16G Fiber Channel PCS协议的第二编码模块，分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，支持10GBase-KR PCS协议的第一解码模块，支持16G Fiber Channel PCS协议的第二解码模块，分别与所述第一解码模块和第二解码模块连接的解码选择模块，所述编码选择模块接第一使能信号线，所述解码选择模块接第二使能信号线；

所述第一编码模块和第二编码模块，用于对发送通路中的发送数据进行编码；所述第一解码模块和第二解码模块，用于对接收通路中的接收数据进行解码；

所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者第二编码模块对所述发送数据进行编码；

所述解码选择模块，用于接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述第一解码模块或者第二解码模块对所述接收数据进行解码。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述芯片还包括与所述第一编码模块和第二编码模块连接的加扰模块以及与所述加扰模块连接的发送变速箱；

所述加扰模块，用于以所述第一编码模块或第二编码模块输出的编码数据作为输入进行加扰处理；

所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述芯片还包括：发送端异步FIFO模块和异步时钟选择模块；

所述发送端异步FIFO模块的输入端与所述异步时钟选择模块连接，所述发送端异步FIFO模块的输出端与所述编码选择模块连接，用于对发送通路接收到的初始数据进行跨时钟域处理；

所述异步时钟选择模块连接第三使能信号线，用于接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码选择模块。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述芯片还包括与所述发送变速箱连接的发送端极性控制模块；

所述发送端极性控制模块，用于以所述发送变速箱输出的变速数据进行反转处理。

结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述芯片还包括依次连接的接收端极性控制模块、同步头检测模块、接收变速箱和解扰模块；

所述接收端极性控制模块，用于对接收通道接收的初始数据进行反转处理；

所述同步头检测模块，用于以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

所述接收变速箱，用于以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

所述解扰模块，用于以所述接收变速箱输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给所述解码选择模块。

结合第一方面的第四种可能的实施方式，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述芯片还包括：与所述第一解码模块和第二解码模块连接的弹性缓存模块；

所述弹性缓存模块，用于以所述第一解码模块或第二解码模块输出的解码数据作为输入进行频率偏差校准处理。

第二方面，本发明实施例还提供了一种协议复用方法，应用于上述的协议复用芯片，所述方法包括：

当存在待发送数据时，使所述编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者第二编码模块对所述发送数据进行编码；

当接收到数据时，使所述解码选择模块接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述第一解码模块或者第二解码模块对所述接收数据进行解码。

结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述方法还包括：

当存在待发送数据时，使所述异步时钟选择模块接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟处理，并将得到的发送数据发送到编码选择模块。

结合第二方面的第一种可能的实施方式，本发明实施例提供了第二方面的第二种可能的实施方式，其中，在第一编码模块或者第二编码模块对所述发送数据进行编码之后，所述方法还包括：

使所述加扰模块以所述编码选择模块输出的编码数据作为输入进行加扰处理；

使所述发送变速箱以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；

使所述发送端极性控制模块以所述发送变速箱输出的变速数据进行反转处理。

结合第二方面，本发明实施例提供了第二方面的第三种可能的实施方式，其中，所述方法还包括：

当接收到数据时，使所述接收端极性控制模块对接收通道接收的初始数据进行反转处理；

使所述同步头检测模块以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

使所述接收变速箱以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

使所述解扰模块以所述接收变速箱输出的变速数据作为输入进行解扰处理，并将解扰处理后得到的接收数据发送给所述解码选择模块，以使所述解码选择模块利用所述第一解码模块或者第二解码模块对所述接收数据进行解码；

在第一解码模块或者第二解码模块对所述接收数据进行解码之后，使所述弹性缓存模块以解码选择模块输出的解码数据作为输入进行频率偏差校准处理。

本发明实施例带来了以下有益效果：

本发明实施例提供的协议复用芯片和协议复用方法，能够在同一架构下，实现按照10GBase-KR PCS协议和16G Fiber Channel PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例所提供的协议复用芯片的结构框图；

图2为本发明一实施例所提供的协议复用方法中发送数据的流程图；

图3为本发明另一实施例所提供的协议复用方法中接收数据的流程图。

图标：10-第三使能信号线；11-异步时钟选择模块；12-发送端异步FIFO模块；13-第一使能信号线；14-编码选择模块；15-第一编码模块；16-第二编码模块；17-加扰模块；18-发送变速箱；19-发送端极性控制模块；20-接收端极性控制模块；21-同步头检测模块；22-接收变速箱；23-解忧模块；24-解码选择模块；25-第一解码模块；26-第二解码模块；27-弹性缓存模块；28-第二使能信号线。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对现有技术在同一架构下仅能单独支持10GBase-KR PCS协议或16G FiberChannel PCS协议的问题，本发明实施例提供了一种协议复用芯片和协议复用方法，可以在同一架构中复用10GBase-KR PCS和16G Fiber Channel PCS。以下首先对本发明的协议复用芯片进行详细介绍。

图1示出了本发明一实施例所提供的协议复用芯片的结构框图，如图1所示，本发明实施例提供了一种协议复用芯片，如图1所示，该协议复用芯片包括：支持10GBase-KRPCS协议的第一编码模块15，支持16G Fiber Channel PCS协议的第二编码模块16，分别与第一编码模块15和第二编码模块16连接的编码选择模块14，用于连接第三使能信号线10的异步时钟选择模块11，与异步时钟选择模块11连接的发送端异步FIFO模块12，与第一编码模块15和第二编码模块16连接的加扰模块17以及依次连接的发送变速箱18和发送端极性控制模块19。

异步时钟选择模块11连接第三使能信号线10，用于接收第三使能信号线10传输的第三使能信号，在第三使能信号的控制下利用发送端异步FIFO模块12对初始数据进行跨时钟域处理，并将得到的发送数据发送到编码选择模块14。

发送端异步FIFO模块12的输入端与所述异步时钟选择模块11连接，发送端异步FIFO模块12的输出端与编码选择模块14连接，用于对发送通路接收到的初始数据进行跨时钟域处理。

编码选择模块14用于接收第一使能信号线13传输的第一使能信号，在第一使能信号的控制下利用第一编码模块15或者第二编码模块16对发送数据进行编码。例如，当编码选择模块14接收到的第一使能信号为1时，利用第一编码模块15对发送数据进行编码；当编码选择模块14接收到的第一使能信号为0时，利用第二编码模块16对发送数据进行编码。

第一编码模块15用于采用10GBase-KR PCS协议的标准对发送通路中的发送数据进行编码。10GBase-KR PCS协议定义了一条通道，采用64b/66b编码方式，速率为10Gb/s。其中K代表背板，R代表64/66B编码，10G则代表通信速率。

第二编码模块16用于采用16G Fiber Channel PCS协议的标准对发送通路中的发送数据进行编码。16G Fiber Channel PCS协议为光缆通道协议。

加扰模块17用于以第一编码模块15或第二编码模块16输出的编码数据作为输入进行加扰处理。

发送变速箱18用于以加扰模块17输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

发送端极性控制模块19用于以发送变速箱18输出的变速数据进行反转处理。

该芯片还包括：支持10GBase-KR PCS协议的第一解码模块25，支持16G FiberChannel PCS协议的第二解码模块26，以及依次连接的接收端极性控制模块20、同步头检测模块21、接收变速箱22、解扰模块23和解码选择模块24，与第一解码模块25和第二解码模块26连接的弹性缓存模块27。

接收端极性控制模块20用于对接收通道接收的初始数据进行反转处理。

同步头检测模块21用于以接收端极性控制模块输出的反转数据作为输入进行包头检测处理。

接收变速箱22用于以同步头检测模块21输出的包头检测数据作为输入对初始数据进行位宽转换处理及频率转换处理。

解扰模块23用于以接收变速箱输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给解码选择模块24。

解码选择模块24分别与第一解码模块25和第二解码模块26连接，并接第二使能信号线28，用于接收第二使能信号线28传输的第二使能信号，在第二使能信号28的控制下利用第一解码模块25或者第二解码模块26对接收数据进行解码。

第一解码模块25用于根据10GBase-KR PCS协议的标准对接收通路中的接收数据进行解码。

第二解码模块26用于根据16G Fiber Channel PCS协议的标准对接收通路中的接收数据进行解码。

弹性缓存模块27用于以第一解码模块25或第二解码模块26输出的解码数据作为输入进行频率偏差校准处理。

利用本发明实施例提供的协议复用芯片发送数据的过程为：

1、发送通路的数据，在进入本发明的PCS之后，如果两端时钟不一致需要跨时钟域，就进入发送端异步FIFO来跨时钟域；否则直接进入绕过。

2、10GBase-KR和16G Fiber Channel虽然都采用64b/66b编码，但具体编码方式并不相同。所以数据在进入编码模块之前，需要根据表征实现协议的寄存器的值来选择相应的编码模块。

3、数据在编码之后，需要进行加扰，来保证直流平衡。由于10GBase-KR和16GFiber Channel的加扰方式相同，所以可以复用同一个加扰模块。

4、数据在加扰之后，需要经过变速箱，来改变数据位宽和时钟频率，以便PMA进行后续处理。由于10GBase-KR和16G Fiber Channel编码之后的数据位宽均为66位，所以可以复用同一个发送变速箱。

5、发送端极性控制模块，用于控制是否反转，两种协议均需要实现，所以可以复用。

利用本发明实施例提供的协议复用芯片接收数据的过程为：

1、接收通路的数据，进入本发明的PCS之后，都要进入接收极性控制模块，来控制是否反转极性。

2、数据在经过接收极性控制模块之后，并不知道哪些位数据组成一个数据包，所以需要通过检测包头，来对接收数据进行定界，并对时钟和位宽进行调整。虽然10GBase-KRPCS和16G Fiber Channel PCS两种协议的编码的数据位宽是一致的，但具体编码方式不一致。所以接收变速箱及同步头检测模块，需要针对不同的协议来检测包头，并转换成相应位宽的数据发送给解扰模块。

3、接收通路的数据，需要经过解扰，才能得到真正的数据，由于10GBase-KR和16GFiber Channel的解扰方式相同，所以可以复用同一个解扰模块。

4、数据在解扰之后，需要进行解码，虽然10GBase-KR和16G Fiber Channel均采用64b/66b，但具体编码方式不同，所以根据实现协议的不同选择相应的解码模块。

5、数据在解码之后，需要传递给后续模块。但由于PCS层使用的是PMA恢复的时钟，而后续模块使用的是本地时钟，这两者之间可能存在一定给的频偏。当数据传输量较大时，频偏积累得会很大，从而导致数据溢出。因此，需要在协议中定义了IDLE序列，可根据频率偏差适当的增加或删除相应的IDLE序列，来解决时钟频偏造成的数据溢出问题。10GBase-KR和16G Fiber Channel协议中都有这个机制，但对于IDLE序列的定义不同，所以在具体增加或删减IDLE序列时，需要根据不同协议进行操作。

本发明实施例能够在同一架构中，复用10GBase-KR PCS和16G Fiber ChannelPCS的大量模块。除编码、编解码模块完全不同无法复用，发送变速箱和接收变速箱及同步头检测模块因两种PCS位宽不同只能部分复用，弹性缓存因协议不同导致具体增加删除IDLE序列的操作不同只能部分复用，其余模块均可复用，如下表所示。

模块名	复用程度
		接收端极性控制	完全复用
接收变速箱及同步头检测	部分复用
		解扰	完全复用
解码	不能复用
		弹性缓存	部分复用
发送端极性控制	完全复用
		发送变速箱	部分复用
加扰	完全复用
		编码	不能复用

本发明实施例还提供了一种协议复用方法，如图2和图3所示。该方法包括：

步骤S201，当存在待发送数据时，使异步时钟选择模块接收第三使能信号线传输的第三使能信号，在第三使能信号的控制下利用所述发送端异步FIFO模块对初始数据进行跨时钟处理，并将得到的发送数据发送到编码选择模块；

步骤S202，使编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用第一编码模块或者第二编码模块对所述发送数据进行编码；

步骤S203，使加扰模块以编码选择模块输出的编码数据作为输入进行加扰处理；

步骤S204，使发送变速箱以加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；

步骤S205，使发送端极性控制模块以发送变速箱输出的变速数据进行反转处理；

步骤S301，当接收到数据时，使接收端极性控制模块对接收通道接收的初始数据进行反转处理；

步骤S302，使同步头检测模块以接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

步骤S303，使接收变速箱以同步头检测模块输出的包头检测数据作为输入对初始数据进行位宽转换处理及频率转换处理；

步骤S304，使解扰模块以接收变速箱输出的变速数据作为输入进行解扰处理，并将解扰处理后得到的接收数据发送给解码选择模块；

步骤S305，使解码选择模块接收第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用第一解码模块或者第二解码模块对接收数据进行解码；

步骤S306，在第一解码模块或者第二解码模块对接收数据进行解码之后，使弹性缓存模块以解码选择模块输出的解码数据作为输入进行频率偏差校准处理。

本发明实施例可通过寄存器配置，指示实现指定的协议，在同一框架内实现10GBase-KR PCS和16G Fiber Channel PCS；通过选择不同的编码、解码模块，以实现所需协议的编码、解码；通过寄存器控制，实现发送变速箱和接收变速箱及同步头检测模块能适应相应协议的位宽；使弹性缓存模块能对10Base-KR和16G Fiber Channel两种协议的支持。

本发明实施例提供的协议复用芯片和协议复用方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

需要说明的是，在本发明所提供的实施例中，应该理解到，所揭露系统和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种协议复用芯片，其特征在于，包括：支持10GBase-KR PCS协议的第一编码模块，支持16G Fiber Channel PCS协议的第二编码模块，分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，支持10GBase-KR PCS协议的第一解码模块，支持16G FiberChannel PCS协议的第二解码模块，分别与所述第一解码模块和第二解码模块连接的解码选择模块，所述编码选择模块接第一使能信号线，所述解码选择模块接第二使能信号线；

所述第一编码模块和第二编码模块，用于对发送通路中的发送数据进行编码；所述第一解码模块和第二解码模块，用于对接收通路中的接收数据进行解码；

所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者第二编码模块对所述发送数据进行编码；

所述解码选择模块，用于接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述第一解码模块或者第二解码模块对所述接收数据进行解码。

2.根据权利要求1所述的协议复用芯片，其特征在于，所述芯片还包括与所述第一编码模块和第二编码模块连接的加扰模块以及与所述加扰模块连接的发送变速箱；

所述加扰模块，用于以所述第一编码模块或第二编码模块输出的编码数据作为输入进行加扰处理；

所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

3.根据权利要求2所述的协议复用芯片，其特征在于，所述芯片还包括：发送端异步FIFO模块和异步时钟选择模块；

所述发送端异步FIFO模块的输入端与所述异步时钟选择模块连接，所述发送端异步FIFO模块的输出端与所述编码选择模块连接，用于对发送通路接收到的初始数据进行跨时钟域处理；

所述异步时钟选择模块连接第三使能信号线，用于接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码选择模块。

4.根据权利要求1所述的协议复用芯片，其特征在于，所述芯片还包括与所述发送变速箱连接的发送端极性控制模块；

所述发送端极性控制模块，用于以所述发送变速箱输出的变速数据进行反转处理。

5.根据权利要求1所述的协议复用芯片，其特征在于，所述芯片还包括依次连接的接收端极性控制模块、同步头检测模块、接收变速箱和解扰模块；

所述接收端极性控制模块，用于对接收通道接收的初始数据进行反转处理；

所述同步头检测模块，用于以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

所述接收变速箱，用于以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

所述解扰模块，用于以所述接收变速箱输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给所述解码选择模块。

6.根据权利要求5所述的协议复用芯片，其特征在于，所述芯片还包括：与所述第一解码模块和第二解码模块连接的弹性缓存模块；

所述弹性缓存模块，用于以所述第一解码模块或第二解码模块输出的解码数据作为输入进行频率偏差校准处理。

7.一种协议复用方法，应用于权利要求1至6中任一项所述的协议复用芯片，其特征在于，所述方法包括：

当存在待发送数据时，使所述编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者第二编码模块对所述发送数据进行编码；

当接收到数据时，使所述解码选择模块接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述第一解码模块或者第二解码模块对所述接收数据进行解码。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

当存在待发送数据时，使所述异步时钟选择模块接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟处理，并将得到的发送数据发送到编码选择模块。

9.根据权利要求8所述的方法，其特征在于，在第一编码模块或者第二编码模块对所述发送数据进行编码之后，所述方法还包括：

使所述加扰模块以所述编码选择模块输出的编码数据作为输入进行加扰处理；

使所述发送变速箱以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；

使所述发送端极性控制模块以所述发送变速箱输出的变速数据进行反转处理。

10.根据权利要求7所述的方法，其特征在于，所述方法还包括：

当接收到数据时，使所述接收端极性控制模块对接收通道接收的初始数据进行反转处理；

使所述同步头检测模块以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

使所述接收变速箱以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

使所述解扰模块以所述接收变速箱输出的变速数据作为输入进行解扰处理，并将解扰处理后得到的接收数据发送给所述解码选择模块，以使所述解码选择模块利用所述第一解码模块或者第二解码模块对所述接收数据进行解码；

在第一解码模块或者第二解码模块对所述接收数据进行解码之后，使所述弹性缓存模块以解码选择模块输出的解码数据作为输入进行频率偏差校准处理。