CN108134650A - 一种物理层电路 - Google Patents

一种物理层电路 Download PDF

Info

Publication number
CN108134650A
CN108134650A CN201711266466.6A CN201711266466A CN108134650A CN 108134650 A CN108134650 A CN 108134650A CN 201711266466 A CN201711266466 A CN 201711266466A CN 108134650 A CN108134650 A CN 108134650A
Authority
CN
China
Prior art keywords
circuit
data
stream
data block
block stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711266466.6A
Other languages
English (en)
Other versions
CN108134650B (zh
Inventor
王心远
杨文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201711266466.6A priority Critical patent/CN108134650B/zh
Publication of CN108134650A publication Critical patent/CN108134650A/zh
Application granted granted Critical
Publication of CN108134650B publication Critical patent/CN108134650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/60—Network streaming of media packets
    • H04L65/61—Network streaming of media packets for supporting one-way streaming services, e.g. Internet radio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H04L45/245—Link aggregation, e.g. trunking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H04L49/352—Gigabit ethernet switching [GBPS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0096—Channel splitting in point-to-point links

Abstract

本发明实施例提供了一种物理层电路。所述物理层电路包括第一电路以及M个第二电路。所述第一电路，用于对第一数据块流进行处理以获得第一数据流；向所述M个第二电路中的N1个第二电路分发所述第一数据流。所述N1个第二电路用于对接收到的所述第一数据流进行处理以获得N1个第一码流。其中，所述N1个第二电路与所述N1个第一码流一一对应。本发明实施例提供的技术方案有助于满足复杂的带宽配置的需求，扩大应用场景。

Description

一种物理层电路
技术领域
本发明涉及通信技术领域，具体涉及物理层电路。
背景技术
目前，电信骨干网的流量每年正以50％～80％的速度飞速增长。电气电子工程师学会(简称：IEEE，英文：institute of electrical and electronics engineers)的802.3工作组，从2011年初启动收集100千兆比特以太网(英文：gigabit ethernet，简称：GE)标准公布之后的带宽发展需求。预测网络流量在2015年可能达到2010年的十倍。未来的以太网接口可能会存在400GE和1太比特以太网(英文：terabit ethernet，简称：TE)两种以太网接口。上述两种以太网接口可能分别在2015和2020年广泛应用。
现在的路由器的速率一般是200G、480G或者1Tbps。而在物理子卡上一般通过不同的硬件设计实现不同速率的以太网接口。现在面临的一个问题是物理子卡的种类很多，针对不同种类的子卡需要设计不同的以太网接口芯片。因此带来工作量大和芯片种类多引起的成本增加的问题。网络设备供应商需要为多种单板备货，投资可能成倍增加。
现有技术中，100GE的接口按照IEEE 802.3ba标准实现，现有技术中的介质访问控制(英文：media access control)协议层接口一般通过单端口或网际互联协议(英文：internet protocol；简称：IP)对多个端口进行捆绑以获得汇聚(英文：trunk)接口的方式实现。路由器对外呈现为定速的介质访问控制协议层接口。为形象描述现有的通过单端口实现的介质访问控制协议层接口的结构，可将现有单端口定速介质访问控制协议层接口用管道(英文：channel)的形式表示如图1所示。图1中为现有路由器的通过单端口实现的介质访问控制协议层接口的示意图。从上到下是一个大的管道，这个管道可以处理定速的介质访问控制协议层的数据流，并且对端设备只能是定速的介质访问控制协议层接口才可实现对接互通。
现有的定速的单端口以太网接口难以满足复杂的带宽配置的需求，应用场景比较有限。
发明内容
本发明实施例提供数据分发方法和数据聚合(aggregate)方法及相关装置，有助于满足复杂的带宽配置的需求，扩大应用场景。
本发明的第一方面提供一种数据分发方法，包括：
接收第一报文流；
将所述第一报文流分成第一数据块流；
向第一电路发送所述第一数据块流；
所述第一电路对所述第一数据块流进行处理以获得第一数据流；
所述第一电路向物理层电路PHY中的M个第二电路中的N1个第二电路分发所述第一数据流，其中，所述M大于所述N1，所述N1是正整数，所述M是正整数；
所述N1个第二电路对接收到的所述第一数据流进行处理以获得N1个第一码流，其中，所述N1个第二电路与所述N1个第一码流一一对应；
其中，
所述第一电路包括接收电路，所述第一数据流为所述第一数据块流，所述M个第二电路中的每个第二电路包括物理层编码电路、加扰电路以及对齐字插入电路；
或者，
所述第一电路包括物理层编码电路，所述第一数据流为对所述第一数据块流进行物理层编码后得到的数据流，所述M个第二电路中的每个第二电路包括加扰电路以及对齐字插入电路，所述第一电路是所述PHY中的电路；
或者，
所述第一电路包括物理层编码电路和加扰电路，所述第一数据流为对所述第一数据块流进行物理层编码和加扰后得到的数据流，所述M个第二电路中的每个第二电路包括对齐字插入电路，所述第一电路是所述PHY中的电路；
或者，
所述第一电路包括物理层编码电路、加扰电路和对齐字插入电路，所述第一数据流为对所述第一数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流，所述M个第二电路中的每个第二电路包括接收电路，所述第一电路是所述PHY中的电路。
结合第一方面，在第一种可能的实施方式中，
所述方法还包括：
关闭所述M个第二电路中除去所述N1个第二电路之外的至少一个第二电路。
结合第一方面或第一方面的第一种可能的实施方式，在第二种可能的实施方式中，所述N1个第二电路能够提供的最大处理速率大于或等于所述第一数据块流的速率。
结合第一方面或第一方面的第一种可能的实施方式或第一方面的第二种可能的实施方式，在第三种可能的实施方式中，所述N1个第二电路对所述第一数据流进行处理以获得N1个第一码流以后，所述方法还包括：
所述N1个第二电路向复用电路发送所述N1个第一码流；
所述复用电路对所述N1个第一码流进行复用处理以得到X个第二码流，其中，所述X为小于或等于所述N1的正整数。
结合第一方面或第一方面的第二种可能的实施方式或第一方面的第三种可能的实施方式，在第四种可能的实施方式中，
所述方法还包括：
接收第二报文流；
将所述第二报文流分成第二数据块流；
向所述第一电路发送所述第二数据块流；
所述第一电路对所述第二数据块流进行处理以获得第二数据流；
所述第一电路向所述PHY中的所述M个第二电路中的N2个第二电路分发所述第二数据流，所述M大于所述N2，所述N2是正整数，所述N2个第二电路与所述N1个第二电路的交集为空集合；
所述N2个第二电路对接收到的所述第二数据流进行处理以获得N2个第三码流，所述N2个第二电路与所述N2个第三码流一一对应；
其中，
所述第二数据流为所述第二数据块流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码后得到的数据流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码和加扰后得到的数据流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。
结合第一方面或第一方面的上述任意一种可能的实现方式，在第一方面的第五种可能的实现方式中，
所述方法还包括：
所述N1个第二电路将所述N1个第一码流发送至接收装置的PHY，所述接收装置的PHY只包括N1个第三电路，所述N1个第一码流与所述N1个第三电路一一对应；其中
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路。
结合第一方面或第一方面的上述任意一种可能的实现方式，在第一方面的第六种可能的实现方式中，
所述方法还包括：
所述N1个第二电路将所述N1个第一码流发送至接收装置的PHY，所述接收装置的PHY包括M个第三电路，所述N1个第一码流与所述M个第三电路中的N1个第三电路一一对应；其中
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路。
结合第一方面或第一方面的上述任意一种可能的实现方式，在第一方面的第七种可能的实现方式中，
所述方法还包括：
所述N1个第二电路将所述N1个第一码流发送至第一接收装置的PHY，所述第一接收装置的PHY包括N1个第三电路，所述N1个第一码流与所述N1个第三电路一一对应；
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路；
所述N2个第二电路将所述N2个第三码流发送至第二接收装置的PHY，所述第二接收装置的PHY包括N2个第四电路，所述N2个第三码流与所述N2个第四电路一一对应，所述第一接收装置不同于所述第二接收装置；
每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第四电路包括对齐字去除电路以及解扰电路；或者
每个第四电路包括对齐字去除电路；或者
每个第四电路包括接收电路。
结合第一方面或第一方面的上述任意一种可能的实现方式，在第一方面的第八种可能的实现方式中，
所述方法还包括：
所述N1个第二电路将所述N1个第一码流发送至接收装置的第一PHY，所述第一PHY包括N1个第三电路，所述N1个第一码流与所述N1个第三电路一一对应；
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路；
所述N2个第二电路将所述N2个第三码流发送至所述接收装置的第二PHY，所述接收装置的第二PHY包括N2个第四电路，所述N2个第三码流与所述N2个第四电路一一对应；
每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第四电路包括对齐字去除电路以及解扰电路；或者
每个第四电路包括对齐字去除电路；或者
每个第四电路包括接收电路。
本发明第二方面提供一种数据聚合方法，包括：
物理层电路PHY中的M个第一电路之中的N3个第一电路接收N3个第一码流，其中，所述N3个第一电路与所述N3个第一码流一一对应；
所述N3个第一电路对接收到的所述N3个第一码流进行处理以获得N3个第一数据流；
所述N3个第一电路向第二电路发送所述N3个第一数据流；
所述第二电路对所述N3个第一数据流进行处理以获得第一数据块流；
将所述第一数据块流组合成第一报文流；
其中，所述第二电路包括接收电路，所述第一数据块流为对所述N3个第一数据流进行聚合而得到的数据块流，所述N3个第一数据流为对所述N3个第一码流进行对齐字去除、解扰和物理层解码后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路、解扰电路以及物理层解码电路；
或者，所述第二电路包括物理层解码电路，所述第一数据块流为对所述N3个第一数据流进行物理层解码后得到的数据块流，所述N3个第一数据流为对所述N3个第一码流进行对齐字去除和解扰后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路以及解扰电路，所述第二电路是所述PHY中的电路；
或者，所述第二电路包括解扰电路和物理层解码电路，所述第一数据块流为对所述N3个第一数据流进行解扰和物理层解码后得到的数据块流；所述N3个第一数据流为对所述N3个第一码流进行对齐字去除后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路，所述第二电路是所述PHY中的电路；
或者，所述第二电路包括对齐字去除电路、解扰电路以及物理层解码电路，所述第二电路是所述PHY中的电路，所述M个第一电路中的每个第一电路包括接收电路，其中，所述第一数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，所述N3个第一数据流为所述N3个第一码流。
结合第二方面，在第一种可能的实施方式中，
所述方法还包括：关闭所述M个第一电路中除去所述N3个第一电路之外的至少一个第一电路。
结合第二方面或第二方面的第一种可能的实施方式，在第二种可能的实施方式中，所述N3个第一电路能够提供的最大处理速率大于或等于所述N3个第一码流的速率。
结合第二方面或第二方面的第一种可能的实施方式或第二方面的第二种可能的实施方式，在第三种可能的实施方式中，所述M个第一电路之中的N3个第一电路接收N3个第一码流之前，所述方法还包括：
解复用电路接收X个第二码流；
所述解复用电路对X个第二码流进行解复用处理以得到所述N3个第一码流；
所述解复用电路向所述N3个第一电路发送所述N3个第一码流，其中，所述X为小于或等于所述N3的正整数。
结合第二方面或第二方面的第二种可能的实施方式或第二方面的第三种可能的实施方式，在第四种可能的实施方式中，
所述方法还包括：所述M个第一电路之中的N4个第一电路接收N4个第三码流，其中，所述N4个第一电路与所述N4个第三码流一一对应，所述N4个第一电路中与所述N3个第一电路的交集为空集合；
所述N4个第一电路对接收到的所述N4个第三码流进行处理以获得N4个第二数据流；
所述N4个第一电路向所述第二电路发送所述N4个第二数据流；
所述第二电路对所述N4个第二数据流进行处理以获得第二数据块流；
将所述第二数据块流组合成第二报文流；
其中，所述第二数据块流为对所述N4个第二数据流进行聚合而得到的数据块流，所述N4个第二数据流为对所述N4个第三码流进行对齐字去除、解扰和物理层解码后得到的数据流；
或者，所述第二数据块流为对所述N4个第二数据流进行物理层解码后得到的数据块流，所述N4个第二数据流为对所述N4个第三码流进行对齐字去除和解扰后得到的数据流；
或者，所述第二数据块流为对所述N4个第二数据流进行解扰和物理层解码后得到的数据块流；所述N4个第二数据流为对所述N4个第三码流进行对齐字去除后得到的数据流；
或者，所述第二数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，所述N4个第二数据流为所述N4个第三码流。
本发明第三方面提供一种网络设备，包括：
媒体访问控制器MAC和物理层电路PHY；
其中，所述MAC，用于接收第一报文流；将所述第一报文流分成第一数据块流，向第一电路发送所述第一数据块流；
所述第一电路，用于对所述第一数据块流进行处理以获得第一数据流；向所述PHY中的M个第二电路中的N1个第二电路分发所述第一数据流，其中，所述M大于所述N1，所述N1是正整数，所述M是正整数；
所述N1个第二电路，用于对接收到的所述第一数据流进行处理以获得N1个第一码流，其中，所述N1个第二电路与所述N1个第一码流一一对应；
其中，所述第一电路包括接收电路，所述第一数据流为所述第一数据块流，所述M个第二电路中的每个第二电路包括物理层编码电路、加扰电路以及对齐字插入电路；
或者，所述第一电路包括物理层编码电路，所述第一数据流为对所述第一数据块流进行物理层编码后得到的数据流，所述M个第二电路中的每个第二电路包括加扰电路以及对齐字插入电路，所述第一电路是所述PHY中的电路；
或者，所述第一电路包括物理层编码电路和加扰电路，所述第一数据流为对所述第一数据块流进行物理层编码和加扰后得到的数据流，所述M个第二电路中的每个第二电路包括对齐字插入电路，所述第一电路是所述PHY中的电路；
或者，所述第一电路包括物理层编码电路、加扰电路和对齐字插入电路，所述第一数据流为对所述第一数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流，所述M个第二电路中的每个第二电路包括接收电路，所述第一电路是所述PHY中的电路。
结合第三方面，在第一种可能的实施方式中，
所述PHY还用于，关闭所述M个第二电路中除去所述N1个第二电路之外的至少一个第二电路。
结合第三方面或第三方面的第一种可能的实施方式，在第二种可能的实施方式中，所述N1个第二电路能够提供的最大处理速率大于或等于所述第一数据块流的速率。
结合第三方面或第三方面的第一种可能的实施方式或第三方面的第二种可能的实施方式，在第三种可能的实施方式中，所述网络设备还包括：复用电路；其中，所述N1个第二电路还用于，向所述复用电路发送所述N1个第一码流；
所述复用电路，用于对所述N1个第一码流进行复用处理以得到X个第二码流，其中，所述X为小于或等于所述N1的正整数。
结合第三方面或第三方面的第二种可能的实施方式或第三方面的第三种可能的实施方式，在第四种可能的实施方式中，
所述MAC还用于，接收第二报文流；将所述第二报文流分成第二数据块流；向所述第一电路发送所述第二数据块流；
所述第一电路还用于，对所述第二数据块流进行处理以获得第二数据流；向所述PHY中的所述M个第二电路中的N2个第二电路分发所述第二数据流，所述M大于所述N2，所述N2是正整数，所述N2个第二电路与所述N1个第二电路的交集为空集合；
所述N2个第二电路还用于，对接收到的所述第二数据流进行处理以获得N2个第三码流，所述N2个第二电路与所述N2个第三码流一一对应；
其中，所述第二数据流为所述第二数据块流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码后得到的数据流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码和加扰后得到的数据流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。
结合第三方面或第三方面的上述任意一种可能的实现方式，在第三方面的第五种可能的实现方式中，
所述N1个第二电路还用于将所述N1个第一码流发送至接收装置的PHY，所述接收装置的PHY只包括N1个第三电路，所述N1个第一码流与所述N1个第三电路一一对应；其中
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路。
结合第三方面或第三方面的上述任意一种可能的实现方式，在第三方面的第六种可能的实现方式中，
所述N1个第二电路还用于将所述N1个第一码流发送至接收装置的PHY，所述接收装置的PHY包括M个第三电路，所述N1个第一码流与所述M个第三电路中的N1个第三电路一一对应；其中
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路。
结合第三方面或第三方面的上述任意一种可能的实现方式，在第三方面的第七种可能的实现方式中，
所述N1个第二电路还用于将所述N1个第一码流发送至第一接收装置的PHY，所述第一接收装置的PHY包括N1个第三电路，所述N1个第一码流与所述N1个第三电路一一对应；
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路；
所述N2个第二电路还用于将所述N2个第三码流发送至第二接收装置的PHY，所述第二接收装置的PHY包括N2个第四电路，所述N2个第三码流与所述N2个第四电路一一对应，所述第一接收装置不同于所述第二接收装置；
每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第四电路包括对齐字去除电路以及解扰电路；或者
每个第四电路包括对齐字去除电路；或者
每个第四电路包括接收电路。
结合第三方面或第三方面的上述任意一种可能的实现方式，在第三方面的第八种可能的实现方式中，
所述N1个第二电路还用于将所述N1个第一码流发送至接收装置的第一PHY，所述第一PHY包括N1个第三电路，所述N1个第一码流与所述N1个第三电路一一对应；
每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第三电路包括对齐字去除电路以及解扰电路；或者
每个第三电路包括对齐字去除电路；或者
每个第三电路包括接收电路；
所述N2个第二电路还用于将所述N2个第三码流发送至所述接收装置的第二PHY，所述接收装置的第二PHY包括N2个第四电路，所述N2个第三码流与所述N2个第四电路一一对应；
每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者
每个第四电路包括对齐字去除电路以及解扰电路；或者
每个第四电路包括对齐字去除电路；或者
每个第四电路包括接收电路。
本发明第四方面提供一种网络设备，包括：
物理层电路PHY和媒体访问控制器MAC；
其中，所述PHY中的M个第一电路之中的N3个第一电路，用于接收N3个第一码流，对接收到的所述第一码流进行处理以获得N3个第一数据流；向第二电路发送所述N3个第一数据流；其中，所述N3个第一电路与所述N3个第一码流一一对应；
所述第二电路，用于对所述N3个第一数据流进行处理以获得第一数据块流；向所述MAC发送所述第一数据块流；
所述MAC，用于将所述第一数据块流组合成第一报文流；
其中，所述第二电路包括接收电路，所述第一数据块流为对所述N3个第一数据流进行聚合而得到的数据块流，所述N3个第一数据流为对所述N3个第一码流进行对齐字去除、解扰和物理层解码后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路、解扰电路以及物理层解码电路；
或者，所述第二电路包括物理层解码电路，所述第一数据块流为对所述N3个第一数据流进行物理层解码后得到的数据块流，所述N3个第一数据流为对所述N3个第一码流进行对齐字去除和解扰后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路以及解扰电路，所述第二电路是所述PHY中的电路；
或者，所述第二电路包括解扰电路和物理层解码电路，所述第一数据块流为对所述N3个第一数据流进行解扰和物理层解码后得到的数据块流；所述N3个第一数据流为对所述N3个第一码流进行对齐字去除后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路，所述第二电路是所述PHY中的电路；
或者，所述第二电路包括对齐字去除电路、解扰电路以及物理层解码电路，所述第二电路是所述PHY中的电路，所述M个第一电路中的每个第一电路包括接收电路，其中，所述第一数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，所述N3个第一数据流为所述N3个第一码流。
结合第四方面，在第一种可能的实施方式中，
所述PHY还用于，关闭所述M个第一电路中除去所述N3个第一电路之外的至少一个第一电路。
结合第四方面或第四方面的第一种可能的实施方式，在第二种可能的实施方式中，N3个第一电路能够提供的最大处理速率大于或等于所述N3个第一码流的速率。
结合第四方面或第四方面的第一种可能的实施方式或第四方面的第二种可能的实施方式，在第三种可能的实施方式中，
所述网络设备还包括解复用电路；
其中，所述解复用电路，用于接收X个第二码流；对X个第二码流进行解复用处理以得到所述N3个第一码流；向所述N3个第一电路发送所述N3个第一码流；其中，所述X为小于或等于所述N3的正整数。
结合第四方面或第四方面的第二种可能的实施方式或第四方面的第三种可能的实施方式，在第四种可能的实施方式中，所述M个第一电路之中的N4个第一电路还用于，接收N4个第三码流，对接收到的所述N4个第三码流进行处理以获得N4个第二数据流；向所述第二电路发送所述N4个第二数据流；其中，所述N4个第一电路与所述N4个第一码流一一对应，所述N4个第一电路中与所述N3个第一电路的交集为空集合；
所述第二电路还用于，对所述N4个第二数据流进行处理以获得第二数据块流；向所述MAC发送所述第二数据块流；
所述MAC还用于，将所述第二数据块流组合成第二报文流；
其中，所述第二数据块流为对所述N4个第二数据流进行聚合而得到的数据块流，所述N4个第二数据流为对所述N4个第三码流进行对齐字去除、解扰和物理层解码后得到的数据流；
或者，所述第二数据块流为对所述N4个第二数据流进行物理层解码后得到的数据块流，所述N4个第二数据流为对所述N4个第三码流进行对齐字去除和解扰后得到的数据流；
或者，所述第二数据块流为对所述N4个第二数据流进行解扰和物理层解码后得到的数据块流；所述N4个第二数据流为对所述N4个第三码流进行对齐字去除后得到的数据流；
或者，所述第二数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，所述N4个第二数据流为所述N4个第三码流。
本发明第五方面提供一种计算机存储介质，
所述计算机存储介质存储有程序，所述程序用于执行上述数据分发方法的部分或全部步骤。
本发明第六方面提供一种计算机存储介质，
所述计算机存储介质存储有程序，所述程序用于执行上述数据聚合方法的部分或全部步骤。
由上可见，在本发明的一些实施方式中，第一电路对第一数据块流进行处理以获得第一数据流；第一电路向物理层电路之中的M个第二电路之中的N1个第二电路分发第一数据流，其中，上述M大于上述N1，上述N1和M是正整数；上述N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，由于第一电路可以根据需要选择性的，向物理层电路之中的M个第二电路之中的N1个第二电路来分发第一数据流，而无需要向物理层电路之中的全部M个第二电路分发第一数据流，这样就有利于实现根据上层报文流的大小来配置相应处理能力的物理层子电路，以对外呈现出多样化的带宽模式而非固定单一的带宽模式，这样相对于现有技术而言，本发明实施例的技术方案有利于在一定程度上增强了以太网带宽配置的灵活性、提高资源复用率，进而有利于满足复杂的带宽配置的需求，扩大应用场景。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术提供的一种通过单端口实现的定速的介质访问控制协议层接口的示意图；
图2-a为本发明实施例提供的一种数据分发方法的流程示意图；
图2-b为本发明实施例提供的一种网络设备的结构示意图；
图2-c为本发明实施例提供的另一种网络设备的结构示意图；
图2-d为本发明实施例提供的一种第一电路和第二电路的结构示意图；
图2-e为本发明实施例提供的另一种第一电路和第二电路的结构示意图；
图2-f为本发明实施例提供的另一种第一电路和第二电路的结构示意图；
图2-g为本发明实施例提供的另一种第一电路和第二电路的结构示意图；
图2-h为本发明实施例提供的另一种网络设备的结构示意图；
图2-i为本发明实施例提供的另一种网络设备的结构示意图；
图2-j为本发明实施例提供的另一种网络设备的结构示意图；
图2-k为本发明实施例提供的另一种网络设备的结构示意图；
图2-l为本发明实施例提供的一种网络设备和接收装置互通的示意图；
图2-m为本发明实施例提供的另一种网络设备和接收装置互通的示意图；
图2-n为本发明实施例提供的另一种网络设备和接收装置互通的示意图；
图2-o为本发明实施例提供的另一种网络设备和接收装置互通的示意图；
图3-a为本发明实施例提供的另一种网络设备的结构示意图；
图3-b为本发明实施例提供的另一种网络设备的结构示意图；
图3-c为本发明实施例提供的另一种网络设备的结构示意图；
图3-d为本发明实施例提供的另一种网络设备的结构示意图；
图4-a为本发明实施例提供的一种数据聚合方法的流程示意图；
图4-b为本发明实施例提供的一种网络设备的结构示意图；
图4-c为本发明实施例提供的另一种网络设备的结构示意图；
图4-d为本发明实施例提供的一种第一电路和第二电路的结构示意图；
图4-e为本发明实施例提供的另一种第一电路和第二电路的结构示意图；
图4-f为本发明实施例提供的另一种第一电路和第二电路的结构示意图；
图4-g为本发明实施例提供的另一种第一电路和第二电路的结构示意图；
图4-h为本发明实施例提供的另一种网络设备的结构示意图；
图4-i为本发明实施例提供的另一种网络设备的结构示意图；
图4-j为本发明实施例提供的另一种网络设备的结构示意图；
图4-k为本发明实施例提供的另一种网络设备的结构示意图；
图5-a为本发明实施例提供的另一种网络设备的结构示意图；
图5-b为本发明实施例提供的另一种网络设备的结构示意图；
图5-c为本发明实施例提供的另一种网络设备的结构示意图；
图5-d为本发明实施例提供的另一种网络设备的结构示意图。
具体实施方式
本发明实施例提供数据分发方法和数据聚合方法及相关装置，以期满足复杂的带宽配置的需求，扩大应用场景。
为使得本发明的目的、特征和优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述。显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外，术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。
本发明一种数据分发方法的一个实施例，其中，一种数据分发方法可以包括：接收第一报文流；将第一报文流分成第一数据块流；向第一电路发送第一数据块流；第一电路对第一数据块流进行处理以获得第一数据流；第一电路向物理层电路(简称：PHY)之中的M个第二电路之中的N1个第二电路分发第一数据流，其中，M大于N1，N1和M是正整数；N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，其中，N1个第二电路与N1个第一码流一一对应。其中，第一电路包括接收电路，第一数据流为第一数据块流，M个第二电路中的每个第二电路包括：物理层编码电路、加扰电路以及对齐字插入电路。或者，第一电路包括物理层编码电路，第一数据流为对第一数据块流进行物理层编码后得到的数据流，M个第二电路中的每个第二电路包括加扰电路以及对齐字插入电路，第一电路是PHY中的电路。或者，第一电路包括物理层编码电路和加扰电路，第一数据流为对第一数据块流进行物理层编码和加扰后得到的数据流，M个第二电路中的每个第二电路包括对齐字插入电路，第一电路是PHY中的电路。或者，第一电路包括物理层编码电路、加扰电路和对齐字插入电路，第一数据流为对第一数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流，M个第二电路中的每个第二电路包括接收电路，第一电路是PHY中的电路。
请参见图2-a，图2-a是本发明的一个实施例提供的一种数据分发方法的流程示意图。其中，数据分发方法的执行主体可以是网络设备，网络设备可以是路由器、网络交换机、防火墙、数据中心、波分复用设备、负载均衡器或其它类型的网络设备。如图2-a所示，本发明的一个实施例提供的一种数据分发方法可包括以下内容：
201、接收第一报文流。
其中，步骤201的执行主体可以是媒体访问控制器(英文：media accesscontroller，简称：MAC)。
第一报文流是指包括多个报文的数据流。举例来说，第一报文流可以是IP报文流或者以太网帧流。IP报文流是包括多个IP报文的数据流。以太网帧流是包含多个以太网帧的数据流。
202、将第一报文流分成第一数据块流。
在本发明一些实施例中，将第一报文流分成第一数据块流可包括：将第一报文流中的每个报文进行分块，每个报文可被分为多个数据块，以得到第一数据块流。
例如，可由MAC中的分块电路来将第一报文流分成第一数据块流。
203、向第一电路发送第一数据块流。
例如，可由MAC中的分块电路向第一电路发送第一数据块流。
204、第一电路对第一数据块流进行处理以获得第一数据流。
其中，第一电路可以是MAC中的电路，也可以是PHY中的电路。
205、第一电路向物理层电路PHY中的M个第二电路中的N1个第二电路分发第一数据流，其中，M大于N1，N1是正整数，其中M是正整数。
206、N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，其中，N1个第二电路与N1个第一码流一一对应。
举例来说，N1个第一码流中的第一码流可以是串行的比特流。N1个第一码流可以是串行器/解串器(英文：serializer/deserializer，简称：serdes)发送的比特流。
请参见图2-b和图2-c。图2-b和图2-c是本发明实施例提供的两种可实施图2-a所示的数据分发方法的网络设备。其中，图2-b和图2-c所示网络设备包括MAC和物理层电路(简称：PHY)。其中，图2-b所示网络设备中的MAC包括第一电路、PHY包括M个第二电路。图2-c所示网络设备中的PHY包括第一电路和M个第二电路。
其中，第一电路可包括接收电路。在此场景下，第一电路对第一数据块流进行处理以获得第一数据流可包括：第一电路对第一数据块流进行接收处理以获得第一数据流。第一数据流例如为第一数据块流。M个第二电路中的每个第二电路包括物理层编码电路、加扰电路以及对齐字(英文：alignment marker)插入电路。其中，N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流具体可包括：N1个第二电路对接收到的第一数据流进行物理层编码处理(具体可由第二电路中的物理层编码电路对接收到的第一数据流进行加扰处理)，对物理层编码处理后的数据流进行加扰处理(可由第二电路中的加扰电路对接收到的第一数据流进行加扰处理)，以及对加扰处理后的数据流进行对齐字插入处理(具体可由第二电路中的对齐字插入电路对加扰处理后的数据流进行对齐字插入处理)，以获得N1个第一码流。本应用场景下的一种可能的电路结构可如图2-d所示。其中，图2-d示出第一电路包括接收电路，第二电路包括物理层编码电路、加扰电路以及对齐字插入电路。
举例来说，物理层编码可以是4b/5b编码，8b/10b编码或者64b/66b编码或其它类型的物理层编码。
关于对齐字，具体可以参见IEEE802.3。
可替换地，第一电路可包括物理层编码电路。第一数据流为对第一数据块流进行物理层编码后得到的数据流。M个第二电路中的每个第二电路可包括加扰电路以及对齐字插入电路。其中，第一电路是PHY中的电路。其中，在此场景下，第一电路对第一数据块流进行处理以获得第一数据流可包括：第一电路对第一数据块流进行物理层编码处理以获得第一数据流。N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，具体可包括：N1个第二电路对接收到的第一数据流进行加扰处理(具体可由第二电路中的加扰电路对接收到的第一数据流进行加扰处理)，以及对加扰处理后的数据流进行对齐字插入处理(具体可由第二电路中的对齐字插入电路对加扰处理后的数据流进行对齐字插入处理)，以获得N1个第一码流。其中，本应用场景下的一种可能的电路结构可如图2-e所示。图2-e示出第一电路包括物理层编码电路，第二电路包括加扰电路以及对齐字插入电路。
可替换地，第一电路可包括物理层编码电路和加扰电路。第一数据流为对第一数据块流进行物理层编码和加扰后得到的数据流。M个第二电路中的每个第二电路包括对齐字插入电路。第一电路是PHY中的电路。其中，在此场景下，第一电路对第一数据块流进行处理以获得第一数据流例如可以包括：第一电路对第一数据块流进行物理层编码处理(具体可以由第一电路中的物理层编码电路对第一数据块流进行物理层编码处理)，以及对物理层编码处理后的数据块流进行加扰处理(具体可以由第一电路中的加扰电路对物理层编码处理后的数据块流进行加扰处理)以得到第一数据流。其中，N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，具体可包括：N1个第二电路对接收到的第一数据流进行对齐字插入处理以获得N1个第一码流。其中，本应用场景下的一种可能的电路结构可以如图2-f所示。其中，图2-f示出第一电路包括物理层编码电路和加扰电路，第二电路包括对齐字插入电路。
可替换地，第一电路可包括物理层编码电路、加扰电路和对齐字插入电路。第一数据流为对第一数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。M个第二电路中的每个第二电路包括接收电路。第一电路是PHY中的电路。其中，在此场景下，第一电路对第一数据块流进行处理以获得第一数据流例如可以包括：第一电路对第一数据块流进行物理层编码处理(具体可以由第一电路中的物理层编码电路对第一数据块流进行物理层编码处理)，对物理层编码处理后的数据块流进行加扰处理(具体可以由第一电路中的加扰电路对物理层编码处理后的数据块流进行加扰处理)，以及对加扰处理后的数据块流进行对齐字插入处理(具体可以由第一电路中的对齐字插入电路对加扰处理后的数据块流进行对齐字插入处理)以得到第一数据流。其中，本应用场景下的一种可能的电路结构可以如图2-g所示。其中，2-g示出第一电路包括物理层编码电路和加扰电路和对齐字插入电路。
可以看出，本实施例中，第一电路对接收到的第一数据块流进行处理以获得第一数据流；第一电路向物理层电路之中的M个第二电路之中的N1个第二电路分发第一数据流，其中，M大于N1，N1和M是正整数；其中，N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，由于第一电路可以根据需要选择性的，向物理层电路之中的M个第二电路之中的N1个第二电路来分发第一数据流，而无需要向物理层电路之中的全部M个第二电路分发第一数据流，这样就有利于实现根据上层报文流的大小来配置相应处理能力的物理层子电路，以对外呈现出多样化的带宽模式而非固定单一的带宽模式，这样相对于现有技术而言，本实施例的技术方案有利于在一定程度上增强了以太网带宽配置的灵活性、提高资源复用率，进而有利于满足复杂的带宽配置的需求，扩大应用场景。
在本发明的一些实施例中，若M大于N1，则还可进一步关闭M个第二电路中除去N1个第二电路之外的至少一个第二电路。其中，通过关闭一些空闲的第二电路，可以降低能量消耗。
在本发明的一些实施例中，N1个第二电路能够提供的最大处理速率大于或等于第一数据块流的速率。在实际应用中，可根据第一数据块流的速率大小来确定参与的第二电路的数量(即确定N1取值)，当然亦可直接配置N1个第二电路来参与第一数据块流相关的处理。其中，N1个第二电路能够提供的最大处理速率若大于或等于第一数据块流的速率，则有利于保证第一数据块流被即时处理。
在本发明的一些实施例中，N1个第二电路对第一数据流进行处理以获得N1个第一码流以后，数据分发方法还可进一步包括：N1个第二电路向复用电路(英文：multiplexer)发送N1个第一码流；复用电路对N1个第一码流进行复用处理以得到X个第二码流，其中，X为小于或等于N1的正整数，其中，X例如等于1、2、3或其它正整数。其中，本应用场景下的一种可能的电路结构可以如图2-h和2-i所示，其中，复用电路对N1个第一码流进行复用处理以得到X个第二码流。图2-h和2-i还示出可将复用电路替换为变速电路(英文：gearbox)以用于变换第一码流的速率。
在本发明的另一些实施例中，N1个第二电路对第一数据流进行处理以获得N1个第一码流以后，数据分发方法还可进一步包括：N1个第二电路中的N12个第二电路向复用电路发送N12个第一码流；复用电路对N12个第一码流进行复用处理以得到X2个第二码流，其中，X2为小于或等于N12的正整数，其中X2例如可等于1、2、3或其它正整数。其中，本应用场景下的一种可能的电路结构可以如图2-j和2-k所示，其中复用电路对N12个第一码流进行复用处理以得到X2个第二码流。图2-j和2-k还示出可将复用电路替换为变速电路以用于变换第一码流的速率。
下面举例一些与对端设备(即接收装置)交互的应用场景。
其中，接收装置可以是路由器、网络交换机、防火墙、数据中心、波分复用设备、负载均衡器或其它类型的网络设备。
在本发明的一些实施例中，数据分发方法还可进一步包括：N1个第二电路将N1个第一码流发送至接收装置的PHY，接收装置的PHY中第三电路的数量为N1个，N1个第一码流与N1个第三电路一一对应。其中，每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路；或每个第三电路包括对齐字去除电路以及解扰电路；或者每个第三电路包括对齐字去除电路；或者每个第三电路包括接收电路。其中，本应用场景下的一种可能的电路结构可以如图2-l所示，其中，图2-l示出N1个第二电路可将N1个第一码流发送至接收装置的PHY，其中，接收装置的PHY中第三电路的数量为N1个。
在本发明的又一些实施例中，数据分发方法也还可进一步包括：
N1个第二电路将N1个第一码流发送至接收装置的PHY，接收装置的PHY可包括M2个第三电路，其中，N1个第一码流与M2个第三电路中的N1个第三电路一一对应。其中，每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路。其中，M2大于或等于或小于M。其中，本应用场景下的一种可能的电路结构可以如图2-m所示，其中，N1个第二电路将N1个第一码流发送至接收装置的PHY，其中，接收装置的PHY中的第三电路的数量为M2个。
在本发明的一些实施例中，第一电路和M个第二电路中的N2个第二电路也还可以对其它报文流(可称之为第二报文流)进行处理，这样有利于进一步提高电路的复用率。例如，数据分发方法还可进一步包括：
接收第二报文流；
将第二报文流分成第二数据块流；
向第一电路发送第二数据块流；
第一电路对第二数据块流进行处理以获得第二数据流；
第一电路向PHY中的M个第二电路中的N2个第二电路分发第二数据流，M大于N2，N2是正整数，N2个第二电路与N1个第二电路的交集为空集合(即，N2个第二电路中的任意一个第二电路不同于N1个第二电路的中的任意一个第二电路，可以理解，N1+N2小于或等于M)；
其中，N2个第二电路对接收到的第二数据流进行处理以获得N2个第三码流，N2个第二电路与N2个第三码流一一对应；
其中，第二数据流为第二数据块流。可替换地，第二数据流为对第二数据块流进行物理层编码后得到的数据流。可替换地，第二数据流为对第二数据块流进行物理层编码和加扰后得到的数据流。可替换地，第二数据流为对第二数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。
举例来说，第一报文流以及第二报文流中的“第一”和“第二”用于区分具有不同特征的报文流。“第一报文流”的特征不同于“第二报文流”的特征。具体来说，“第一报文流”中的报文的报文头不同于“第二报文流”中的报文的报文头。报文的报文头可以是报文的外层报文头或者报文中承载的报文头。
例如，IP报文的外层报文头是IP头。IP报文中承载的报文头的层可以是2.5层、3层或者4层。例如，2.5层的协议可以是多协议标记交换(英文：multiprotocol labelswitching，简称：MPLS)协议。3层的协议可以是IP。4层的协议可以是传输控制协议(英文：transmission control protocol，简称：TCP)。以太网帧的外层报文头是帧头。以太网帧中承载的报文头的层可以是2.5层、3层或者4层。关于2.5层、3层或者4层，参见开放式通信系统互联参考模型(英文：open system interconnection reference model)。
下面举例另一些与对端设备(即接收装置)交互的应用场景。
其中，接收装置可以是路由器、网络交换机、防火墙、数据中心、波分复用设备、负载均衡器或其它类型的网络设备。
在本发明的一些实施例中，数据分发方法还可进一步包括：N1个第二电路将N1个第一码流发送至第一接收装置的PHY，第一接收装置的PHY包括N1个第三电路，其中，N1个第一码流与N1个第三电路一一对应；每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路。其中，N2个第二电路还将N2个第三码流发送至第二接收装置的PHY，其中，第二接收装置的PHY包括N2个第四电路，其中，N2个第三码流与N2个第四电路一一对应，第一接收装置不同于第二接收装置。其中，每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第四电路包括对齐字去除电路以及解扰电路。可替换地，每个第四电路包括对齐字去除电路。可替换地，每个第四电路包括接收电路。＝本应用场景下的一种可能电路结构可如图2-n所示，N1个第二电路将N1个第一码流发送至第一接收装置的PHY，N2个第二电路将N2个第一码流发送至第二接收装置的PHY。其中，第一接收装置的PHY中的第三电路的数量为N1个。第二接收装置的PHY中的第四电路的数量为N2个。
在本发明的又一些实施例中，数据分发方法还可进一步包括：N1个第二电路将N1个第一码流发送至接收装置的第一PHY。第一PHY包括N1个第三电路。其中，N1个第一码流与N1个第三电路一一对应。其中，每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路。其中，N2个第二电路还可将N2个第三码流发送至接收装置的第二PHY，接收装置的第二PHY包括N2个第四电路，其中，N2个第三码流与N2个第四电路一一对应。其中，每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第四电路包括对齐字去除电路以及解扰电路。可替换地，每个第四电路包括对齐字去除电路。可替换地，每个第四电路包括接收电路。其中，本应用场景下的一种可能电路结构可如图2-o所示，其中，N1个第二电路将N1个第一码流发送至接收装置的第一PHY，N2个第二电路将N2个第一码流发送至接收装置的第二PHY。其中，接收装置的第一PHY中的第三电路的数量为N1个。接收装置的第二PHY中的第四电路的数量为N2个。
在一些实际应用中，本端网络设备也还可能通过其它方式和其它设备进行数据传输，此处不再一一举例。
下面再举例一个更为实际的数据分发应用场景。
假设网络设备的网络层同时产生了最大速率为100Gpbs的第一报文流和最大速率为200Gpbs的第二报文流；其中，该网络设备的MAC和PHY的最大处理能力是400Gpbs，假设PHY中16个第二电路，其中，每个第二电路的最大处理速率是25Gpbs，因此，配置16个第二电路之中的4个第二电路来进行第一报文流的相关处理，配置16个第二电路之中的8个第二电路来进行第一报文流的相关处理。其中，第一电路包括物理层编码电路，每个第二电路包括加扰电路和对齐字插入电路。
当MAC接收到第一报文流之后；将第一报文流分成第一数据块流；MAC向第一电路发送第一数据块流；第一电路中的物理层编码电路对第一数据块流进行物理层编码处理以获得第一数据流；第一电路向PHY之中的16个第二电路之中的4个第二电路分发第一数据流(即第一数据流被分成了4路)，4个第二电路对接收到的第一数据流进行加扰电路和对齐字插入处理以获得4个第一码流，其中，4个第二电路与4个第一码流一一对应。
同理，当MAC接收到第二报文流之后；MAC将第二报文流分成第二数据块流；MAC向第一电路发送第二数据块流；第一电路中的物理层编码电路对第二数据块流进行物理层编码处理以获得第二数据流；第一电路向PHY之中的16个第二电路之中的8个第二电路(当然，这8个第二电路不同于上述4个第二电路)分发第二数据流(即第二数据流被分成了8路)，8个第二电路对接收到的第二数据流进行加扰电路和对齐字插入处理以获得8个第三码流，其中8个第二电路与8个第三码流一一对应。
由于当前PHY中还有4个空闲的第二电路，因此PHY可以关闭空闲的4个第二电路。
从上面的举例可以看出，基于本发明实施例的方案，使得网络设备可以同时处理多个对应不同业务的报文流，支持更小粒度的接口配置，同时能够对外呈现多个速率接口，这样有利于实现更加灵活的组网，并且有利于提高资源利用率和降低能耗，进而有利于满足复杂的带宽配置的需求，扩大应用场景。
可以看出，由于本实施例引入多个第二电路，因此有利于可以支持更小粒度的接口配置，可以根据需要动态配置参与处理的第二电路数量，有利于实现更加灵活的组网。
进一步的，由于MAC和PHY的工作带宽可以是不相同的(例如MAC为400G带宽，而PHY可以包括40个10G带宽的第二电路)，相比较MAC和PHY工作带宽相同的技术，本实施例的方案在资源利用率更高更省，配置和组网方面变得更灵活。进一步的。由于可配置PHY中工作第二电路的数量，有利于与未来灵活带宽光网络实现IP+光的无缝结合，有利于解决基于逐流/逐包负载分担情况下可能的不同链路负载不均衡问题。通过选择分发的电路位置，有利于达到资源复用最大化，同时可采用如分级分发汇聚、预先处理等机制达到进一步节省资源的目的。
为便于更好的理解和实施本发明实施例的数据分发方案，下面还提供用于实施数据分发方案的相关装置。
参见图3-a和3-b，本发明实施例还提供一种网络设备300。网络设备300可以用于执行图2-a所示的方法。网络设备300可以是路由器、网络交换机、防火墙、数据中心、波分复用设备或者负载均衡器或其它类型的网络设备。网络设备300可包括：
MAC 310和PHY 320。
MAC 310，用于接收第一报文流；将第一报文流分成第一数据块流，向第一电路发送第一数据块流。
第一电路311，用于对第一数据块流进行处理以获得第一数据流；向PHY中的M个第二电路中的N1个第二电路分发第一数据流。其中，M大于N1，N1是正整数，M是正整数。
其中，对于第一电路311位于MAC 310中的应用场景，MAC 310将第一报文流分成第一数据块流，向第一电路发送第一数据块流，可包括：由MAC 310之中的分块电路将第一报文流分成第一数据块流，并向第一电路311发送第一数据块流。
N1个第二电路321，用于对接收到的第一数据流进行处理以获得N1个第一码流，其中，N1个第二电路与N1个第一码流一一对应。
其中，第一电路311包括接收电路，第一数据流为第一数据块流。M个第二电路321中的每个第二电路321包括物理层编码电路、加扰电路以及对齐字插入电路。
可替换地，
第一电路311包括物理层编码电路。第一数据流为对第一数据块流进行物理层编码后得到的数据流。M个第二电路321中的每个第二电路321包括加扰电路以及对齐字插入电路。第一电路311是PHY 320中的电路。
可替换地，
第一电路311包括物理层编码电路和加扰电路。第一数据流为对第一数据块流进行物理层编码和加扰后得到的数据流。M个第二电路321中的每个第二电路321包括对齐字插入电路。第一电路311是PHY 320中的电路。
可替换地，
第一电路311包括物理层编码电路、加扰电路和对齐字插入电路。第一数据流为对第一数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。M个第二电路321中的每个第二电路321包括接收电路。第一电路311是PHY 320中的电路。
第一报文流是指包括多个报文的数据流。举例来说，第一报文流可以是IP报文流或者以太网帧流。IP报文流是包括多个IP报文的数据流。以太网帧流是包含多个以太网帧的数据流。
在本发明的一些实施例中，PHY320还用于，关闭M个第二电路321中除去N1个第二电路321之外的至少一个第二电路320。
在本发明的一些实施例中，N1个第二电路321能够提供的最大处理速率大于或等于第一数据块流的速率。
参见图3-c和3-d，在本发明的一些实施例中，网络设备300还可包括：
复用电路330；其中，N1个第二电路321还用于，向复用电路330发送N1个第一码流；
复用电路330，用于对N1个第一码流进行复用处理以得到X个第二码流，其中，X为小于或等于N1的正整数。
在本发明的一些实施例中，MAC310还可用于，接收第二报文流；将第二报文流分成第二数据块流；向第一电路发送第二数据块流；
第一电路311还用于，对第二数据块流进行处理以获得第二数据流；向PHY中的M个第二电路中的N2个第二电路分发第二数据流，M大于N2，N2是正整数，N2个第二电路与N1个第二电路的交集为空集合。
其中，N2个第二电路321还用于，对接收到的第二数据流进行处理以获得N2个第三码流，N2个第二电路与N2个第三码流一一对应。
其中，第二数据流为第二数据块流。
可替换地，第二数据流为对第二数据块流进行物理层编码后得到的数据流。
可替换地，第二数据流为对第二数据块流进行物理层编码和加扰后得到的数据流。
可替换地，第二数据流为对第二数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。
举例来说，第一报文流以及第二报文流中的“第一”和“第二”用于区分具有不同特征的报文流。其中，“第一报文流”的特征不同于“第二报文流”的特征。具体来说，“第一报文流”中的报文的报文头不同于“第二报文流”中的报文的报文头。报文的报文头可以是报文的外层报文头或者报文中承载的报文头。
例如，IP报文的外层报文头是IP头。IP报文中承载的报文头的层可以是2.5层、3层或者4层。例如，2.5层的协议可以是MPLS协议。3层的协议可以是IP。4层的协议可以是TCP。以太网帧的外层报文头是帧头。以太网帧中承载的报文头的层可以是2.5层、3层或者4层。关于2.5层、3层或者4层，请参见开放式通信系统互联参考模型。
在本发明的一些实施例中，N1个第二电路321还用于，将N1个第一码流发送至接收装置的PHY。其中，接收装置的PHY例如只包括N1个第三电路，N1个第一码流与N1个第三电路一一对应。其中，每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路。
在本发明又一些实施例中，N1个第二电路321还用于将N1个第一码流发送至接收装置的PHY，接收装置的PHY可包括M2个第三电路，N1个第一码流与M2个第三电路中的N1个第三电路一一对应。其中，每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路。其中，M2大于或等于或小于M。
在本发明的还一些实施例中，N1个第二电路321还可以用于，将N1个第一码流发送至第一接收装置的PHY，其中，第一接收装置的PHY包括N1个第三电路，N1个第一码流与N1个第三电路一一对应；每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路；
N2个第二电路321还可以用于，将N2个第二码流发送至第二接收装置的PHY，第二接收装置的PHY包括N2个第四电路，N2个第二码流与N2个第四电路一一对应，其中，第一接收装置不同于第二接收装置；其中，每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第四电路包括对齐字去除电路以及解扰电路。可替换地，每个第四电路包括对齐字去除电路。可替换地，每个第四电路包括接收电路。
在本发明的再一些实施例中，N1个第二电路321还可以用于，将N1个第一码流发送至接收装置的第一PHY。第一PHY包括N1个第三电路，N1个第一码流与N1个第三电路一一对应。其中，每个第三电路包括对齐字去除电路、解扰电路以及物理层解码电路。可替换地，每个第三电路包括对齐字去除电路以及解扰电路。可替换地，每个第三电路包括对齐字去除电路。可替换地，每个第三电路包括接收电路。
N2个第二电路321还可以用于，将N2个第二码流发送至接收装置的第二PHY，接收装置的第二PHY包括N2个第四电路，N2个第二码流与N2个第四电路一一对应；其中，每个第四电路包括对齐字去除电路、解扰电路以及物理层解码电路；或者，每个第四电路包括对齐字去除电路以及解扰电路；或者，每个第四电路包括对齐字去除电路；或者，每个第四电路包括接收电路。
可以看出，本实施例中网络设备300中的第一电路对接收到的第一数据块流进行处理以获得第一数据流；第一电路向物理层电路之中的M个第二电路之中的N1个第二电路分发第一数据流，M大于N1，N1和M是正整数；N1个第二电路对接收到的第一数据流进行处理以获得N1个第一码流，由于第一电路可以根据需要选择性的，向物理层电路之中的M个第二电路之中的N1个第二电路来分发第一数据流，而无需要向物理层电路之中的全部M个第二电路分发第一数据流，这样就有利于实现根据上层报文流的大小来配置相应处理能力的物理层子电路，以对外呈现出多样化的带宽模式而非固定单一的带宽模式，这样相对于现有技术而言，本实施例的技术方案有利于在一定程度上增强了以太网带宽配置的灵活性、提高资源复用率，进而有利于满足复杂的带宽配置需求，扩大应用场景。
进一步的，由于本实施例引入多个第二电路，因此有利于可以支持更小粒度的接口配置，可以根据需要动态配置参与处理的第二电路数量，有利于实现更加灵活的组网。
进一步的，由于MAC和PHY的工作带宽可以是不相同的(例如MAC的带宽为400G，而PHY可以包括40个带宽为10G的第二电路)，相比较MAC和PHY工作带宽相同的技术，本实施例的方案在资源利用率更高更省，配置和组网方面变得更灵活。进一步的。由于可配置PHY中工作第二电路的数量，有利于与未来灵活带宽光网络实现IP+光的无缝结合，有利于解决基于逐流/逐包负载分担情况下可能的不同链路负载不均衡问题。通过选择分发的电路位置，有利于达到资源复用最大化，同时可采用如分级分发汇聚、预先处理等机制达到进一步节省资源的目的。
本发明一种数据聚合方法的一个实施例，其中，一种数据聚合方法具体可以包括：PHY中的M个第一电路之中的N3个第一电路接收N3个第一码流，其中，N3个第一电路与N3个第一码流一一对应；N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流；N3个第一电路向第二电路发送N3个第一数据流；第二电路对N3个第一数据流进行处理以获得第一数据块流；将第一数据块流组合成第一报文流。其中，第二电路包括接收电路，第一数据块流为对N3个第一数据流进行聚合而得到的数据块流，N3个第一数据流为对N3个第一码流进行对齐字去除、解扰和物理层解码后得到的数据流，其中，M个第一电路中的每个第一电路包括对齐字去除电路、解扰电路以及物理层解码电路。或者，第二电路包括物理层解码电路，第一数据块流为对N3个第一数据流进行物理层解码后得到的数据块流，N3个第一数据流为对N3个第一码流进行对齐字去除和解扰后得到的数据流，M个第一电路中的每个第一电路包括对齐字去除电路以及解扰电路，第二电路是PHY中的电路。或者，第二电路包括解扰电路和物理层解码电路，其中，第一数据块流为对N3个第一数据流进行解扰和物理层解码后得到的数据块流；N3个第一数据流为对N3个第一码流进行对齐字去除后得到的数据流，其中，M个第一电路中的每个第一电路包括对齐字去除电路，第二电路是PHY中的电路。或者，第二电路包括对齐字去除电路、解扰电路以及物理层解码电路，第二电路是PHY中的电路，M个第一电路中的每个第一电路包括接收电路，其中，第一数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，N3个第一数据流为N3个第一码流。
请参见图4-a，图4-a是本发明的一个实施例提供的一种数据聚合方法的流程示意图。其中，数据聚合方法的执行主体可以是网络设备。网络设备可以是路由器、网络交换机、防火墙、数据中心、波分复用设备或者负载均衡器或其它类型的网络设备。如图4-a所示，本发明的一个实施例提供的一种数据聚合方法可包括以下内容：
401、PHY中的M个第一电路之中的N3个第一电路接收N3个第一码流。
其中，N3个第一电路与N3个第一码流一一对应。
举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。将数据块流分发为N3个子数据块流。对N3个子数据块流分别进行物理层编码以得到N3个物理层编码后的子数据块流。对N3个物理层编码后的子数据块流分别进行加扰以得到N3个加扰后的子数据块流。对N3个加扰后的子数据块流分别进行对齐字插入以得到N3个第一码流。
又举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。对数据块流进行物理层编码以得到物理层编码后的数据块流。将物理层编码后的数据块流分发为N3个物理层编码后的子数据块流。对N3个物理层编码后的子数据块流分别进行加扰以得到N3个加扰后的子数据块流。对N3个加扰后的子数据块流分别进行对齐字插入以得到N3个第一码流。
又举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。对数据块流进行物理层编码以得到物理层编码后的数据块流。对物理层编码后的数据块流进行加扰以得到加扰后的数据块流。将加扰后的数据块流分发为N3个加扰后的子数据块流。对N3个加扰后的子数据块流分别进行对齐字插入以得到N3个第一码流。
又举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。对数据块流进行物理层编码以得到物理层编码后的数据块流。对物理层编码后的数据块流进行加扰以得到加扰后的数据块流。对加扰后的数据块流进行对齐字插入以得到码流。将码流分发为N3个第一码流。
举例来说，N3个第一码流中的第一码流可以是串行的比特流。N3个第一码流可以是serdes发送的比特流。
402、N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流。
403、N3个第一电路向第二电路发送N3个第一数据流。
404、第二电路对N3个第一数据流进行处理以获得第一数据块流。
405、将第一数据块流组合成第一报文流。
其中，步骤405的执行主体可以是MAC。
在本发明一些实施例中，第一数据块流中包括多个数据块。将第一数据块流组合成第一报文流，具体可包括：以将第一数据块流中属于同一个报文的多个数据块组合成一个报文的方式，组合成的多个报文以形成第一报文流。例如第二电路可向MAC中的块组合电路发送向第一数据块流，由MAC中的块组合电路来将第一数据块流组合成第一报文流。
请参见图4-b和图4-c，其中，图4-b和图4-c是本发明实施例提供的两种可实施图4-a所示的数据聚合方法的网络设备。其中，图4-b和图4-c所示网络设备包括MAC和PHY。其中，图4-b所示网络设备中的MAC包括第二电路、PHY包括M个第一电路。其中，图4-c所示网络设备中的PHY包括第二电路和M个第一电路。
其中，第二电路包括接收电路，第一数据块流为对N3个第一数据流进行聚合而得到的数据块流。其中，N3个第一数据流为对N3个第一码流进行对齐字去除、解扰和物理层解码后得到的数据流。M个第一电路中的每个第一电路包括对齐字去除电路、解扰电路以及物理层解码电路。在此场景下，第二电路对N3个第一数据流进行处理以获得第一数据块流可包括：第二电路对N3个第一数据流进行聚合处理以获得第一数据块流。其中，N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流，具体可包括：N3个第一电路对接收到的N3个第一码流进行对齐字去除处理(可由第一电路中的对齐字去除电路对接收到的第一数据流进行对齐字去除处理)，对该进行对齐字去除处理后的码流进行解扰处理(可由第一电路中的解扰电路对该进行对齐字去除处理后的码流进行解扰处理)，以及对该进行解扰处理后的码流进行物理层解码处理(可由第一电路中的物理层解码电路对该进行解扰处理后的码流进行物理层解码处理)以获得N3个第一数据流。其中，本应用场景下的一种可能的电路结构可如图4-d所示，图4-d示出的第二电路包括接收电路，第一电路包括物理层解码电路、解扰电路以及对齐字去除电路。
举例来说，物理层解码可以是5b/4b解码，10b/8b解码或者66b/64b解码或其它类型的物理层解码。
关于对齐字，具体可以参见IEEE802.3。
可替换地，第二电路也可包括物理层解码电路，其中，第一数据块流为对N3个第一数据流进行物理层解码后得到的数据块流。N3个第一数据流为对N3个第一码流进行对齐字去除和解扰后得到的数据流。M个第一电路中的每个第一电路包括对齐字去除电路以及解扰电路，第二电路是PHY中的电路。在此场景下，第二电路对N3个第一数据流进行处理以获得第一数据块流可包括：第二电路对N3个第一数据流进行物理层解码处理以获得第一数据块流。N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流具体可以包括：N3个第一电路对接收到的N3个第一码流进行对齐字去除处理(可由第一电路中的对齐字去除电路对接收到的第一数据流进行对齐字去除处理)，对该进行对齐字去除处理后的码流进行解扰处理(可由第一电路中的解扰电路对该进行对齐字去除处理后的码流进行解扰处理)以获得N3个第一数据流。本应用场景下的一种可能的电路结构可如图4-e所示，图4-e示出第二电路包括物理层解码电路，第一电路包括解扰电路以及对齐字去除电路。
可替换地，第二电路可包括解扰电路和物理层解码电路，其中，第一数据块流为对N3个第一数据流进行解扰和物理层解码后得到的数据块流。N3个第一数据流为对N3个第一码流进行对齐字去除后得到的数据流。M个第一电路中的每个第一电路包括对齐字去除电路。第二电路是PHY中的电路。其中，在此场景下，第二电路对N3个第一数据流进行处理以获得第一数据块流，具体可包括：第二电路对N3个第一数据流进行解扰处理(可由第二电路中的解扰电路对N3个第一数据流进行解扰处理)，对进行解扰处理后的数据流进行物理层解码处理(可由第二电路中的物理层解码电路对进行解扰处理后的数据流进行物理层解码处理)以获得第一数据块流。其中，N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流可包括：N3个第一电路对接收到的N3个第一码流进行对齐字去除处理(可由第一电路中的对齐字去除电路对接收到的第一码流进行对齐字去除处理)以获得N3个第一数据流。本应用场景下的一种可能的电路结构可以如图4-f所示，其中，图4-f示出第二电路包括物理层解码电路和解扰电路，第一电路包括对齐字去除电路。
可替换地，第二电路也可包括对齐字去除电路、解扰电路及物理层解码电路。其中，第一数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流。N3个第一数据流为N3个第一码流，第二电路是PHY中的电路。M个第一电路中的每个第一电路包括接收电路。在此场景下，第二电路对N3个第一数据流进行处理以获得第一数据块流可包括：第二电路对N3个第一数据流进行对齐字去除处理(具体可由第二电路中的对齐字去除电路对N3个第一数据流进行对齐字去除处理)，对进行对齐字去除处理后的数据流进行解扰处理(具体可由第二电路中的解扰电路对N3个第一数据流进行解扰处理)，对进行解扰处理后的数据流进行物理层解码处理(可由第二电路中的物理层解码电路对进行解扰处理后的数据流进行物理层解码处理)以获得第一数据块流。其中N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流可包括：N3个第一电路对接收到的N3个第一码流进行接收处理以获得N3个第一数据流。其中，本应用场景下的一种可能的电路结构可以如图4-g所示。图4-g示出第二电路包括物理层解码电路和解扰电路和对齐字去除电路。
在本发明的一些实施例中，若M大于N1，还可进一步关闭M个第一电路中除去N3个第一电路之外的至少一个第一电路。其中，通过关闭一些空闲的第二电路，可以降低能量消耗。
在本发明的一些实施例中，N3个第一电路能够提供的最大处理速率大于或等于N3个第一码流的速率。在实际应用中，可根据第一数据块流的速率大小来确定参与的第一电路的数量(即确定N3取值)，当然亦可直接配置N3个第一电路来参与第一码流的相关处理。其中，N2个第一电路能够提供的最大处理速率若大于或等于第一码流的速率，则有利于保证第一码流被即时处理。
在本发明的一些实施例中，M个第一电路之中的N3个第一电路接收N3个第一码流之前，数据聚合方法还可包括：解复用电路(英文：demultiplexer)接收X个第二码流；解复用电路对X个第二码流进行解复用处理以得到N3个第一码流，向N3个第一电路发送N3个第一码流。其中，X为小于或等于N3的正整数，X例如等于1、2、3或其它正整数。其中，本应用场景下的一种可能的电路结构可以如图4-h所示，其中，解复用电路对X个第二码流进行复用处理以得到N3个第一码流。
在本发明的一些实施例中，数据聚合方法还可进一步包括：M个第一电路之中的N4个第一电路接收N4个第三码流，N4个第一电路对接收到的N4个第三码流进行处理以获得N4个第二数据流；N4个第一电路向第二电路发送N4个第二数据流；第二电路对N4个第二数据流进行处理以获得第二数据块流；将第二数据块流组合成第二报文流。
其中，N4个第一电路与N4个第三码流一一对应。N4个第一电路中与N3个第一电路的交集为空集合(即N4个第一电路中的任意一个第一电路不同于N2个第一电路的中的任意一个第一电路，可以理解的是，N4+N3小于或等于M)。第二数据块流为对N4个第二数据流进行聚合而得到的数据块流，N4个第二数据流为对N4个第三码流进行对齐字去除、解扰和物理层解码后得到的数据流。可替换地，第二数据块流为对N4个第二数据流进行物理层解码后得到的数据块流，其中，N4个第二数据流为对N4个第三码流进行对齐字去除和解扰后得到的数据流。可替换地，第二数据块流为对N4个第二数据流进行解扰和物理层解码后得到的数据块流；N4个第二数据流为对N4个第三码流进行对齐字去除后得到的数据流。可替换地，第二数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，N4个第二数据流为N4个第三码流。
下面再举例一个数据聚合应用场景。
假设网络设备从第一路由器接收了最大速率为100Gpbs的4个第一码流(每个码流的最大速率为25Gpbs)，从第二路由器接收了最大速率为200Gpbs的8ge第三码流(每个码流的最大速率为25Gpbs)；其中，该网络设备的MAC和PHY的最大处理能力是400Gpbs，假设PHY中16个第一电路，其中，每个第一电路的最大处理速率是25Gpbs，因此，配置16个第一电路之中的4个第一电路来进行4个第一码流的相关处理，配置16个第一电路之中的8个第一电路来进行第三码流的相关处理。其中，第二电路包括接收电路，每个第一电路包括对齐字去除电路、解扰电路和物理层解码电路。
当4个第一电路来接收到4个第一码流之后，4个第一电路对4个第一码流进行对齐字去除处理、解扰处理和物理层解码处理以得到4个第一数据流，4个第一电路向第二电路发送4个第一数据流，第一电路将4个第一数据流进行聚合处理得到第一数据块流(即4路第一数据流被聚合成1路第一数据块流)，向MAC发送第一数据块流，MAC将第一数据块流组合成第一报文流。其中，4个第一电路与4个第一码流一一对应。
同理，当8个第一电路(当然，这8个第一电路不同于上述的4个第一电路)来接收到8个第三码流之后，8个第一电路对8个第三码流进行对齐字去除处理、解扰处理和物理层解码处理以得到8个第二数据流，8个第一电路向第二电路发送8个第二数据流，其中，第二电路将8个第二数据流进行聚合处理得到第二数据块流(即，8路第二数据流被聚合成1路第二数据块流)，向MAC发送第二数据块流，MAC将第二数据块流组合成第二报文流。其中，8个第一电路与8个第三码流一一对应。
由于当前PHY中还有4个空闲的第一电路，因此PHY可以关闭空闲的4个第一电路。
从上面的举例可以看出，基于本发明实施例的方案，使得网络设备可以同时处理多个对应不同业务的报文流，支持更小粒度的接口配置，同时能够对外呈现多个速率接口，这样有利于实现更加灵活的组网，并且有利于提高资源利用率和降低能耗。
可以看出，本实施例PHY中的M个第一电路之中的N3个第一电路接收N3个第一码流，其中，N3个第一电路与N3个第一码流一一对应；N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流；N3个第一电路向第二电路发送N3个第一数据流；第二电路对N3个第一数据流进行处理以获得第一数据块流；由于PHY可以根据需要选择性的，利用M个第一电路之中的N3个第一电路接收N3个第一码流，而无需要利用PHY中的全部M个第一电路接收码流，这样就有利于实现根据传输来的码流的大小来配置相应处理能力的物理层子电路，以对外呈现出多样化的带宽模式而非固定单一的带宽模式，这样相对于现有技术而言，本实施例的技术方案有利于在一定程度上增强了以太网带宽配置的灵活性、提高资源复用率，进而有利于满足复杂的带宽配置需求，扩大应用场景。
进一步的，由于本实施例引入多个第一电路，因此有利于可以支持更小粒度的接口配置，可以根据需要动态配置参与处理的第一电路数量，有利于实现更加灵活的组网。
进一步的，由于MAC和PHY的工作带宽可以是不相同的(例如MAC的带宽为400G，而PHY可以包括40个带宽为10G的第一电路)，相比较MAC和PHY工作带宽相同的技术，本实施例的方案在资源利用率更高更省，配置和组网方面变得更灵活。进一步的。由于可配置PHY中工作第一电路的数量，有利于与未来灵活带宽光网络实现IP+光的无缝结合，有利于解决基于逐流/逐包负载分担情况下可能的不同链路负载不均衡问题。通过选择分发的电路位置，有利于达到资源复用最大化，同时可采用如分级分发汇聚、预先处理等机制达到进一步节省资源的目的。
为便于更好的理解和实施本发明实施例的方案，下面还提供用于实施方案的相关装置。
参见图5-a和5-b，本发明实施例还提供一种网络设备500。网络设备500可以用于执行图4-a所示的方法。网络设备500可以是路由器、网络交换机、防火墙、数据中心、波分复用设备或者负载均衡器或其它类型的网络设备。网络设备500可包括：
PHY 510和MAC 520。
其中，PHY 510中的M个第一电路511之中的N3个第一电路511，用于接收N3个第一码流，对接收到的第一码流进行处理以获得N3个第一数据流；向第二电路521发送N3个第一数据流。其中，N3个第一电路511与N3个第一码流一一对应。
其中，对于第二电路521位于MAC 520中的应用场景，第二电路521向MAC 520发送第一数据块流，具体可包括：第二电路521向MAC 520之中的块组合电路发送第一数据块流。具体由MAC 520之中的块组合电路将第一数据块流组合成第一报文流。
其中，第二电路521，用于对N3个第一数据流进行处理以获得第一数据块流。
MAC 520，用于将第一数据块流组合成第一报文流。
其中，第二电路521包括接收电路，第一数据块流为对N3个第一数据流进行聚合而得到的数据块流，其中，N3个第一数据流为对N3个第一码流进行对齐字去除、解扰和解扰物理层解码后得到的数据流，M个第一电路511中的每个第一电路511包括对齐字去除电路、解扰电路以及物理层解码电路。
可替换地，
第二电路521包括物理层解码电路。第一数据块流为对N3个第一数据流进行物理层解码后得到的数据块流。N3个第一数据流为对N3个第一码流进行对齐字去除和解扰后得到的数据流。M个第一电路511中的每个第一电路511包括对齐字去除电路以及解扰电路，第二电路521是PHY 510中的电路。
可替换地，
第二电路521包括解扰电路和物理层解码电路。第一数据块流为对N3个第一数据流进行解扰和物理层解码后得到的数据块流。N3个第一数据流为对N3个第一码流进行对齐字去除后得到的数据流。M个第一电路511中的每个第一电路511包括对齐字去除电路。第二电路521是PHY 510中的电路。
可替换地，
第二电路521包括对齐字去除电路、解扰电路以及物理层解码电路。第二电路521是PHY中的电路。M个第一电路511中的每个第一电路511包括接收电路，其中，第一数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流。N3个第一数据流为N3个第一码流。
举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。将数据块流分发为N3个子数据块流。对N3个子数据块流分别进行物理层编码以得到N3个物理层编码后的子数据块流。对N3个物理层编码后的子数据块流分别进行加扰以得到N3个加扰后的子数据块流。对N3个加扰后的子数据块流分别进行对齐字插入以得到N3个第一码流。
又举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。对数据块流进行物理层编码以得到物理层编码后的数据块流。将物理层编码后的数据块流分发为N3个物理层编码后的子数据块流。对N3个物理层编码后的子数据块流分别进行加扰以得到N3个加扰后的子数据块流。对N3个加扰后的子数据块流分别进行对齐字插入以得到N3个第一码流。
又举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。对数据块流进行物理层编码以得到物理层编码后的数据块流。对物理层编码后的数据块流进行加扰以得到加扰后的数据块流。将加扰后的数据块流分发为N3个加扰后的子数据块流。对N3个加扰后的子数据块流分别进行对齐字插入以得到N3个第一码流。
又举例来说，N3个第一码流可以通过如下途径得到：
将报文流分为数据块流。对数据块流进行物理层编码以得到物理层编码后的数据块流。对物理层编码后的数据块流进行加扰以得到加扰后的数据块流。对加扰后的数据块流进行对齐字插入以得到码流。将码流分发为N3个第一码流。
在本发明的一些实施例中，PHY 510还可用于，关闭M个第一电路中除去N3个第一电路之外的至少一个第一电路。
在本发明的一些实施例中，N3个第一电路511能够提供的最大处理速率大于或等于N3个第一码流的速率。
参见图5-c和5-d，在本发明的一些实施例中，网络设备500还包括解复用电路530。解复用电路530，用于接收X个第二码流；对X个第二码流进行解复用处理以得到N3个第一码流；向N3个第一电路511发送N3个第一码流；其中，X为小于或等于N3的正整数。
在本发明的一些实施例中，M个第一电路511之中的N4个第一电路511还用于，接收N4个第三码流，对接收到的N4个第三码流进行处理以获得N4个第二数据流；向第二电路521发送N4个第二数据流。其中，N4个第一电路511与N4个第一码流一一对应。N4个第一电路511中与N3个第一电路511的交集为空集合。
第二电路521还用于对N4个第二数据流进行处理以获得第二数据块流；向MAC发送第二数据块流。
MAC520还用于，将第二数据块流组合成第二报文流。
第二数据块流为对N4个第二数据流进行聚合而得到的数据块流，N4个第二数据流为对N4个第三码流进行对齐字去除、解扰和物理层解码后得到的数据流。
可替换地，第二数据块流为对N4个第二数据流进行物理层解码后得到的数据块流。N4个第二数据流为对N4个第三码流进行对齐字去除和解扰后得到的数据流；
可替换地，第二数据块流为对N4个第二数据流进行解扰和物理层解码后得到的数据块流。N4个第二数据流为对N4个第三码流进行对齐字去除后得到的数据流；
可替换地，第二数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流。N4个第二数据流为N4个第三码流。
可以看出，本实施例的网络设备500的PHY中的M个第一电路之中的N3个第一电路接收N3个第一码流，N3个第一电路与N3个第一码流一一对应；N3个第一电路对接收到的N3个第一码流进行处理以获得N3个第一数据流；N3个第一电路向第二电路发送N3个第一数据流；第二电路对N3个第一数据流进行处理以获得第一数据块流；由于PHY可以根据需要选择性的，利用M个第一电路之中的N3个第一电路接收N3个第一码流，而无需要利用PHY中的全部M个第一电路接收码流，这样就有利于实现根据传输来的码流的大小来配置相应处理能力的物理层子电路，以对外呈现出多样化的带宽模式而非固定单一的带宽模式，相对现有技术而言，本实施例的技术方案有利于在一定程度上增强了以太网带宽配置的灵活性、提高资源复用率，进而有利于满足复杂的带宽配置的需求，扩大应用场景。
进一步的，由于本实施例引入多个第一电路，因此有利于可以支持更小粒度的接口配置，可以根据需要动态配置参与处理的第一电路数量，有利于实现更加灵活的组网。
进一步的，由于MAC和PHY的工作带宽可以是不相同的(例如MAC的带宽为400G，而PHY可以包括40个带宽为10G的第二电路)，相比较MAC和PHY工作带宽相同的技术，本实施例的方案在资源利用率更高更省，配置和组网方面变得更灵活。进一步的。由于可配置PHY中工作第一电路的数量，有利于与未来灵活带宽光网络实现IP+光的无缝结合，有利于解决基于逐流/逐包负载分担情况下可能的不同链路负载不均衡问题。通过选择分发的电路位置，有利于达到资源复用最大化，同时可采用如分级分发汇聚、预先处理等机制达到进一步节省资源的目的。
需要说明，本发明各实施例中的MAC和PHY在产品形态上可以呈现多种多样，例如PHY可集成在PHY芯片(英文：PHY chip)、系统芯片(英文：system chip)或者多端口以太网设备(英文：multi-port ethernet device)中。其中，PHY可以通过FPGA或者ASIC实现。PHY可为网络接口卡(英文：network interface card，简称：NIC)中的部件，该NIC可以是线卡(英文：line card)或物理接口卡(英文：physical interface card，简称：PIC)。
其中，PHY还可进一步包含用于连接到(for interfacing to)MAC的媒体无关接口(简称：MII，英文：media-independent interface)。
在本发明的一些实施例中，PHY芯片可以包括多个PHY。PHY芯片可以通过FPGA或者ASIC实现。系统芯片可以包括多个MAC以及多个PHY；该系统芯片可以通过FPGA或者ASIC实现。
在本发明的一些实施例中，多端口以太网设备可以是以太网集线器、以太网路由器或者以太网交换机。多端口以太网设备包括多个端口，每个端口可以包括系统芯片，系统芯片可以包括MAC和PHY。多端口以太网设备还可以将多个MAC整合到一个MAC芯片(英文：MAC chip)，以及将多个PHY整合到一个PHY芯片。其中，多端口以太网设备也可以将多个MAC以及多个PHY整合到一个系统芯片中。
可以理解的是，本发明的各实施例中的提及的物理层编码电路主要用于对输入的数据流进行物理层编码处理，物理层解码电路主要用于对输入的数据流进行物理层解码处理。对齐字插入电路主要用于对输入的数据进行对齐字插入处理；对齐字去除电路主要用于对输入的数据进行对齐字去除处理。加扰电路主要用于对输入的数据进行加扰处理；解扰电路主要用于对输入的数据进行解扰处理。
本发明实施例还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时包括上述方法实施例中记载的数据分发方法的部分或全部步骤。
本发明实施例还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时包括上述方法实施例中记载的数据聚合方法的部分或全部步骤。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等，具体可以是计算机设备中的处理器)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(英文：read-only memory；简称：ROM)、随机存取存储器(英文：random access memory，简称：RAM)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (13)

1.一种物理层电路PHY，其特征在于，包括第一电路以及M个第二电路；
所述第一电路，用于对第一数据块流进行处理以获得第一数据流；向所述M个第二电路中的N1个第二电路分发所述第一数据流，其中，所述M大于所述N1，所述N1是正整数，所述M是正整数；
所述N1个第二电路，用于对接收到的所述第一数据流进行处理以获得N1个第一码流，其中，所述N1个第二电路与所述N1个第一码流一一对应；
其中，
所述第一电路包括接收电路，所述第一数据流为所述第一数据块流，所述M个第二电路中的每个第二电路包括物理层编码电路、加扰电路以及对齐字插入电路；
或者，
所述第一电路包括物理层编码电路，所述第一数据流为对所述第一数据块流进行物理层编码后得到的数据流，所述M个第二电路中的每个第二电路包括加扰电路以及对齐字插入电路；
或者，
所述第一电路包括物理层编码电路和加扰电路，所述第一数据流为对所述第一数据块流进行物理层编码和加扰后得到的数据流，所述M个第二电路中的每个第二电路包括对齐字插入电路；
或者，
所述第一电路包括物理层编码电路、加扰电路和对齐字插入电路，所述第一数据流为对所述第一数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流，所述M个第二电路中的每个第二电路包括接收电路。
2.根据权利要求1所述的PHY，其特征在于，
所述PHY还用于，关闭所述M个第二电路中除去所述N1个第二电路之外的至少一个第二电路。
3.根据权利要求1或2所述的PHY，其特征在于，
所述N1个第二电路能够提供的最大处理速率大于或等于所述第一数据块流的速率。
4.根据权利要求1至3中任一项所述的PHY，其特征在于，
所述PHY还包括：复用电路；
其中，所述N1个第二电路还用于，向所述复用电路发送所述N1个第一码流；
所述复用电路，用于对所述N1个第一码流进行复用处理以得到X个第二码流，其中，所述X为小于或等于所述N1的正整数。
5.根据权利要求1至4中任一项所述的PHY，其特征在于，
所述第一电路还用于，对第二数据块流进行处理以获得第二数据流；向所述M个第二电路中的N2个第二电路分发所述第二数据流，所述M大于所述N2，所述N2是正整数，所述N2个第二电路与所述N1个第二电路的交集为空集合；
所述N2个第二电路还用于，对接收到的所述第二数据流进行处理以获得N2个第三码流，所述N2个第二电路与所述N2个第三码流一一对应；
其中，
所述第二数据流为所述第二数据块流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码后得到的数据流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码和加扰后得到的数据流；
或者；所述第二数据流为对所述第二数据块流进行物理层编码、加扰和对齐字插入之后得到的数据流。
6.根据权利要求1至5中任一项所述的PHY，其特征在于，所述第一数据块流是媒体访问控制器MAC在接收第一报文流，将所述第一报文流分成所述第一数据块流之后，向所述第一电路发送的。
7.一种物理层电路PHY，其特征在于，包括M个第一电路以及第二电路；
其中，所述M个第一电路之中的N3个第一电路，用于接收N3个第一码流，对接收到的所述第一码流进行处理以获得N3个第一数据流；向第二电路发送所述N3个第一数据流；其中，所述N3个第一电路与所述N3个第一码流一一对应；
所述第二电路，用于对所述N3个第一数据流进行处理以获得第一数据块流；
其中，
所述第二电路包括接收电路，所述第一数据块流为对所述N3个第一数据流进行聚合而得到的数据块流，所述N3个第一数据流为对所述N3个第一码流进行对齐字去除、解扰和物理层解码后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路、解扰电路以及物理层解码电路；
或者，
所述第二电路包括物理层解码电路，所述第一数据块流为对所述N3个第一数据流进行物理层解码后得到的数据块流，所述N3个第一数据流为对所述N3个第一码流进行对齐字去除和解扰后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路以及解扰电路；
或者，
所述第二电路包括解扰电路和物理层解码电路，所述第一数据块流为对所述N3个第一数据流进行解扰和物理层解码后得到的数据块流；所述N3个第一数据流为对所述N3个第一码流进行对齐字去除后得到的数据流，所述M个第一电路中的每个第一电路包括对齐字去除电路；
或者，
所述第二电路包括对齐字去除电路、解扰电路以及物理层解码电路，所述第二电路是所述PHY中的电路，所述M个第一电路中的每个第一电路包括接收电路，其中，所述第一数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，所述N3个第一数据流为所述N3个第一码流。
8.根据权利要求7所述的PHY，其特征在于，
所述PHY还用于，关闭所述M个第一电路中除去所述N3个第一电路之外的至少一个第一电路。
9.根据权利要求7或8所述的PHY，其特征在于，N3个第一电路能够提供的最大处理速率大于或等于所述N3个第一码流的速率。
10.根据权利要求7至9任一项所述的PHY，其特征在于，
所述PHY还包括解复用电路；
其中，所述解复用电路，用于接收X个第二码流；对X个第二码流进行解复用处理以得到所述N3个第一码流；向所述N3个第一电路发送所述N3个第一码流；其中，所述X为小于或等于所述N3的正整数。
11.根据权利要求7至10任一项所述的PHY，其特征在于，
所述M个第一电路之中的N4个第一电路还用于，接收N4个第三码流，对接收到的所述N4个第三码流进行处理以获得N4个第二数据流；向所述第二电路发送所述N4个第二数据流；其中，所述N4个第一电路与所述N4个第一码流一一对应，所述N4个第一电路中与所述N3个第一电路的交集为空集合；
所述第二电路还用于，对所述N4个第二数据流进行处理以获得第二数据块流；
其中，所述第二数据块流为对所述N4个第二数据流进行聚合而得到的数据块流，所述N4个第二数据流为对所述N4个第三码流进行对齐字去除、解扰和物理层解码后得到的数据流；
或者，所述第二数据块流为对所述N4个第二数据流进行物理层解码后得到的数据块流，所述N4个第二数据流为对所述N4个第三码流进行对齐字去除和解扰后得到的数据流；
或者，所述第二数据块流为对所述N4个第二数据流进行解扰和物理层解码后得到的数据块流；所述N4个第二数据流为对所述N4个第三码流进行对齐字去除后得到的数据流；
或者，所述第二数据块流为进行对齐字去除、解扰和物理层解码后得到的数据块流，所述N4个第二数据流为所述N4个第三码流。
12.根据权利要求7至11所述的PHY，其特征在于，所述第二电路还用于向媒体访问控制器MAC发送所述第一数据块流。
13.根据权利要求12所述的PHY，其特征在于，所述第一数据块流被所述MAC组合成第一报文流。
CN201711266466.6A 2013-11-08 2013-11-08 一种物理层电路 Active CN108134650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711266466.6A CN108134650B (zh) 2013-11-08 2013-11-08 一种物理层电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201380002797.2A CN104904176B (zh) 2013-11-08 2013-11-08 数据分发方法和数据聚合方法及相关装置
CN201711266466.6A CN108134650B (zh) 2013-11-08 2013-11-08 一种物理层电路
PCT/CN2013/086783 WO2015066895A1 (zh) 2013-11-08 2013-11-08 数据分发方法和数据聚合方法及相关装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380002797.2A Division CN104904176B (zh) 2013-11-08 2013-11-08 数据分发方法和数据聚合方法及相关装置

Publications (2)

Publication Number Publication Date
CN108134650A true CN108134650A (zh) 2018-06-08
CN108134650B CN108134650B (zh) 2021-11-19

Family

ID=53040793

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711266466.6A Active CN108134650B (zh) 2013-11-08 2013-11-08 一种物理层电路
CN201380002797.2A Active CN104904176B (zh) 2013-11-08 2013-11-08 数据分发方法和数据聚合方法及相关装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380002797.2A Active CN104904176B (zh) 2013-11-08 2013-11-08 数据分发方法和数据聚合方法及相关装置

Country Status (7)

Country Link
US (2) US10547539B2 (zh)
EP (2) EP3709593B1 (zh)
CN (2) CN108134650B (zh)
ES (2) ES2949636T3 (zh)
FI (1) FI3709593T3 (zh)
PL (1) PL3046303T3 (zh)
WO (1) WO2015066895A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023125722A1 (zh) * 2021-12-31 2023-07-06 华为技术有限公司 一种高速串行接口和数据传输方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109802742B (zh) * 2017-11-16 2020-05-19 华为技术有限公司 一种传输数据的方法、设备及系统
US11153191B2 (en) * 2018-01-19 2021-10-19 Intel Corporation Technologies for timestamping with error correction
US11265096B2 (en) 2019-05-13 2022-03-01 Intel Corporation High accuracy time stamping for multi-lane ports
WO2022037090A1 (zh) * 2020-08-17 2022-02-24 华为技术有限公司 一种接口、数据处理方法、装置及网络设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620790A (zh) * 2001-12-30 2005-05-25 联想(北京)有限公司 物理层自适应不同网络传输链路介质的装置及控制方法
CN1748381A (zh) * 2003-02-12 2006-03-15 思科技术公司 用于可变长度分组的高效成帧过程
US20070234172A1 (en) * 2006-03-31 2007-10-04 Stmicroelectronics, Inc. Apparatus and method for transmitting and recovering encoded data streams across multiple physical medium attachments
CN101631064A (zh) * 2008-07-14 2010-01-20 华为技术有限公司 一种数据发送与接收的方法、装置及系统
CN101997645A (zh) * 2009-08-21 2011-03-30 美国博通公司 用于单载波和/或正交频分复用的报头编码装置和方法
CN102148761A (zh) * 2011-04-11 2011-08-10 北京星网锐捷网络技术有限公司 通信接口芯片、通讯设备及通信接口节能的实现方法
CN102474353A (zh) * 2009-06-30 2012-05-23 瑞典爱立信有限公司 用于能够实现链路状态传播的方法和装置
US20120155486A1 (en) * 2010-12-15 2012-06-21 Electronics And Telecommunications Research Institute Ethernet apparatus and method for selectively operating multiple lanes
US20130077623A1 (en) * 2011-09-26 2013-03-28 Electronics And Telecommunications Research Institute Multi-lane based ethernet apparatus and lane operating method for dynamic lane operation

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459427B1 (en) * 1998-04-01 2002-10-01 Liberate Technologies Apparatus and method for web-casting over digital broadcast TV network
US6873630B1 (en) * 1999-05-19 2005-03-29 Sun Microsystems, Inc. Method and apparatus for a multi-gigabit ethernet architecture
US7054321B1 (en) 2000-10-27 2006-05-30 Redback Networks Inc. Tunneling ethernet
US7508846B2 (en) * 2002-11-22 2009-03-24 Nortel Networks Ltd. Physical capacity aggregation system and method
KR100819266B1 (ko) * 2005-04-27 2008-10-27 삼성전자주식회사 디지털 오디오 방송 시스템에서 차등 전송되는 방송 데이터의 송수신 장치 및 방법
US8204074B2 (en) 2006-06-07 2012-06-19 Broadcom Corporation Flexible MAC/PHY association
CN101309258B (zh) * 2007-05-18 2012-11-21 华为技术有限公司 高速以太网介质无关接口码块的分发和接收方法及装置
US8363649B2 (en) * 2007-05-25 2013-01-29 Konda Technologies Inc. Fully connected generalized multi-link multi-stage networks
KR101513028B1 (ko) * 2007-07-02 2015-04-17 엘지전자 주식회사 방송 수신기 및 방송신호 처리방법
CN101399811B (zh) * 2007-09-27 2011-09-14 华为技术有限公司 多通道数据接收以及传输控制方法和相应的装置
US9455912B2 (en) * 2007-12-17 2016-09-27 Broadcom Corporation Method and system for a distinct physical pattern on an active channel to indicate a data rate transition for energy efficient ethernet
US7869468B1 (en) * 2009-06-12 2011-01-11 Applied Micro Circuits Corporation Transport of multilane traffic over a multilane physical interface
US8385374B1 (en) * 2009-07-15 2013-02-26 Marvell Israel (M.I.S.L.) Ltd. Multilane communication device
US8732375B1 (en) * 2010-04-01 2014-05-20 Altera Corporation Multi-protocol configurable transceiver with independent channel-based PCS in an integrated circuit
US8488623B2 (en) * 2010-07-28 2013-07-16 Altera Corporation Scalable interconnect modules with flexible channel bonding
WO2012047758A1 (en) * 2010-10-07 2012-04-12 Marvell World Trade Ltd. Tone reordering in a wireless communication system
WO2012144057A1 (ja) * 2011-04-21 2012-10-26 富士通株式会社 データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法
CA2837053C (en) * 2011-05-25 2016-12-06 Lg Electronics Inc. Transmitting/receiving system and method for processing a broadcasting signal
US8984380B2 (en) * 2011-07-01 2015-03-17 Altera Corporation Method and system for operating a communication circuit configurable to support one or more data rates
US8824501B2 (en) * 2011-09-16 2014-09-02 Alcatel Lucent Performance enhancement through optical variants
WO2013095526A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Block aligner-based dead cycle deskew method and apparatus
CN203135910U (zh) * 2012-11-28 2013-08-14 北京泽华源科技有限公司 万兆以太网单向传输处理设备
EP2974025B1 (en) * 2013-03-15 2018-10-31 The Regents of The University of California Network architectures for boundary-less hierarchical interconnects
US9461837B2 (en) * 2013-06-28 2016-10-04 Altera Corporation Central alignment circutry for high-speed serial receiver circuits
CN104426631B (zh) * 2013-09-06 2018-03-06 华为技术有限公司 对数据进行处理的方法及装置
US9048889B1 (en) * 2013-11-08 2015-06-02 Altera Corporation High-speed data communications architecture
WO2016133766A1 (en) * 2015-02-22 2016-08-25 Flex Logix Technologies, Inc. Mixed-radix and/or mixed-mode switch matrix architecture and integrated circuit, and method of operating same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620790A (zh) * 2001-12-30 2005-05-25 联想(北京)有限公司 物理层自适应不同网络传输链路介质的装置及控制方法
CN1748381A (zh) * 2003-02-12 2006-03-15 思科技术公司 用于可变长度分组的高效成帧过程
US20070234172A1 (en) * 2006-03-31 2007-10-04 Stmicroelectronics, Inc. Apparatus and method for transmitting and recovering encoded data streams across multiple physical medium attachments
CN101631064A (zh) * 2008-07-14 2010-01-20 华为技术有限公司 一种数据发送与接收的方法、装置及系统
CN102474353A (zh) * 2009-06-30 2012-05-23 瑞典爱立信有限公司 用于能够实现链路状态传播的方法和装置
CN101997645A (zh) * 2009-08-21 2011-03-30 美国博通公司 用于单载波和/或正交频分复用的报头编码装置和方法
US20120155486A1 (en) * 2010-12-15 2012-06-21 Electronics And Telecommunications Research Institute Ethernet apparatus and method for selectively operating multiple lanes
CN102148761A (zh) * 2011-04-11 2011-08-10 北京星网锐捷网络技术有限公司 通信接口芯片、通讯设备及通信接口节能的实现方法
US20130077623A1 (en) * 2011-09-26 2013-03-28 Electronics And Telecommunications Research Institute Multi-lane based ethernet apparatus and lane operating method for dynamic lane operation

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GARY NICHOLL: "A PHYSICAL CODING SUBLAYER FOR 100GBE", 《APPLICATIONS & PRACTICE》 *
MASASHI KONO: "A 400-Gb/s and Low-power Physical-layerArchitecture for Next-generation Ethernet", 《IEEE ICC 2011 PROCEEDINGS》 *
P. REVIRIEGO: "Improving Energy Efficiency in IEEE 802.3ba High-Rate Ethernet Optical Links", 《IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023125722A1 (zh) * 2021-12-31 2023-07-06 华为技术有限公司 一种高速串行接口和数据传输方法

Also Published As

Publication number Publication date
US20160241462A1 (en) 2016-08-18
ES2949636T3 (es) 2023-10-02
CN104904176A (zh) 2015-09-09
EP3046303B1 (en) 2020-01-08
US10547539B2 (en) 2020-01-28
EP3046303A4 (en) 2016-10-12
CN104904176B (zh) 2017-12-29
EP3709593B1 (en) 2023-04-19
US20200120017A1 (en) 2020-04-16
WO2015066895A1 (zh) 2015-05-14
PL3046303T3 (pl) 2020-08-10
EP3709593A1 (en) 2020-09-16
EP3046303A1 (en) 2016-07-20
CN108134650B (zh) 2021-11-19
US11770327B2 (en) 2023-09-26
ES2781824T3 (es) 2020-09-08
FI3709593T3 (fi) 2023-07-07

Similar Documents

Publication Publication Date Title
CN104322014B (zh) 用于100Gbps以太网的链路训练和训练帧
CN104904176B (zh) 数据分发方法和数据聚合方法及相关装置
CN103875205B (zh) 传输数据的方法和装置
US9609400B2 (en) Reconfigurable and variable-rate shared multi-transponder architecture for flexible ethernet-based optical networks
CN103797742B (zh) 以太网中处理数据的方法、物理层芯片和以太网设备
DE202013104344U1 (de) Vorrichtung zur schnellen PMA-Ausrichtung in 100GBASE-KP4
CN107682217A (zh) 以太网信号调度方法、装置和系统
DE202013105453U1 (de) Trainingsrahmen in PMA-Größe für 100GBASE-KP4
CN103534989A (zh) 在分布式结构协议（dfp）交换网络架构中的基于优先级的流控制
US9716605B2 (en) Scrambling method and scrambling apparatus
CN106789679A (zh) 一种线卡框、多框集群路由器、选路及报文处理方法
CN106789753A (zh) 一种线卡框、多框集群路由器、及报文处理方法
CN108809642A (zh) 一种基于fpga的多通道数据万兆加密认证高速传输实现方法
CN111083580A (zh) 一种在光传输网络中对以太网链路的保护方法及装置
CN105516288B (zh) 采用单根Serdes扩展物理接口的装置、其控制方法及控制系统
CN106211801B (zh) 数据处理方法及装置
CN104169903B (zh) 一种实现多通道同步并行传输的方法和系统
CN103369060A (zh) 一种虚拟端口的管理方法及装置
CN102907061B (zh) 一种用于处理数据的系统和方法
CN105530205B (zh) 一种微波设备汇聚的装置和方法
CN109039892A (zh) 一种业务的传输方法、网络设备及网络系统
CN103236924B (zh) 全时全通型量子网络路由器及扩展量子保密通信网络的方法
CN107318056A (zh) 基于阵列波导光栅的光交换装置及系统
CN105210316A (zh) 用于光子交换的系统和方法
CN105103482B (zh) 光传送网中信号传输的方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant