CN102907061B - 一种用于处理数据的系统和方法 - Google Patents

一种用于处理数据的系统和方法 Download PDF

Info

Publication number
CN102907061B
CN102907061B CN201080067163.1A CN201080067163A CN102907061B CN 102907061 B CN102907061 B CN 102907061B CN 201080067163 A CN201080067163 A CN 201080067163A CN 102907061 B CN102907061 B CN 102907061B
Authority
CN
China
Prior art keywords
circuit
data
channel
interface
phy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080067163.1A
Other languages
English (en)
Other versions
CN102907061A (zh
Inventor
D.J.多夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102907061A publication Critical patent/CN102907061A/zh
Application granted granted Critical
Publication of CN102907061B publication Critical patent/CN102907061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H04L12/40136—Nodes adapting their rate to the physical link properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

提供了用于复用串行媒体无关接口（110-1、110-N、210）的系统、方法以及设备。用于处理数据的一个系统包括包含许多端口（104-1、104-P）的以第一速率进行操作的物理层（PHY）电路（102-1、102-N、202-1、202-N）、包括许多端口的以第一速率进行操作的媒体访问控制（MAC）电路（108、208-1、208-N），以及以大于第一速率的第二速率进行操作的在MAC电路（108、208-1、208-N）与PHY电路（102-1、102-N、202-1、202-N）之间的复用串行媒体无关接口（110-1、110-N、210）。所述接口（110-1、110-N、210）包括许多导体且被配置成经由PHY电路（102-1、102-N、202-1、202-N）的每多达八个端口（104-1、104-P）的四个导体来在MAC电路（108、208-1、208-N）与PHY电路（102-1、102-N、202-1、202-N）之间传送数据。

Description

一种用于处理数据的系统和方法
背景技术
在网络设备（例如交换机）中，生产成本可能显著地受到在网络设备内的集成电路（IC）上使用的导体（例如引脚）的数目以及在电路（例如印刷电路板（PCB））上路由的信号的数目的影响。例如，包括以每秒10兆位（Mbps）操作的24端口和/或在媒体访问控制（MAC）电路与物理层（PHY）电路之间对接的100 Mbps（10/100）以太网的媒体无关接口（MII）可以包括384个引脚。其他接口可以以每秒一千兆位（Gbps）或更快地操作。
已经开发了减少了引脚数目的较新的接口，诸如精简的媒体无关接口（RMII）、串行媒体无关接口（SMII）以及串行千兆位媒体无关接口（SGMII）。RMII可以使用每个端口八个引脚，使得24端口交换机可以包括用于在MAC与PHY电路之间对接的192个引脚。SMII可以包括每个端口四个引脚，因此，24端口交换机可以包括96个引脚，加上四个附加时钟信号。可以将SGMII（例如10/100/1000 Mbps）设计成用于单个端口，并且每个PHY使用四个引脚，导致用于24个端口的96个引脚。
可以将MAC定位于半导体器件或“芯片”内。 MAC的一个功能可以是通过物理介质（例如光纤或导线）来传送数据。换言之，MAC可以是物理介质与设备中的更高层功能（例如操作系统、路由功能等）之间的接口。MAC可以通过使用将来自MAC的并行数据转换成串行数据以便通过物理介质来传输的串行器/解串器（SerDes）设备来与位于远程芯片上的其他设备（例如其他PHY电路）进行通信。SerDes还可以将接收到的串行数据转换成并行数据以供其关联MAC使用。
附图说明
图1是举例说明根据本公开的一个或多个实施例的用于处理数据的系统的示意图。
图2是举例说明根据本公开的一个或多个实施例的用于处理数据的系统的各部分的示意图。
具体实施方式
提供了用于复用串行媒体无关接口的系统、方法以及设备。用于处理数据的一个系统包括包含许多端口的以第一速率进行操作的物理层（PHY）电路、包括许多端口的以第一速率进行操作的媒体访问控制（MAC）电路，以及以大于第一速率的第二速率进行操作的MAC电路与PHY电路之间的复用串行媒体无关接口。该接口包括许多导体并被配置成经由PHY电路的每多达八个端口的四个导体来在MAC电路与PHY电路之间传送数据。
本文中的图遵循编号惯例，其中，第一数字或多个数字对应于图号且其余的数字识别图中的元件或部件。可以通过类似数字的使用来识别不同图之间的类似元件或部件。例如，108在图1中可以参考元件“08”，并且在图2中可以将类似元件参考为208-1、...、208-N。如将认识到的是，可以添加、交换和/或消除本文中的各种实施例中所示的元件，以便提供本公开的许多附加实施例。另外，如将认识到的是，在图中提供的元件的比例和相对尺度意图说明本公开的实施例，并且不应当以限制性意义来理解。如在本文中所使用的，“许多”某种东西可以指的是一个或多个此类东西。
如在本文中所使用的，特别是相对于图中的附图标记的指示符“N”、“M”和“P” ，指示本发明的一个或多个实施例可以包括有这样指定的许多特定特征。该指示符可以表示相同或不同数目的特定特征。
本公开的一个或多个实施例可以提供用于在一个或多个MAC电路与对应的一个或多个PHY电路之间以比PHY电路在系统外部传送数据的速率更快的速率来串行地传送数据的系统。例如，PHY电路和/或MAC电路可以以10或100 Mbps的速率进行操作且PHY电路与MAC电路之间的接口可以以至少1000 Mbps的速率来传送数据。
本公开可以通过使用用于PHY电路和/或MAC电路的每多达八个端口和/或信道的四个导体（例如引脚）来提供多端口MAC（MMAC）电路与多端口PHY（MPHY）电路之间的此类通信。显著地减少引脚的数目（例如与某些先前的方法相比）能够降低功率消耗和成本，并且能够通过减少在电路之间使用的信号的数目来改善系统的布局。在一个或多个实施例中，此类系统可以是网络交换机。
本公开的实施例可以包括用于处理数据的系统。此类系统可以是诸如交换机的网络设备。此类网络设备可以包括与存储器进行通信的处理器，并且可以包括网络芯片，其具有与许多网络端口相关联的硬件逻辑（例如，以专用集成电路（ASIC）的形式）。网络中的设备不限于许多端口、网络芯片和/或处理器或存储器资源的类型或尺寸。
如本领域的普通技术人员将认识到的，网络中的每个网络设备可以在物理上与其被连接到的交换机的端口相关联。可以使以分组形式的信息通过网络。用户可以通过网络设备（例如交换机）上的端口在物理上连接到网络。可以借助于如与网络设备上的端口相关联的网络设备（例如交换机）的逻辑链路控制（LLC）/媒体访问控制（MAC）电路或“引擎”，来在网络设备之间传输数据帧或分组。网络交换机基于接收的分组中的报头信息来将从发送网络设备接收到的分组转发到目的地网络设备。网络设备还可以通过一个或多个其他网络设备上的端口将来自给定网络的分组转发到其他网络。如读者将认识到的是，在本文中描述了以太网网络。然而，实施例不限于在以太网网络中的使用，并且可以同样良好地适合于其他网络类型（例如异步传输模式（ATM）网络等）。
如在本文中所使用的，网络可以提供通信系统，该通信系统将两个或更多计算机和外围设备链接、允许用户访问其他计算机上的资源以及与其他用户交换消息。网络允许用户与其他网络用户共享其自己的系统上的资源并访问中心定位系统或位于远程办公室处的系统上的信息。其可以提供到因特网或到其他组织的网络的连接。用户可以与网络使能软件应用相交互以进行网络请求，以便获得文件或在网络打印机上打印。应用还可以与网络管理软件进行通信，其可以与网络硬件相交互以在网络上的设备之间发送信息。
图1是举例说明根据本公开的一个或多个实施例的用于处理数据的系统100的示意图。如由本领域的普通技术人员将认识到的，用于处理数据的系统100可以根据以太网联网标准来进行操作。在一个或多个实施例中，系统100可以是网络交换机。系统100包括许多物理层（PHY）电路102-1、...、102-N。“物理层”可以指的是开放系统互连参考模型（OSI模型）的物理层，如将由本领域的技术人员所认识到的。PHY电路102-1、...、102-N可以是单独芯片，可以被集成在单个PHY芯片上，或者可以与单个芯片上的系统100（诸如片上系统（SoC））集成。
PHY电路102-1、...、102-N中的每一个可以分别包括许多端口104-1、...、104-P。例如，每个PHY电路可以包括八个端口。可以将用于每个PHY 102-1、...、102-N的端口104-1、104-P连接到许多物理介质，诸如双绞线、铜线、光纤等，以用于系统100外面的数据的传送。此类数据通信可以对应于OSI模型的数据链路层。PHY电路102-1、...、102-N中的每一个可以分别包括许多信道106-1、...、106-M。用于每个PHY电路102-1、...、102-N的信道106-1、...、106-M的数目可以与用于每个PHY电路102-1、...、102-N的端口的数目相同或不同。
可以经由许多接口110-1、...、110-N来将PHY电路102-1、...、102-N连接到许多媒体访问控制（MAC）电路108。虽然图1举例说明了作为单个芯片的MAC电路108，但实施例不被如此限制，并且MAC电路108可以包括不止一个芯片。MAC电路108可以包括许多信道107。在一个或多个实施例中，包括在MAC电路108中的信道107的数目可以等于包括在系统100中的PHY电路102-1、...、102-N中的信道106-1、...、106M的数目。包括在MAC电路108中的信道107和包括在PHY电路102-1、...、102-N中的信道106-1、...、106-M可以用来经由接口110-1、110-N在MAC电路108与PHY 102-1、...、102-N电路之间传送数据。
接口110-1、...、110-N可以是复用串行媒体无关接口（MSMII）。通常，媒体无关接口（MII）可以被用来将不同类型的PHY电路连接到公共MAC电路。每个MSMII 110-1、...、110-N可以包括经由第一对导体116-1、...、116-N传送以从PHY电路102-1、...、102-N向MAC电路108发送数据的第一差分信号和经由第二对导体117-1、...、117-N传送以从MAC电路108向PHY电路102-1、...、102-N发送数据的第二差分信号。每个差分信号可以包括正极性部分和负极性部分。因此，每个MSMII 110-1、...、110-N可以包括四个引脚，其与（例如可以用来发射和/或接收的）四个信号（例如两个差分信号的正和负极性部分）相关。
该差分信号可以是用正逻辑传达的低压（例如3.3伏）信号，使得当差分对的正信号处于比该差分对的负信号更大的电压电平时，信号处于逻辑“高”（例如“1”）。当差分对的正信号处于比该差分对的负信号更小的电压时，该信号可以处于逻辑“低”（例如“0”）。
可以将PHY电路102-1、...、102-N、MAC电路108以及接口110-1、...、110-N配置成以许多速率进行操作。例如，可以将PHY电路102-1、...、102-N和MAC电路108配置成以第一速率（例如10 Mbps）进行操作，并且可以将接口110-1、...、110-N配置成以第二速率（例如100 Mbps）进行操作。PHY电路102-1、...、102-N、MAC电路108以及接口110-1、...、110-N可以以彼此相同的速率或彼此不同的速率进行操作。在一个或多个实施例中，可以将PHY电路102-1、...、102-N和MAC电路108配置成以第一速率进行操作，并且可以将接口110-1、...、110-N配置成以大于第一速率的第二速率进行操作。
系统100可以包括用于经由MAC电路108与PHY电路102-1、...、102-N之间的管理接口来传送数据的管理数据时钟（MDC）信号112。管理数据时钟可以是用于MAC电路108的基准时钟。在一个或多个实施例中，用于MAC电路108的基准时钟可以被用来生成第二差分信号和/或用来生成第一差分信号的时序。系统100还可以包括用于经由MAC电路108与PHY电路102-1、...、102-N之间的管理接口来传送的管理数据输入/输出（MDIO）信号114。可以将PHY电路102-1、...、102-N配置成使数据通信与来自MAC电路108的时钟信号（例如管理数据时钟信号112）同步。
图2是举例说明根据本公开的一个或多个实施例的用于处理数据的系统200的各部分的示意图。系统200可以包括许多PHY电路202-1、...、202-N、许多MAC电路208-1、...、208-N以及许多接口（例如MSMII）210。系统200、PHY电路202-1、...、202-N、MAC电路208-1、...、208-N以及接口210可以分别类似于图1中所举例说明的系统100、PHY电路102-1、...、102-N、MAC电路108以及接口110-1、...、110-N。
图2中所举例说明的系统200包括关于接口210的附加细节。接口210可以包括分别与MAC电路208-1、...、208-N和PHY电路202-1、...、202-N相关联的接口部件222-1和222-2。接口部件222-1、222-2可以作为接口210的发送部件和/或接收部件来起作用。例如，当PHY电路202-1、...、202-N向MAC电路208-1、...、208-N发送数据时，与PHY电路202-1、...、202-N相关联的接口部件222-2可以作为发送部件来起作用，并且与MAC电路208-1、...、208-N相关联的接口部件222-1可以作为接收部件来起作用。同样地，当MAC电路208-1、...、208-N向PHY电路202-1、...、202-N发送数据时，接口部件222-1可以作为发送部件来起作用，并且接口部件222-2可以作为接收部件来起作用。
每个接口部件222-1、222-2可以分别包括状态机218-1、218-2和串行器/解串器（SerDes）电路220-1、220-2。接口210和/或接口部件222-1、222-2可以包括图2中未具体举例说明的附加电路、部件和/或功能。
在一个或多个实施例中，可以将接口210配置成对经由接口210发送的数据进行编码（例如使用状态机218-1、218-2）。例如，可以使用8b/10b编码来将数据编码成数据符号组。可以将来自所述许多信道中的每一个的至少一个数据符号包括在数据符号组中。对于使用八个信道的实施例，八个数据符号的组可以包括来自八个信道中的每一个的一个数据符号。对于使用少于八个信道的实施例，八个数据符号的组可以包括来自每个信道的至少一个符号加上许多重复的数据符号，总共达到八个数据符号。接口可以向编码数据的数据符号的组添加一个或多个控制集（例如使用状态机218-1、218-2）。例如，可以针对每八个数据符号添加一个控制集。在一个或多个实施例中，该控制集可以包括两个符号，该两个符号包括指示接口正在作为复用串行媒体无关接口进行操作的特定启动器符号和指示正被传送的信道的状态和数目的信道符号（例如，针对每八个数据符号，可以添加包括两个符号的一个控制集）。
特定启动器符号可能是复用串行媒体无关对接所特有的。该特定信道符号可以包括八个定义位。第一位可以指示接收部件是否已建立与接口的有效链路。第二位可以指示远程接口是否可操作。第三位可以指示本地设备是否可操作。可以预留第四位以用于其他指示。因此，前四位可以指示状态。然而，实施例不限于位的特定排序。信道符号可以包括四个附加位，其可以被用来指示正被传送的信道的数目。对于包括每八个数据符号一个控制集的实施例而言，可以提供1.25:1的数据速率“传动比（gear ratio）”。例如，使用8b/10b编码的具有100 Mbps的原始速率的编码数据可以产生125 Mbps ((100 * 10)/8 = 125)的有效速率。因此，可以对数据的八个信道进行编码，该数据具有添加的控制集，并且将该数据从以100 Mbps的八个信道复用到1.25 Gbps的串行流数据速率。
表1举例说明具有用8b/10b编码进行编码的100 Mbps的原始速率的数据的八个信道和从对该八个信道进行复用而得到的串行流的示例。表1的前八行举例说明了具有由指示信道号码（例如从0至7）的第一号码所表示的数据符号“S”和指示信道内的符号号码（例如从1至8）的下标号码的八个信道。第九行举例说明了包括控制符号“C”和数据符号“S”的复用串行数据流。
表1
具有用8b/10b编码进行编码的10 Mbps的原始速率的数据的八个信道和从对该八个信道进行复用而得到的串行流的示例可以与在与表1相关联的示例中所举例说明的和原始100 Mbps流类似，不同的是可以将每个符号重复十次以使总体串行流达到1 Gbps。
可以用来自所述许多信道的编码数据的时分复用（例如使用SerDes 220-1、220-2）来实现编码数据的复用（例如包括添加控制集）。对于其中PHY电路202-1、...、202-N和/或MAC电路208-1、...、208-N以小于接口210进行操作的第二速率的第一速率进行操作且其中PHY电路202-1、...、202-N包括大于一的许多端口（例如图1所图示的端口104-1、...、104-P）的实施例，接口210可以将数据从处于第一速率的许多信道（例如图1中所图示的信道106-1、...、106-M、107）复用到处于第二速率的串行数据流。例如，接口210可以将数据从能以10/100 Mbps进行操作的PHY电路202-1、...、202-N和MAC电路208-1、...、208-N复用到处于1.25 Gbps的串行流。
可以将接口210的发送部件（例如部件222-2）配置成针对以小于接口210的速率的速率来操作不止一个信道的发送电路（例如PHY电路202-1、...、202-N）来复用数据（例如，经由SerDes 220-2）。发送部件可以通过以第二速率发送后面是来自第一信道的第一数据符号和来自第二信道的第二数据符号等的控制集，来将数据从第一速率（例如发送电路的速率，诸如PHY电路202-1、202-N和/或MAC电路208-1、...、208-N（当任一个正在发送时））复用到第二速率（例如接口210的速率）。例如，发送电路可以发送从100 Mbps复用的控制集和八个数据符号（例如来自八个信道中的每一个信道的一个），以创建将要经由处于1.25 Gbps的接口210在串行流中被发送的帧。该控制集可以包括如本文中所描述的特定启动器符号和信道符号。
可以将接口210的接收部件（例如部件222-1）配置成响应于控制集来将从处于第二速率的串行流接收到的编码数据解复用到处于第一速率的许多信道，所述控制集包括指示串行流是复用串行媒体无关接口传输的特定启动器符号和指示不止一个信道（被复用成串行流）的状态和传输的信道符号。
可以将接口210的发送部件（例如部件222-2）配置成针对以小于接口210的速率的速率来操作一个信道的发送电路（例如PHY电路202-1、...、202-N）来使数据（例如，经由SerDes 220-2）进行串行化。发送部件可以通过将数据（例如对正被发送的数据进行编码时的数据符号）重复足够的次数来将数据从第一速率（例如发送电路的速率）串行化成第二速率（例如接口210的速率），以便可以以第二速率来发送数据帧。例如，发送电路可以从处于100 Mbps的发送电路将数据符号重复十次，以创建将要以至少1 Gbps的速率经由接口210来进行发送的帧。
可以将接口210的接收部件（例如部件222-1）配置成响应于控制集来将从处于第二速率的串行流接收到的编码数据解串到处于第一速率的一个信道，所述控制集包括指示串行流是复用串行媒体无关接口传输的特定启动器符号和指示单个信道（在串行流中）的状态和传输的信道符号。
可以将接口210的发送部件（例如部件222-2）配置成针对以等于接口210的速率的速率来操作单个信道的发送电路（例如PHY电路202-1、...、202-N），来使数据在没有复用的情况下通过接口210。例如，对于包括以至少一Gbps的速率进行操作的接口210和PHY电路202-1、...、202-N和MAC电路208-1、...、208-N的实施例，发送部件（例如部件222-2）可以在不对数据进行复用的情况下使来自PHY电路202-1、...202-N的数据经由接口210传递至MAC电路208-1、...、208-N。
可以将接口210的接收部件（例如部件222-1）配置成响应于没有具有接收数据的特定启动器符号来在没有解复用的情况下从串行流接收数据。接收的串行数据流可以处于与PHY电路202-1、...、202-N、MAC电路208-1、...、208-N以及接口210的速率等效的速率。
虽然在本文中已举例说明并描述了特定实施例，但本领域的普通技术人员将认识到的是，可以用考虑来实现相同结果的布置来代替所示的特定实施例。本公开意图覆盖本公开的一个或多个实施例的改编或变形。要理解的是，以上描述已经以说明性方式、而不是限制性方式进行。在仔细阅读以上描述时，本领域的技术人员将清楚上述实施例的组合以及在本文中未具体地描述的其他实施例。本公开的一个或多个实施例的范围包括其中使用上述结构和方法的其他应用。因此，应当参考所附的权利要求以及此类权利要求被授予的等效方式的全部范围来确定本公开的一个或多个实施例的范围。
在前述具体实施方式中，出于使本公开流线化的目的而在单个实施例中将某些特征集中在一起。这种公开的方法不应被解释为反映本公开的公开实施例必须使用比在每个权利要求中明确叙述的更多的特征的意图。相反，如以下权利要求所反映的，发明主题在于少于单个公开实施例的全部特征。因此，据此将以下权利要求结合到具体实施方式中，其中每个权利要求作为单独的实施例而独立存在。

Claims (15)

1.一种用于处理数据的系统，包括：
物理层（PHY）电路，其以第一速率进行操作，其中，所述PHY电路包括多个端口；
媒体访问控制（MAC）电路，其以所述第一速率进行操作，其中，所述MAC电路包括多个端口；以及
复用串行媒体无关接口，其在所述MAC电路与所述PHY电路之间以大于所述第一速率的第二速率进行操作，其中，所述接口包括多个导体；
其中，所述接口被配置成经由所述PHY电路的每多达八个端口的四个导体来在所述MAC电路与所述PHY电路之间传送数据。
2.根据权利要求1所述的系统，其中，所述接口被配置成：
对经由所述接口传送的数据进行编码；
向所述编码数据添加一个或多个控制集；以及
当端口的数目大于一时，将所述编码数据从处于所述第一速率的多个信道时分复用到处于所述第二速率的串行流。
3.根据权利要求2所述的系统，其中：
所述接口包括发送部件和接收部件；以及
所述控制集包括指示复用串行数据流的特定启动器符号和指示串行数据流中的信道的状态和数目的信道符号。
4.根据权利要求3所述的系统，其中，所述接收部件被配置成响应于包括所述特定启动器符号和指示所述串行数据流中的信道的状态和数目的信道符号的一个或多个控制集，来将编码数据从处于所述第二速率的串行流解复用到处于所述第一速率的所述多个信道。
5.根据权利要求4所述的系统，其中，所述第一速率是每秒100兆位且所述第二速率是每秒1.25千兆位。
6.根据权利要求3所述的系统，其中，所述接收部件被配置成响应于包括所述特定启动器符号和指示包括一个信道的信道的状态和数目的信道符号的一个或多个控制集，来将编码数据从处于所述第二速率的串行流解串到处于所述第一速率的一个信道。
7.根据权利要求3所述的系统，其中：
所述信道符号包括八个位，其包括：
第一位，其指示接收部件是否已建立有效链路；
第二位，其指示远程接口是否可操作；
第三位，其指示本地设备是否可操作；
第四位，其被预留；以及
四个位，其指示信道的数目。
8.根据权利要求2所述的系统，其中，所述接口被配置成每八个数据符号添加一个控制集；以及
其中，所述接口被配置成使用8b/10b编码来对数据进行编码。
9.根据权利要求8所述的系统，其中，所述八个数据符号包括来自所述多个信道中的每一个的至少一个数据符号；以及
其中，当信道的数目大于二且小于八时，所述八个数据符号包括来自所述多个信道中的特定信道的至少一个数据符号和对来自所述特定信道的所述至少一个符号的重复。
10.根据权利要求1所述的系统，其中：
所述MAC电路和所述PHY电路被配置成以所述第二速率进行操作；
所述接口包括发送部件和接收部件；
所述发送部件被配置成在没有复用的情况下发送所述数据；以及
所述接收部件被配置成响应于没有特定启动器符号来在没有解复用的情况下接收所述数据。
11.根据权利要求10所述的系统，其中，所述第二速率是每秒至少一千兆位。
12.根据权利要求1所述的系统，其中，所述四个导体传送两个差分信号，其包括：
第一差分信号，其将数据从所述PHY电路发送到所述MAC电路；以及
第二差分信号，其将数据从所述MAC电路发送到所述PHY电路。
13.根据权利要求12所述的系统，其中，所述系统包括：
管理数据时钟信号，其用于经由所述MAC电路与所述PHY电路之间的管理接口来进行通信；
管理数据输入/输出信号，其用于经由所述MAC电路与所述PHY电路之间的管理接口来进行通信；以及
其中，所述PHY电路被配置成使数据传输与来自所述MAC电路的管理数据时钟信号同步。
14.一种用于处理数据的方法，包括：
使物理层（PHY）电路以第一速率进行操作，其中，所述PHY电路包括多个端口；
使媒体访问控制（MAC）电路以第一速率进行操作；以及
用包括多个导体的复用串行媒体无关接口以大于所述第一速率的第二速率来在所述MAC电路和所述PHY电路之间传送数据；
其中，所述多个导体包括所述PHY电路的每多达八个端口的四个导体。
15.根据权利要求14所述的方法，其中，所述方法包括：
对经由所述接口所传送的数据进行编码；
向编码数据添加一个或多个控制集；以及
当端口的数目大于一时，将所述编码数据从处于所述第一速率的多个信道时分复用到处于第二速率的串行流。
CN201080067163.1A 2010-06-01 2010-06-01 一种用于处理数据的系统和方法 Active CN102907061B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/036831 WO2011152818A1 (en) 2010-06-01 2010-06-01 Multiplexed serial media independent interface

Publications (2)

Publication Number Publication Date
CN102907061A CN102907061A (zh) 2013-01-30
CN102907061B true CN102907061B (zh) 2015-09-09

Family

ID=45066995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080067163.1A Active CN102907061B (zh) 2010-06-01 2010-06-01 一种用于处理数据的系统和方法

Country Status (4)

Country Link
US (1) US9071373B2 (zh)
EP (1) EP2577945B1 (zh)
CN (1) CN102907061B (zh)
WO (1) WO2011152818A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425824B2 (en) * 2012-03-23 2016-08-23 Qualcomm Incorporated Configurable multi-mode media independent interface
KR101695835B1 (ko) 2012-03-23 2017-01-13 퀄컴 인코포레이티드 멀티-포트 직렬 미디어 독립 인터페이스
US8964772B2 (en) * 2012-10-09 2015-02-24 Broadcom Corporation Method for implementing a multi-chip module with a high-rate interface
EP3787262B1 (en) * 2013-03-21 2022-02-23 Huawei Technologies Co., Ltd. Transmission apparatus, data transmission method and non-transitory computer-readable recording medium
CN114514710A (zh) * 2019-07-25 2022-05-17 迈凌有限公司 在单个串行解串器上具有不同波特率的多个端口

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
CN1567908A (zh) * 2002-12-31 2005-01-19 J·I·詹格 以太网与异位传输模接口间之罔桥及其操作方法
KR20060076673A (ko) * 2004-12-29 2006-07-04 삼성전자주식회사 Ｍａｃ과 ｐｈｙ 디바이스간의 인터페이스 변환 시스템 및그 방법
CN101150508A (zh) * 2006-09-20 2008-03-26 美国博通公司 一种有线通信的方法和系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269104B1 (en) * 1998-04-21 2001-07-31 Hewlett- Packard Company Link control state machine for controlling a media access controller, a serial physical layer device and a media independent interface physical layer device
US6865189B2 (en) * 2001-03-22 2005-03-08 Lsi Logic Corporation Minimal latency serial media independent interface to media independent interface converter
KR100460149B1 (ko) * 2001-11-28 2004-12-08 주식회사 코어세스 에스엠아이아이 규격에 따른 장치 간의 데이터전송중재장치 및 그 방법
US7042893B1 (en) * 2001-12-05 2006-05-09 Marvell International Ltd. Serial media independent interface with double data rate
US7957283B2 (en) * 2008-06-24 2011-06-07 Lantiq Deutschland Gmbh Multi-port ethernet transceiver
CN101437035A (zh) 2008-12-18 2009-05-20 杭州华三通信技术有限公司 一种数据通信方法和一种以太网设备
JP5248444B2 (ja) * 2009-08-11 2013-07-31 ルネサスエレクトロニクス株式会社 シリアル通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
CN1567908A (zh) * 2002-12-31 2005-01-19 J·I·詹格 以太网与异位传输模接口间之罔桥及其操作方法
KR20060076673A (ko) * 2004-12-29 2006-07-04 삼성전자주식회사 Ｍａｃ과 ｐｈｙ 디바이스간의 인터페이스 변환 시스템 및그 방법
CN101150508A (zh) * 2006-09-20 2008-03-26 美国博通公司 一种有线通信的方法和系统

Also Published As

Publication number Publication date
US9071373B2 (en) 2015-06-30
US20130060979A1 (en) 2013-03-07
EP2577945A1 (en) 2013-04-10
EP2577945B1 (en) 2019-12-18
CN102907061A (zh) 2013-01-30
WO2011152818A1 (en) 2011-12-08
EP2577945A4 (en) 2018-01-03

Similar Documents

Publication Publication Date Title
US7885321B2 (en) System, method and device for autonegotiation
EP2887596B1 (en) Network device and information transmission method
CN100583797C (zh) 使用10吉比特附件单元接口的与协议无关的传输的方法和装置
CN104322014B (zh) 用于100Gbps以太网的链路训练和训练帧
US10374782B2 (en) Full duplex transmission method for high speed backplane system
US9338261B2 (en) Method for rapid PMA alignment in 100GBASE-KP4
US7957283B2 (en) Multi-port ethernet transceiver
EP2020104B1 (en) Multiple fiber optic gigabit ethernet links channelized over single optical link
CN102907061B (zh) 一种用于处理数据的系统和方法
US9031093B2 (en) EEE refresh and wake signaling for 100GBASE-KP4
EP2501085B1 (en) Data network element, crossbar, and method providing coupling between remote PHY and MAC devices
CN100469046C (zh) 自动协商的系统、方法和设备
EP1484874B1 (en) System for interfacing media access control (MAC) module to small form factor pluggable (SFP) module
EP3709593B1 (en) Data distribution method and related apparatuses
WO2009012198A1 (en) Ont discovery in a dwdm hybrid pon lt configuration
EP3618317A1 (en) Message sending method and message receiving method and apparatus
KR100334417B1 (ko) 점대점 구조를 갖는 백 플랜 시스템
KR100311228B1 (ko) 복수개의 플레인으로 구성된 셀/패킷 스위칭 시스템
Fayyaz et al. Contentionless Architecture for Optical Interconnect (CAOI) in Data Center Network
Mobilon et al. Hardware Design and Prototype of an Optical Packet-Switched Ring Network Node
KR20030035325A (ko) 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161229

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett-Packard Development Company, L.P.