CN109728853B - 一种数据处理的方法、设备及存储介质 - Google Patents

Abstract

本发明实施例公开了一种数据处理的方法、设备及存储介质；该方法包括：将接收到的每条物理通道PHY中FlexE帧基于灵活以太网FlexE帧结构获取每条物理通道PHY中FlexE帧的有效数据；将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据；将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据；其中，N为PHY数目；将所述N路时分数据按照端口编号顺序进行合并，生成单路时分数据；将所述单路时分数据进行IMP映射，获得映射后的时分数据。

Description

一种数据处理的方法、设备及存储介质

技术领域

本发明涉及网络通信技术，尤其涉及一种数据处理的方法、设备及存储介质。

背景技术

目前，为了提高传输带宽的灵活性，国际标准组织定义了灵活以太网(FlexE，Flexible Ethernet)协议。FlexE基本内容是将多个100G的传输通道进行捆绑，形成一个更大带宽速度的传递通道，参见图1所示的非典型示例，通过FlexE协议在MAC层和物理编码子层(PCS，Physical Coding Sublayer)之间多了一个垫层(FlexE Shim)，并通过FlexE Shim将4个100G的物理通道进行捆绑，形成一个400G的逻辑通道，在光网络(ODU，Optical DataUnit)中进行传输，从而在不增加成本的情况下解决了400G业务的传递需求，并且FlexE可以无需固定接口速率，从而满足客户的多种业务需求，提高了传输带宽的灵活性。

而FlexE协议中，业务数据在ODU可以按照如下三种模式进行传输：感知模式、不感知模式和终结模式。对于终结模式的实现方式，目前的方案是将FlexE各个时隙中的数据提取出来进行解析，然后将相同的端口数据进行合并，最终再合并成一路处理。从该方案中可以看出，消耗资源与端口数目呈正相关关系，端口的个数越多的话，所消耗的资源也相应地增加。

发明内容

为解决上述技术问题，本发明实施例期望提供一种数据处理的方法、设备及存储介质，降低了终结模式实现过程中的复杂度以及消耗的资源。

本发明的技术方案是这样实现的：

第一方面，本发明实施例提供了一种一种数据处理的方法，所述方法包括：

将接收到的每条物理通道PHY中FlexE帧基于灵活以太网FlexE帧结构获取每条物理通道PHY中FlexE帧的有效数据；

将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据；

将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据；其中，N为PHY数目；

将所述N路时分数据按照端口编号顺序进行合并，生成单路时分数据；

将所述单路时分数据进行IMP映射，获得映射后的时分数据。

在上述方案中，所述基于FlexE帧结构获取每条PHY中FlexE帧的有效数据，包括：

将每条PHY的FlexE帧中的帧头数据和开销数据进行删除，且保留帧头位置和开销位置的指示信号，获得每条PHY中FlexE帧的有效数据。

在上述方案中，所述将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据，包括：

将所述有效数据的传输顺序由横向传输修改为纵向传输，获得每条PHY中FlexE帧的修改后的有效数据。

在上述方案中，将所述有效数据的传输顺序由横向传输修改为纵向传输，包括：

按照设定的第一计数周期值进行循环计数，并设置两个寄存器；其中，所述第一计数周期值为计数20次；

在第一计数周期内，将有效数据中的20个时隙的第一有效数据存储于第一寄存器；

在第二计数周期内，将第一寄存器中的第一有效数据进行输出，并将所述有效数据中处于第一有效数据后的20个时隙的第二有效数据存储于第二寄存器；

在第三计数周期内，将第二寄存器中的第二有效数据进行输出，并将所述有效数据中处于第二有效数据后的20个时隙的第三有效数据存储于第一寄存器。

在上述方案中，将所述有效数据的传输顺序由横向传输修改为纵向传输，包括：

按照设定的第二计数周期值进行循环计数，并设置两个寄存器；其中，所述第二计数周期值为计数40次；

在第一计数周期内，将有效数据中的2×20个时隙的第一有效数据存储于第一寄存器；

在第二计数周期内，将第一寄存器中的第一有效数据进行输出，并将所述有效数据中处于第一有效数据后的2×20个时隙的第二有效数据存储于第二寄存器；

在第三计数周期内，将第二寄存器中的第二有效数据进行输出，并将所述有效数据中处于第二有效数据后的2×20个时隙的第三有效数据存储于第一寄存器。

在上述方案中，在将所述有效数据的传输顺序由横向传输修改为纵向传输之前，所述方法还包括：

将所述有效数据按照PHY进行分组，得到分组后的有效数据；其中，每组中任一PHY的配置中能够出现其他PHY的时隙编号。

在上述方案中，所述将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据，包括：

基于每个时隙对应的端口号，将所述修改后的有效数据中相同端口的数据进行分类，在将分类后的数据进行拼接，从而得到与PHY数目N相同的N路时分数据。

在上述方案中，所述将所述单路时分数据进行IMP映射，获得映射后的时分数据，包括：

对所述单路时分数据按照端口进行空闲位IDEL的插入或删除后，并且在数据加扰后进行映射，获得所述映射后的时分数据。

第二方面，本发明实施例提供了一种数据处理的方法，所述方法包括：

将时分数据按照空闲映射过程IMP进行解映射，并且在数据解扰后按照端口进行空闲位IDEL的插入或删除，获得解映射后的时分数据；

将所述解映射后的时分数据按照端口进行缓存，获得N路时分数据；其中，所述N为PHY数目；

将缓存的N路时分数据按照时隙分布状态进行读出；

将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据；

将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据。

在上述方案中，所述将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据，包括：

将读出的时分数据的传输顺序由纵向传输修改为横向传输，获得每条PHY中FlexE帧的修改数据。

在上述方案中，在将读出的时分数据的传输顺序由纵向传输修改为横向传输时，所述方法还包括：

获取纵向传输时各时隙对应的端口号；

相应地，将缓存的N路时分数据按照时隙分布状态进行读出，包括：

将所述纵向传输时各时隙对应的端口号进行比较，获得单一时钟内各个端口需要读出的66bit数目；

将所述单一时钟内各个端口需要读出的66bit数目与每个端口在所述单一时钟内未读的66bit数目进行比较：

当所述单一时钟内各个端口需要读出的66bit数目大于每个端口在所述单一时钟内未读的66bit数目时，按照所述单一时钟内每个端口的读取地址的下一个地址进行读取。

在上述方案中，所述将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据，包括：

生成每条PHY的FlexE帧结构，并在每条PHY的FlexE帧结构中增加FlexE帧头数据和开销数据；

将所述修改数据填入每条PHY的FlexE帧结构中，组成每条每条PHY中FlexE帧的输出数据，并获取横向传输时各时隙对应的端口号。

第三方面，本发明实施例提供了一种接收侧设备，所述设备包括：第一网络接口，第一存储器和第一处理器；其中，

所述第一网络接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第一存储器，用于存储能够在所述第一处理器上运行的计算机程序；

所述第一处理器，用于在运行所述计算机程序时，执行第一方面中任一项所述方法的步骤。

第四方面，本发明实施例提供了一种发送侧设备，所述设备包括：第二网络接口、第二存储器和第二处理器；

其中，所述第二网络接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第二存储器，用于存储能够在第二处理器上运行的计算机程序；

所述第二处理器，用于在运行所述计算机程序时，执行第二方面中任一项所述方法的步骤。

第五方面，本发明实施例提供了一种计算机可读介质，其特征在于，所述计算机可读介质存储有数据处理程序，所述数据处理程序被至少一个处理器执行时实现第一方面中任一项或第二方面中任一项所述的方法的步骤。

本发明实施例提供了一种数据处理的方法、设备及存储介质；将每条PHY中FlexE帧的有效数据按照每个时隙对应的端口进行合并，获得多路时分数据后进行处理，而不是将所有时隙中的数据提取出来进行解析，从而降低了终结模式实现过程中的复杂度以及消耗的资源。

附图说明

图1为相关技术的一种FlexE网络结构示意图；

图2为本发明实施例提供的一种数据处理的方法流程示意图；

图3为本发明实施例提供的一种传输顺序修改示意图；

图4为本发明实施例提供的一种接收侧装置的组成示意图；

图5为本发明实施例提供的另一种数据处理的方法流程示意图；

图6为本发明实施例提供的一种发送侧装置组成示意图；

图7为本发明实施例提供的一种接收侧设备的具体硬件结构示意图；

图8为本发明实施例提供的一种发送侧设备的具体硬件结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

实施例一

参见图2，其示出了本发明实施例提供的一种数据处理的方法流程，该流程可以应用于接收侧，所述方法包括：

S201：将接收到的每条物理通道PHY中FlexE帧基于灵活以太网FlexE帧结构获取每条物理通道PHY中FlexE帧的有效数据；

S202：将有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据；

S203：将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据；其中，N为PHY数目；

S204：将所述N路时分数据按照端口编号顺序进行合并，生成单路时分数据；

S205：将所述单路时分数据进行空闲映射过程(IMP，Idle Mapping Procedure)映射，获得映射后的时分数据。

通过图2所示的技术方案，无需将各个时隙中的数据提取出来进行解析，然后将相同的端口数据进行合并后，最终再合并成一路处理，而是将每条PHY中FlexE帧的有效数据按照每个时隙对应的端口进行合并，获得多路时分数据后进行处理，而不是将所有时隙中的数据提取出来进行解析，从而降低了终结模式实现过程中的复杂度以及消耗的资源。

针对图2所示的技术方案，在一种可能的实现方式中，所述基于FlexE帧结构获取每条PHY中FlexE帧的有效数据，包括：

将每条PHY的FlexE帧中的帧头数据和开销数据进行删除，且保留帧头位置和开销位置的指示信号，获得每条PHY中FlexE帧的有效数据。

对于该实现方式，具体来说，可以将每条PHY的FlexE帧中的帧头数据和开销数据进行删除后拼接在一起，但仍需保留帧头位置和开销位置的指示信号。

针对图2所示的技术方案，在一种可能的实现方式中，所述将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据，包括：

将所述有效数据的传输顺序由横向传输修改为纵向传输，获得每条PHY中FlexE帧的修改后的有效数据。

对于该实现方式，具体来说，可以根据帧头和开销位置的指示信号，生成时隙计数器，计数器的计数周期值可以根据具体场景进行设置，如下述两个场景所示：

场景一

将所述有效数据的传输顺序由横向传输修改为纵向传输，包括：

按照设定的第一计数周期值进行循环计数，并设置两个寄存器；其中，所述第一计数周期值为计数20次；

在第一计数周期内，将有效数据中的20个时隙的第一有效数据存储于第一寄存器；

在第二计数周期内，将第一寄存器中的第一有效数据进行输出，并将所述有效数据中处于第一有效数据后的20个时隙的第二有效数据存储于第二寄存器；

在第三计数周期内，将第二寄存器中的第二有效数据进行输出，并将所述有效数据中处于第二有效数据后的20个时隙的第三有效数据存储于第一寄存器。

对于场景一，具体来说，可以将时隙计数器从0-19循环计数，并设置A和B两个寄存器。根据时隙计数器的计数值，将20个时隙的有效数据存贮在寄存器A中，然后再将下一个20时隙的有效数据存贮在寄存器B中，并且将寄存器A中的有效数据进行输出，从而实现寄存器A和寄存器B之间的乒乓操作，即寄存器A进行存贮的时候寄存器B进行输出，而寄存器B进行存贮的时候寄存器A进行输出。

针对场景一的具体说明，可以理解地，一个时隙66B，而在传输的时候一条PHY在单个时钟内会传多个时隙，比如2个时隙，那么如果有N条PHY，则在单个时钟内会传输2N个时隙，从而最多会出现2N个端口数据。

此时，后续步骤203就需要在单个时钟内处理2N个端口数据，从造成较大的资源消耗。基于此问题，本实施例提出场景二的技术方案。，

场景二

将所述有效数据的传输顺序由横向传输修改为纵向传输，包括：

按照设定的第二计数周期值进行循环计数，并设置两个寄存器；其中，所述第二计数周期值为计数40次；

在第一计数周期内，将有效数据中的2×20个时隙的第一有效数据存储于第一寄存器；

在第二计数周期内，将第一寄存器中的第一有效数据进行输出，并将所述有效数据中处于第一有效数据后的2×20个时隙的第二有效数据存储于第二寄存器；

在第三计数周期内，将第二寄存器中的第二有效数据进行输出，并将所述有效数据中处于第二有效数据后的2×20个时隙的第三有效数据存储于第一寄存器。

对于场景一，具体来说，可以将时隙计数器从0-39循环计数，并设置A和B两个寄存器。根据时隙计数器的计数值，将2×20个时隙的有效数据存贮在寄存器A中，然后再将下一个2×20时隙的有效数据存贮在寄存器B中，并且将寄存器A中的有效数据进行输出，从而实现寄存器A和寄存器B之间的乒乓操作。

针对场景一的具体说明，可以理解地，总共存贮的时隙个数为40×N，那么通过传输顺序的修改，可以将将奇数时隙的端口的数据变成偶数时隙拼接在一起，从而使得输出的2N个时隙中最多只会出现N个端口。

此外，对于将所述有效数据的传输顺序由横向传输修改为纵向传输，还需要说明的是，为了支持多个组GROUP同时处理，在对传输顺序进行修改时，还需要以GROUP为单位，因此，在将所述有效数据的传输顺序由横向传输修改为纵向传输之前，所述方法还包括：

将所述有效数据按照PHY进行分组，得到分组后的有效数据；其中，每组中任一PHY的配置中能够出现其他PHY的时隙编号。

举例来说，PHY0、PHY2、PHY4是一个GROUP；PHY1、PHY3、PHY5是另一个GROUP。那么PHY0的配置中可以出现PHY2、PHY4的时隙编号；PHY2的配置中可以出现PHY0、PHY4的时隙编号；PHY4的配置中可以出现PHY0、PHY2的时隙编号；相应地，PHY1的配置中可以出现PHY3、PHY5的时隙编号；PHY3的配置中可以出现PHY1、PHY5的时隙编号；PHY5的配置中可以出现PHY1、PHY3的时隙编号。按上述方式，就可以支持多个GROUP数据同时进行传输顺序的修改。

将传输顺序由横向传输修改为纵向传输，如图3所示，便于将修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据。

针对图2所示的技术方案，在一种可能的实现方式中，所述将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据，包括：

基于每个时隙对应的端口号，将所述修改后的有效数据中相同端口的数据进行分类，在将分类后的数据进行拼接，从而得到与PHY数目N相同的N路时分数据。

对于该实现方式，具体来说，根据每个时隙对应的端口号，将相同端口的数据挑选出来，再做数据拼接，因此，可以理解地，数据拼接只需要N套电路，而仍需要暂存x个端口的数据。所以拼接后的数据同时最多有N个端口有效。

对于图2所示的技术方案，需要说明的是，在将所述N路时分数据按照端口编号顺序进行合并，生成单路时分数据时，具体过程可以为：

由于最多有N个端口有效，因此，可以设置N个RAM，依次编号为0至N-1，此时，写RAM是按0至n-1的顺序进行写入，例如，写指针是RAM0，那么下次只能从RAM1写，若2个数据有效，则分别写RAM1和RAM2。读RAM则要求按0至n-1依次来读。从而就保证了整个端口的数据顺序不会发生紊乱。

针对图2所示的技术方案，在一种可能的实现方式中，所述将所述单路时分数据进行IMP映射，获得映射后的时分数据，包括：

对所述单路时分数据按照端口进行空闲位IDEL的插入或删除后，并且在数据加扰后进行映射，获得所述映射后的时分数据。

对于该实现方式，需要说明的是，通过S204获得单路时分数据后，就可以对各个端口的时分数据进行IDLE的删除或插入，然后进行数据加扰，随后再按照IMP进行映射，如此就完成了整个接收侧的处理过程。

对于图2所示的技术方案，需要说明的是，图2的技术方案可以通过如图4所示的接收侧装置40来实现，可以理解地，该装置40可以包括：解帧模块、接收侧时隙交叉模块、数据还原模块、数据合并模块以及IMP映射模块，上述五个模块依次对应实现图2所示方案中步骤S201至步骤S205。可以理解地，解帧模块的数目与PHY数目一致，每条PHY对应一个解帧模块。

实施例二

基于前述实施例相同的发明构思，参见图5，其示出了本发明实施例提供的一种数据处理的方法流程，该流程可以应用于发送侧，可以理解地，图5所示的流程可以看成是针对图2所示技术方案的逆过程，所述方法包括：

S501：将时分数据按照空闲映射过程IMP进行解映射，并在数据解扰后按照端口进行空闲位IDEL的插入或删除，获得解映射后的时分数据；

S502：将所述解映射后的时分数据按照端口进行缓存，获得N路时分数据；其中，所述N为PHY数目；

S503：将缓存的N路时分数据按照时隙分布状态进行读出；

S504：将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据；

S505：将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据。

通过图5所示的技术方案，可以看出图5的技术方案可以通过如图6所示的发送侧装置60来实现，可以包括：IMP解映射模块、数据存贮模块、数据读模块、发送侧时隙交叉模块和成帧模块，上述五个模块依次对应实现图5所示方案中步骤S501至步骤S505。可以理解地，成帧模块的数目与PHY数目一致，每条PHY对应一个成帧模块。后续可以结合图6所示的装置对图5所示的技术方案进行说明。

首先，针对图5所示的技术方案，对于S501，IMP解映射模块可以将时分数据按照空闲映射过程IMP进行解映射后，再对各个端口的时分数据解扰后进行IDLE的删除或插入，从而完成时分数据的还原，获得解映射后的时分数据。

其次，对于S502，数据存贮模块中可以包括n个RAM，从而可以将解映射后的时分数据存入RAM中，每个RAM分区存贮，在写RAM时，每个RAM按端口写入固定分区，n个RAM写相同数据。而读RAM的使能可以来自于数据读模块，单个时钟内最多能读n个端口数据，最少1个端口数据。

对于S504，在一种可能的实现方式中，所述将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据，包括：

将读出的时分数据的传输顺序由纵向传输修改为横向传输，获得每条PHY中FlexE帧的修改数据。

可以理解地，发送侧时隙交叉模块实现原理和接收侧时隙交叉模块一样，可以仅按照图3中箭头的反方向进行传输顺序的修改，将纵向时隙变成横向时隙。同时，在将读出的时分数据的传输顺序由纵向传输修改为横向传输时，所述方法还包括：

获取纵向传输时各时隙对应的端口号。也就是说，发送侧时隙交叉模块需要输出纵向时隙对应的端口号给数据读模块。

相应地，将缓存的N路时分数据按照时隙分布状态进行读出，包括：

将所述纵向传输时各时隙对应的端口号进行比较，获得单一时钟内各个端口需要读出的66bit数目；

将所述单一时钟内各个端口需要读出的66bit数目与每个端口在所述单一时钟内未读的66bit数目进行比较：

当所述单一时钟内各个端口需要读出的66bit数目大于每个端口在所述单一时钟内未读的66bit数目时，按照所述单一时钟内每个端口的读取地址的下一个地址进行读取。

具体来说，数据读模块可以将发送侧时隙交叉模块传输的各个时隙的端口号进行比较，比较后可得到单个时钟内各个端口需要读的66B个数，再和每个端口当前的读地址以及未读的个数进行比较，如果大于则表明当前个数不够，需要读RAM的下一个地址，小于则不需要读RAM。

对于S505，在一种可能的实现方式中，所述将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据，包括：

生成每条PHY的FlexE帧结构，并在每条PHY的FlexE帧结构中增加FlexE帧头数据和开销数据；

将所述修改数据填入每条PHY的FlexE帧结构中，组成每条每条PHY中FlexE帧的输出数据，并获取横向传输时各时隙对应的端口号。

具体来说，成帧模块可以生成各PHY的帧结构，然后将发送侧时隙交叉模块所输入的数据填入帧结构内，组成FlexE帧输出，同时将横向时隙对应的端口号送给发送侧时隙交叉模块。

通过上述描述，并结合前述实施例的方案，完成了FlexE终结模式的数据提取实现，而是将每条PHY中FlexE帧的有效数据按照每个时隙对应的端口进行合并，获得多路时分数据后进行处理，而不是将所有时隙中的数据提取出来进行解析，从而降低了终结模式实现过程中的复杂度以及消耗的资源。

实施例三

基于前述实施例相同的发明构思，对于图4所示的接收侧装置40来说，接收侧装置40的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

因此，本实施例提供了一种计算机可读介质，该计算机可读介质存储有数据处理程序，所述数据处理程序被至少一个处理器执行时实现上述实施例一所述的方法的步骤。

基于上述接收侧装置40以及计算机可读介质，参见图7，其示出了本发明实施例提供的一种接收侧设备70，可以包括：第一网络接口701、第一存储器702和第一处理器703；各个组件通过总线系统704耦合在一起。可理解，总线系统704用于实现这些组件之间的连接通信。总线系统704除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图7中将各种总线都标为总线系统704。其中，第一网络接口701，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

第一存储器702，用于存储能够在第一处理器703上运行的计算机程序；

第一处理器703，用于在运行所述计算机程序时，执行：

将接收到的每条物理通道PHY中FlexE帧基于灵活以太网FlexE帧结构获取每条物理通道PHY中FlexE帧的有效数据；

将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据；

将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据；其中，N为PHY数目；

将所述N路时分数据按照端口编号顺序进行合并，生成单路时分数据；

将所述单路时分数据进行IMP映射，获得映射后的时分数据。

可以理解，本发明实施例中的第一存储器702可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double DataRate SDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，DRRAM)。本文描述的系统和方法的第一存储器702旨在包括但不限于这些和任意其它适合类型的存储器。

而第一处理器703可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过第一处理器703中的硬件的集成逻辑电路或者软件形式的指令完成。上述的第一处理器703可以是通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于第一存储器702，第一处理器703读取第一存储器702中的信息，结合其硬件完成上述方法的步骤。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的模块(例如过程、函数等)来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

具体来说，接收侧设备70中的第一处理器703还配置为运行所述计算机程序时，执行前述实施例一中所述的方法步骤，这里不再进行赘述。

实施例四

基于前述实施例相同的发明构思，本实施例提供了一种计算机可读介质，该计算机可读介质存储有数据处理程序，所述数据处理程序被至少一个处理器执行时实现上述实施例二所述的方法的步骤。可以理解地，本实施例中的计算机可读介质能够实现图6所示的发送侧装置60的各组成部分的功能。针对计算机可读介质的具体阐述，参见实施例三中的说明，在此不再赘述。

基于图6所示的发送侧装置60以及上述计算机可读介质，参见图8，其示出了本发明实施例提供的一种发送侧设备80的具体硬件结构，所述设备80包括：第二网络接口801、第二存储器802和第二处理器803；各个组件通过总线系统804耦合在一起。可理解，总线系统804用于实现这些组件之间的连接通信。总线系统804除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图8中将各种总线都标为总线系统804。其中，

其中，所述第二网络接口801，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

第二存储器802，用于存储能够在第二处理器803上运行的计算机程序；

第二处理器803，用于在运行所述计算机程序时，执行：

将时分数据按照空闲映射过程IMP进行解映射，并在数据解扰后按照端口进行空闲位IDEL的插入或删除，获得解映射后的时分数据；

将所述解映射后的时分数据按照端口进行缓存，获得N路时分数据；其中，所述N为PHY数目；

将缓存的N路时分数据按照时隙分布状态进行读出；

将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据；

将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据。

可以理解地，本实施例中针对发送侧设备80的具体硬件结构中的组成部分阐述，与实施例三中的相应部分类似，在此不做赘述。

具体来说，发送侧设备80中的第二处理器803，还用于在运行所述计算机程序时，执行前述实施例二中所述的方法步骤，这里不再进行赘述。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (14)

1.一种数据处理的方法，其特征在于，所述方法包括：

将接收到的每条物理通道PHY中FlexE帧基于灵活以太网FlexE帧结构获取每条物理通道PHY中FlexE帧的有效数据；

将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据；

将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据；其中，N为PHY数目；

将所述N路时分数据按照端口编号顺序进行合并，生成单路时分数据；

将所述单路时分数据进行IMP映射，获得映射后的时分数据；

其中，所述基于FlexE帧结构获取每条PHY中FlexE帧的有效数据，包括：

将每条PHY的FlexE帧中的帧头数据和开销数据进行删除，且保留帧头位置和开销位置的指示信号，获得每条PHY中FlexE帧的有效数据。

2.根据权利要求1所述的方法，其特征在于，所述将所述有效数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改后的有效数据，包括：

将所述有效数据的传输顺序由横向传输修改为纵向传输，获得每条PHY中FlexE帧的修改后的有效数据。

3.根据权利要求2所述的方法，其特征在于，将所述有效数据的传输顺序由横向传输修改为纵向传输，包括：

按照设定的第一计数周期值进行循环计数，并设置两个寄存器；其中，所述第一计数周期值为计数20次；

在第一计数周期内，将有效数据中的20个时隙的第一有效数据存储于第一寄存器；

在第二计数周期内，将第一寄存器中的第一有效数据进行输出，并将所述有效数据中处于第一有效数据后的20个时隙的第二有效数据存储于第二寄存器；

在第三计数周期内，将第二寄存器中的第二有效数据进行输出，并将所述有效数据中处于第二有效数据后的20个时隙的第三有效数据存储于第一寄存器。

4.根据权利要求2所述的方法，其特征在于，将所述有效数据的传输顺序由横向传输修改为纵向传输，包括：

按照设定的第二计数周期值进行循环计数，并设置两个寄存器；其中，所述第二计数周期值为计数40次；

在第一计数周期内，将有效数据中的2×20个时隙的第一有效数据存储于第一寄存器；

在第二计数周期内，将第一寄存器中的第一有效数据进行输出，并将所述有效数据中处于第一有效数据后的2×20个时隙的第二有效数据存储于第二寄存器；

在第三计数周期内，将第二寄存器中的第二有效数据进行输出，并将所述有效数据中处于第二有效数据后的2×20个时隙的第三有效数据存储于第一寄存器。

5.根据权利要求2所述的方法，其特征在于，在将所述有效数据的传输顺序由横向传输修改为纵向传输之前，所述方法还包括：

将所述有效数据按照PHY进行分组，得到分组后的有效数据；其中，每组中任一PHY的配置中能够出现其他PHY的时隙编号。

6.根据权利要求1所述的方法，其特征在于，所述将所述修改后的有效数据基于每个时隙对应的端口号进行合并获得N路时分数据，包括：

基于每个时隙对应的端口号，将所述修改后的有效数据中相同端口的数据进行分类，在将分类后的数据进行拼接，从而得到与PHY数目N相同的N路时分数据。

7.根据权利要求1所述的方法，其特征在于，所述将所述单路时分数据进行IMP映射，获得映射后的时分数据，包括：

对所述单路时分数据按照端口进行空闲位IDEL的插入或删除后，并且在数据加扰后进行映射，获得所述映射后的时分数据。

8.一种数据处理的方法，其特征在于，所述方法包括：

将时分数据按照空闲映射过程IMP进行解映射，并且在数据解扰后按照端口进行空闲位IDEL的插入或删除，获得解映射后的时分数据；

将所述解映射后的时分数据按照端口进行缓存，获得N路时分数据；其中，所述N为PHY数目；

将缓存的N路时分数据按照时隙分布状态进行读出；

将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据；

将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据。

9.根据权利要求8所述的方法，其特征在于，所述将读出的时分数据的传输顺序按照设定的传输顺序进行修改，获得每条PHY中FlexE帧的修改数据，包括：

将读出的时分数据的传输顺序由纵向传输修改为横向传输，获得每条PHY中FlexE帧的修改数据。

10.根据权利要求9所述的方法，其特征在于，在将读出的时分数据的传输顺序由纵向传输修改为横向传输时，所述方法还包括：

获取纵向传输时各时隙对应的端口号；

相应地，将缓存的N路时分数据按照时隙分布状态进行读出，包括：

将所述纵向传输时各时隙对应的端口号进行比较，获得单一时钟内各个端口需要读出的66bit数目；

将所述单一时钟内各个端口需要读出的66bit数目与每个端口在所述单一时钟内未读的66bit数目进行比较：

当所述单一时钟内各个端口需要读出的66bit数目大于每个端口在所述单一时钟内未读的66bit数目时，按照所述单一时钟内每个端口的读取地址的下一个地址进行读取。

11.根据权利要求8所述的方法，其特征在于，所述将每条PHY中FlexE帧的修改数据增加FlexE帧头数据和开销数据，生成每条PHY中FlexE帧的输出数据，包括：

生成每条PHY的FlexE帧结构，并在每条PHY的FlexE帧结构中增加FlexE帧头数据和开销数据；

将所述修改数据填入每条PHY的FlexE帧结构中，组成每条每条PHY中FlexE帧的输出数据，并获取横向传输时各时隙对应的端口号。

12.一种接收侧设备，其特征在于，所述设备包括：第一网络接口，第一存储器和第一处理器；其中，

所述第一网络接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第一存储器，用于存储能够在所述第一处理器上运行的计算机程序；

所述第一处理器，用于在运行所述计算机程序时，执行权利要求1至7任一项所述方法的步骤。

13.一种发送侧设备，其特征在于，所述设备包括：第二网络接口、第二存储器和第二处理器；

其中，所述第二网络接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第二存储器，用于存储能够在第二处理器上运行的计算机程序；

所述第二处理器，用于在运行所述计算机程序时，执行权利要求8至11任一项所述方法的步骤。

14.一种计算机可读介质，其特征在于，所述计算机可读介质存储有数据处理程序，所述数据处理程序被至少一个处理器执行时实现权利要求1至7中任一项或权利要求8至11中任一项所述的方法的步骤。

Images