CN105573922B - 一种实现数据格式转换的方法和装置 - Google Patents

Abstract

本发明实施例提供一种实现数据格式转换的方法和装置，所述方法包括：将分段格式数据写入缓存器，对所述缓存器进行轮询读操作，获得输入数据，去除所述输入数据中的无效字节，得到去除无效字节后的输入数据，当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

Description

一种实现数据格式转换的方法和装置

技术领域

本发明涉及基于芯片间高速数据传输协议的数据格式传输技术，尤其涉及一种实现数据格式转换的方法和装置。

背景技术

Interlaken是一种芯片间高速数据传输协议，能够实现高带宽及高可靠性的包传输。为了提高Interlaken接口的传输效率，分段(segment)格式数据被提出。在分段格式数据中，每一拍数据被分割成若干切片，每个切片具有独立的有效指示信号、无效字节指示信号、以及通道指示信号，且每一个切片都可能是以太网包头或包尾。而在非分段(nosegment)格式数据中，每一拍数据只有一个有效指示信号、一个无效字节指示信号、一个通道指示信号、以及一个以太网包头或包尾指示信号。

鉴于非分段格式数据的上述特点，可以看出非分段格式数据更便于数据的处理和传输，但目前并没有相关技术涉及从分段格式数据至非分段格式数据的转换。

发明内容

有鉴于此，本发明实施例期望提供一种实现数据格式转换的方法和装置，能够实现从分段格式数据至非分段格式数据的转换。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供一种实现数据格式转换的方法，所述方法包括：

将分段格式数据写入缓存器；

对所述缓存器进行轮询读操作，获得输入数据；

去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

上述方案中，所述将分段格式数据写入缓存器，包括：

利用每一拍分段格式数据中第一个切片的有效指示信号进行缓存器的写控制操作；

响应所述写控制操作，将每一拍分段格式数据中每个切片的指示信号和通道数据写入缓存器。

上述方案中，所述当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，包括：

当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置；

根据所述通道切换位置将所述拍数据分为通道切换位置前的对应数据和通道切换位置后的对应数据；

将通道切换位置后的对应数据进行暂存，通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接，得到拼接处理后的数据。

上述方案中，所述方法还包括：当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存。

上述方案中，所述方法还包括：当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

本发明实施例还提供一种实现数据格式转换的装置，所述装置包括写数据模块、读数据模块、去除模块和拼接处理模块；其中，

所述写数据模块，用于将分段格式数据写入缓存器；

所述读数据模块，用于对所述缓存器进行轮询读操作，获得输入数据；

所述去除模块，用于去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

所述拼接处理模块，用于当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

上述方案中，所述写数据模块包括写控制单元和写数据单元；其中，

所述写控制单元，用于利用每一拍分段格式数据中第一个切片的有效指示信号进行缓存器的写控制操作；

所述写数据单元，用于响应所述写控制操作，将每一拍分段格式数据中每个切片的指示信号和通道数据写入缓存器。

上述方案中，所述拼接处理模块包括确定单元、数据拆分单元和拼接处理单元；其中，

所述确定单元，用于当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置；

所述数据拆分单元，用于根据所述通道切换位置将所述拍数据分为通道切换位置前的对应数据和通道切换位置后的对应数据；

所述拼接处理单元，用于将通道切换位置后的对应数据进行暂存，通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接，得到拼接处理后的数据。

上述方案中，所述装置还包括包尾处理模块；其中，

所述包尾处理模块，用于当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存。

上述方案中，所述装置还包括转换模块；其中，

所述转换模块，用于当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

本发明实施例所提供的实现数据格式转换的方法和装置，将分段格式数据写入缓存器，对所述缓存器进行轮询读操作，获得输入数据，去除所述输入数据中的无效字节，得到去除无效字节后的输入数据，当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。如此，能够实现从分段格式数据至非分段格式数据的转换，从而提高Interlaken接口的传输效率。

附图说明

图1为本发明实施例实现数据格式转换的方法的流程示意图一；

图2为本发明实施例所述将分段格式数据写入缓存器的流程示意图；

图3为本发明实施例所述对数据进行拼接处理的流程示意图；

图4为本发明实施例所述对数据进行拼接处理的实例效果图；

图5为本发明实施例实现数据格式转换的方法的流程示意图二；

图6为本发明实施例所述对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存的实例效果图；

图7为本发明实施例实现数据格式转换的方法的流程示意图三；

图8为本发明实施例所述将多路非分段格式数据转换为一路非分段格式数据的流程示意图；

图9为本发明一应用实例实现数据格式转换的方法的流程示意图；

图10为本发明实施例实现数据格式转换的装置的组成结构示意图一；

图11为本发明实施例实现数据格式转换的装置中所述写数据模块的组成结构示意图；

图12为本发明实施例实现数据格式转换的装置中所述拼接处理模块的组成结构示意图；

图13为本发明实施例实现数据格式转换的装置的组成结构示意图二；

图14为本发明实施例实现数据格式转换的装置的组成结构示意图三。

具体实施方式

在本发明实施例中，将分段格式数据写入缓存器，对所述缓存器进行轮询读操作，获得输入数据，去除所述输入数据中的无效字节，得到去除无效字节后的输入数据，当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

下面结合附图及具体实施例对本发明再作进一步详细的说明。

实施例一

图1为本发明实施例实现数据格式转换的方法的流程示意图一，如图1所示，本发明实施例实现数据格式转换的方法包括：

步骤S101：将分段格式数据写入缓存器；

这里，所述缓存器可以为先入先出数据缓存器(FIFO，First Input FirstOutput)或其他可读写存储器。

在一实施例中，如图2所示，所述将分段格式数据写入缓存器，包括：

步骤S101a：利用每一拍分段格式数据中第一个切片的有效指示信号进行缓存器的写控制操作；

步骤S101b：响应所述写控制操作，将每一拍分段格式数据中每个切片的指示信号和通道数据写入缓存器。

其中，所述每个切片的指示信号包括有效指示信号、通道指示信号、包头或包尾指示信号、以及无效字节指示信号。

步骤S102：对所述缓存器进行轮询读操作，获得输入数据；

具体地，在对所述缓存器进行轮询读操作的过程中，每次轮询读缓存器的个数与非分段格式数据位宽相关。

这里，由于Interlaken接口是以64bit为一个传输单位，因此每次轮询读先进先出数据缓存器的个数与64bit的乘积等于非分段格式数据位宽。

需要说明的是，所述非分段格式数据位宽可以根据实际应用中对数据传输性能要求来预先设置。

步骤S103：去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

具体地，首先根据所述输入数据中的有效指示信号去除部分无效数据，再根据所述输入数据中的无效字节指示信号，去除所述输入数据中的无效字节。

步骤S104：当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

具体地，通过步骤S104可以将所述拼接处理后的数据输出至寄存器；所述寄存器可以为随机存取存储器(RAM，Random Access Memory)。

在一实施例中，如图3所示，所述当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，包括：

步骤S104a：当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置；

具体地，遍历所述拍数据，通过查找通道切换标识的方式确定所述拍数据中的通道切换位置。

步骤S104b：根据所述通道切换位置将所述拍数据分为通道切换位置前的对应数据和通道切换位置后的对应数据；

步骤S104c：将通道切换位置后的对应数据进行暂存，通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接，得到拼接处理后的数据。

本发明实施例所述对含有多个通道的拍数据进行拼接处理的实例效果如图4所示。如此，通过本发明实施例所述实现数据格式转换的方法，能够实现从分段格式数据至非分段格式数据的转换，从而提高Interlaken接口的传输效率。

实施例二

图5为本发明实施例实现数据格式转换的方法的流程示意图二，如图5所示，本发明实施例实现数据格式转换的方法包括：

步骤S101：将分段格式数据写入缓存器；

步骤S102：对所述缓存器进行轮询读操作，获得输入数据；

步骤S103：去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

步骤S104：当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据；

本发明实施例二中的步骤S101至步骤S104可以分别对应地参见实施例一中的步骤S101至步骤S104，为节约篇幅，这里不再赘述。

步骤S201：当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存。

具体地，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存，包括：

当包尾指示信号后字节数小于非分段格式数据位宽时，将所输出的拼接处理后的数据中包尾指示信号后的字节进行暂存，同时将所输出的拼接处理后的数据中包尾指示信号前的通道数据和通道指示信号和包头指示信号输出给下一级寄存器；

这里，本发明实施例所述对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存的实例效果图如图6(a)所示。

当包尾指示信号后字节数等于非分段格式数据位宽时，直接将所输出的拼接处理后的数据输出给下一级寄存器；

这里，本发明实施例所述对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存的实例效果图如图6(b)所示。

当包尾示信号后字节数大于非分段格式数据位宽时，将所输出的拼接处理后的数据中包尾指示信号后紧接的字节数为非分段格式数据位宽个数的字节和包尾指示信号前的通道数据和通道指示信号和包头指示信号一起输出给下一级寄存器，同时将所输出的拼接处理后的数据中剩余的字节进行暂存。

这里，本发明实施例所述对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存的实例效果图如图6(c)所示。

实施例三

图7为本发明实施例实现数据格式转换的方法的流程示意图三，如图7所示，本发明实施例实现数据格式转换的方法包括：

步骤S101：将分段格式数据写入缓存器；

步骤S102：对所述缓存器进行轮询读操作，获得输入数据；

步骤S103：去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

步骤S104：当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据；

本发明实施例三中的步骤S101至步骤S104可以分别对应地参见实施例一中的步骤S101至步骤S104，为节约篇幅，这里不再赘述。

步骤S301：当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

这里，由于在步骤S104中通过将通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接所得到的拼接处理后的数据位宽可能大于非分段格式数据位宽，同时所得到的拼接处理后的数据中可能存在包尾指示信号，使得所输出的拼接处理后的数据会出现同时存在若干组满足非分段格式数据的情况。因此，当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

在一实施例中，如图8所示，将多路非分段格式数据转换为一路非分段格式数据，包括：

步骤S301a：根据所输出的拼接处理后的数据位宽与非分段格式数据位宽计算出同时满足非分段格式数据的最大组数N；其中，N为大于1的正整数。

步骤S301b：确定读取时的寄存器，如随机存储寄存器，的位宽为N个非分段格式数据位宽；

步骤S301c：通过一个计数器来统计满足非分段格式数据位宽的组数加以控制对输出至寄存器中的拼接处理后的数据的读操作，从而达到将多路非分段格式数据转换为一路分段格式数据的目的。

实施例四

图9为本发明一应用实例实现数据格式转换的方法的流程示意图，如图9所示，以分段格式数据位宽为4x128bit，非分段格式数据位宽为320bit，且预先将分段格式数据分割成4个切片为例来说明本发明实施例实现数据格式转换的方法的全过程，本发明实施例实现数据格式转换的方法包括：

步骤S401～S402：将分段格式数据写入先进先出数据缓存器FIFO，对所述先进先出数据缓存器进行轮询读操作，获得输入数据；

这里，所述FIFO个数的选取决定于所写入的分段格式数据位宽。由于Interlaken接口是以64bit为一个传输单位，则FIFO个数＝所写入的分段格式数据位宽/64bit＝8。

这里，所述轮询读FIFO个数＝非分段格式数据位宽/64bit＝5。

具体地，采用8块FIFO进行数据缓存，切片0-3分别对应FIFO#0-7，根据分段格式数据中的第0切片的有效指示信号产生8块FIFO写使能信号。当FIFO#0到达中水线时，启动FIFO读信号，每次轮询读5块FIFO。这里，所述轮询读规则为：第1拍读FIFO#0-FIFO#4，第2拍读FIFO FIFO#5-FIFO#1，第3拍读FIFO#2-FIFO#6，第4拍读FIFO#7-FIFO#3，第5拍读FIFOFIFO#4-FIFO#0，第6拍读FIFO#1-FIFO#5，第7拍读FIFO#6-FIFO#2，第8拍读FIFO#3-FIFO7，第9拍读FIFO#0-FIFO#4…，每8拍一个读循环周期。

步骤S403：去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

具体地，首先根据所述输入数据中的有效指示信号去除部分无效数据，再判断无效字节指示信号是否大于等于64bit，若满足条件则将所述无线字节指示信号对应的无效字节。

步骤S404：当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据；

这里，当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置，若第1拍读取的5组FIFO数据中，第1组属于通道A，第2-5组属于通道B，则将通道A数据输出，通道B数据暂存；若第2拍读取的5组FIFO数据，第1-3属于通道B，第4-5属于通道C,则需将第1拍通道B暂存数据与第2拍通道B数据拼接输出(同时输出的还包含有效指示信号、通道指示信号、包头或包尾指示信号以及输出有效数据组数)，通道C数据暂存。每1拍最多暂存4组数据，即4x64bit，在第2拍通道无切换时最多包含5组有效数据，即拼接后最多输出9组数据，即9x64bit。

具体地，在拼接处理操作中当接收到一个通道的数据，以该通道号为地址从双口随机存取寄存器中读取上次拼接暂存数据，根据输入数据组数以及暂存数据组数进行拼接。暂存数据组数0-4，此时不可能含有包尾指示信号，输入数据组数1-9。当输入数据组数为9时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第4或9组数；当输入数据组数为8时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第3或8组数；当输入数据组数为7时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第2或7组数；当输入数据组数为6时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第1或6组数；当输入数据组数为5时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第5组数；当输入数据组数为4时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第4组数；当输入数据组数为3时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第3组数；当输入数据组数为2时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第2组数；当输入数据组数为1时，可能不存在包尾指示信号，也可能存在包尾指示信号，并对应第1组数。当输入数据组数为9时，包尾指示信号对应第2组数，此64bit数据中无效字节数3，暂存数据组数4时，则拼接结果为暂存4组数据+输入第1组数据、输入第2组数；输入第3-7组数据，输入第8-9组数需要暂存，以通道号为地址写入双口随机存取寄存器。

步骤S405：当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存；

通过步骤S404可以确定出可能的输出数据组数为1～9，包尾指示信号的位置可能位于任意一组，需要把所有情况列举出来进行处理。输入数据组数N时分别有N种情况，则共有9+8+7+6+5+4+3+2+1＝45种情况。分别产生各自情况下暂存字节、对应通道指示信号号、包头指示信号，根据输入数据组数进行筛选，并以通道号为地址写入双口随机存取寄存器，同时写入的数据还包含对应通道号、包头/包尾指示信号，并将剩余字节进行暂存。当输出数据组数9，无包尾指示信号或包尾指示信号对应第4或9组数时，直接输出给下一级寄存器；若包尾指示信号对应第3或8组数时，暂存第9组数；若包尾指示信号对应第2或7组数时，暂存第8-9组数；若包尾指示信号对应第1或6组数时，暂存第7-9组数；若包尾指示信号对应第5组数时，暂存第6-9组数。

步骤S406：当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

具体地，当完成所述拼接处理操作后，确定所输出的拼接处理后的数据中同时存在1～3组满足非分段格式数据时，需要采用1块数据位宽为3x320bit的双口随机存取寄存器进行并串转换，并通过1个计数器来统计满足非分段格式数据位宽的组数加以控制对输出至双口随机存取寄存器中的拼接处理后的数据的读操作，从而实现将多路非分段格式数据转换为一路分段格式数据。

实施例五

图10为本发明实施例实现数据格式转换的装置的组成结构示意图一，如图10所示，本发明实施例实现数据格式转换的装置包括写数据模块51、读数据模块52、去除模块53和拼接处理模块54；其中，

所述写数据模块51，用于将分段格式数据写入缓存器；

所述读数据模块52，用于对所述缓存器进行轮询读操作，获得输入数据；

所述去除模块53，用于去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

所述拼接处理模块54，用于当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

在一实施例中，如图11所示，所述写数据模块51包括写控制单元511和写数据单元512；其中，

所述写控制单元511，用于利用每一拍分段格式数据中第一个切片的有效指示信号进行缓存器的写控制操作；

所述写数据单元512，用于响应所述写控制操作，将每一拍分段格式数据中每个切片的指示信号和通道数据写入缓存器。

在一实施例中，如图12所示，所述拼接处理模块54包括确定单元541、数据拆分单元542和拼接处理单元543；其中，

所述确定单元541，用于当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置；

所述数据拆分单元542，用于根据所述通道切换位置将所述拍数据分为通道切换位置前的对应数据和通道切换位置后的对应数据；

所述拼接处理单元543，用于将通道切换位置后的对应数据进行暂存，通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接，得到拼接处理后的数据。

在一实施例中，如图13所示，所述装置还包括包尾处理模块55；其中，

所述包尾处理模块55，用于当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存。

在一实施例中，如图14所示，所述装置还包括转换模块56；其中，

所述转换模块56，用于当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

在实际应用中，所述各模块及其各模块所包括的单元均可由本发明实施例实现数据格式转换的装置中的中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)、或现场可编程门阵列(FPGA)等实现。

本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种通信芯片中实现数据格式转换的方法，其特征在于，所述方法包括：

将通过Interlaken接口获取的分段格式数据写入缓存器；

对所述缓存器进行轮询读操作，获得输入数据；

去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

2.根据权利要求1所述的方法，其特征在于，所述将分段格式数据写入缓存器，包括：

利用每一拍分段格式数据中第一个切片的有效指示信号进行缓存器的写控制操作；

响应所述写控制操作，将每一拍分段格式数据中每个切片的指示信号和通道数据写入缓存器。

3.根据权利要求1所述的方法，其特征在于，所述当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，包括：

当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置；

根据所述通道切换位置将所述拍数据分为通道切换位置前的对应数据和通道切换位置后的对应数据；

将通道切换位置后的对应数据进行暂存，通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接，得到拼接处理后的数据。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存。

5.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

6.一种通信芯片中实现数据格式转换的装置，其特征在于，所述装置包括写数据模块、读数据模块、去除模块和拼接处理模块；其中，

所述写数据模块，用于将通过Interlaken接口获取的分段格式数据写入缓存器；

所述读数据模块，用于对所述缓存器进行轮询读操作，获得输入数据；

所述去除模块，用于去除所述输入数据中的无效字节，得到去除无效字节后的输入数据；

所述拼接处理模块，用于当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，对所述拍数据进行拼接处理，得到并输出拼接处理后的数据。

7.根据权利要求6所述的装置，其特征在于，所述写数据模块包括写控制单元和写数据单元；其中，

所述写控制单元，用于利用每一拍分段格式数据中第一个切片的有效指示信号进行缓存器的写控制操作；

所述写数据单元，用于响应所述写控制操作，将每一拍分段格式数据中每个切片的指示信号和通道数据写入缓存器。

8.根据权利要求6所述的装置，其特征在于，所述拼接处理模块包括确定单元、数据拆分单元和拼接处理单元；其中，

所述确定单元，用于当确定所述去除无效字节后的输入数据中存在含有多个通道的拍数据时，确定通道切换位置；

所述数据拆分单元，用于根据所述通道切换位置将所述拍数据分为通道切换位置前的对应数据和通道切换位置后的对应数据；

所述拼接处理单元，用于将通道切换位置后的对应数据进行暂存，通道切换位置前的对应数据与已暂存的前一拍通道切换位置后的对应数据进行一次拼接，得到拼接处理后的数据。

9.根据权利要求6至8任一项所述的装置，其特征在于，所述装置还包括包尾处理模块；其中，

所述包尾处理模块，用于当确定所输出的拼接处理后的数据中含有包尾指示信号时，根据包尾指示信号后字节数与非分段格式数据位宽的大小关系对所输出的拼接处理后的数据中包尾指示信号之后的字节进行暂存。

10.根据权利要求6至8任一项所述的装置，其特征在于，所述装置还包括转换模块；其中，

所述转换模块，用于当确定所输出的拼接处理后的数据中同时存在若干组满足非分段格式数据时，将多路非分段格式数据转换为一路非分段格式数据。

Images