CN1384938A - 链接表直接存储器存取控制器描述符的结构 - Google Patents

链接表直接存储器存取控制器描述符的结构 Download PDF

Info

Publication number
CN1384938A
CN1384938A CN00814526.1A CN00814526A CN1384938A CN 1384938 A CN1384938 A CN 1384938A CN 00814526 A CN00814526 A CN 00814526A CN 1384938 A CN1384938 A CN 1384938A
Authority
CN
China
Prior art keywords
descriptor
dma
address
subsequently
data pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00814526.1A
Other languages
English (en)
Other versions
CN1203420C (zh
Inventor
A·施密德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infenion Tech North America Corp
Infineon Technologies North America Corp
Original Assignee
Infenion Tech North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp filed Critical Infenion Tech North America Corp
Publication of CN1384938A publication Critical patent/CN1384938A/zh
Application granted granted Critical
Publication of CN1203420C publication Critical patent/CN1203420C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一个链接表DMA描述符(20,30)包括数据指针(22,23)数量的示值,该数据指针包含在随后的DMA描述符中。包含在随后的DMA描述符中的数据指针的数量最好包含在随后DMA描述符的存储器地址中。数据指针的数量通过DMA控制器(52)而存储并控制当处理随后的DMA描述符时执行多少次读取周期。

Description

链接表直接存储器存取控制器描述符的结构
发明所属的领域
本发明涉及一种计算机系统且尤其涉及直接存储器存取控制器。
发明的背景
在早期的计算机中，数据通过一个中央处理器(CPU)移入和移出存储器。然而，对于诸如硬盘驱动器或CD-ROMs这样的大容量存储设备来讲其数据传输率增长了，CPU处理数据传输太慢了且它的使用阻止了CPU对其他任务的执行。其结果是，现在大多数的计算机包括直接存储存取控制器(DMAs)来移动数据到存储器或从存储器中移出数据。DMA通过控制地址和数据总线以从存储器读取数据或写入数据到存储器来进行操作。为了移动数据，CPU给DMA控制器一个DMA描述符的地址。该描述符是一组包括一些预定义信息的数据，预定义的信息包括将要移动的数据块大小以及具有存储器中的数据块地址的指针。
在以前，每个描述符只包括一个或正好两个数据指针。每次DMA控制器移动数据块时，一个新的描述符不得不被读取，从而降低了数据移动的速率。为了加快数据传输速率，需要一种减少描述符数量的方法，DMA控制器必须读取描述符以移动数据。
发明概述
为了提高通过DMA控制器所传输的数据的速率，描述符包括一个随后描述符的地址以及一个包含在随后描述符中的可变的数据指针数量的示值。随后描述符中的指针数量被存储在DMA控制器中。当读取一个随后描述符时，所存储的指针的数量控制由DMA控制器所执行的读周期的数目。
在本发明的优选实施例中，描述符被存储在一个定位的32比特位存储器中。描述符地址的最后两个地址比特位不是必须的并且因此用于将指针的数量存储在下一个描述符中。
根据本发明的DMA控制器包括一个将数据指针的数量存储在随后描述符中的计数器。当读取描述符时，计数器控制当DMA操作下一个描述符时由DMA控制器所执行的读周期的数目。
附图的简要说明
结合附图，通过下面的详细描述将更容易领会和更好地理解前面所述的特征和本发明其它更多的附加效果，其中：
图1说明了根据本发明的一个链接表DMA描述符；
图2说明了每个DMA描述符如何包括一个存储在随后描述符中的数据指针数量的示值；以及
图3说明了根据本发明的DMA控制器如何包括一个计数器以存储包含在随后描述符中的数据指针的数量。
优选实施例的详细说明
本发明提出了用于通过包括一个包含在随后描述符中的可变的数据指针数量的示值来增加由直接存储存取控制器所执行的存储器传输率的方法。
图1说明了根据本发明的一个实施例的链接表DMA描述符10。在本发明的优选实施例中，描述符存储在串行32比特的存储器中。描述符10的第一个字12包含将被DMA控制器读取的下一个描述符的地址。第二个字14包含DMA控制器移动数据所要的常规数据，包括存储将被移动的数据块大小的一对字节15。描述符10的第三个字16包括一个将被移动的数据块的32比特位地址。
不像现有技术中描述符包括一个或正好两个数据块，描述符10可以包括最多4个指向数据模块的数据指针，数据模块通过DMA控制器而移动。因为描述符10存储在定位的存储器中的一连串32比特字中，下一个描述符的32比特位地址的最后两个比特位永远是00。因此，最后两个比特位18最好用于存储包含在随后描述符中的数据指针的数量。若描述符是描述符列表中的最后一个描述符，下一个描述符指针被设置为某一预定义的值，该值可由DMA控制器识别，例如空字符(例如，全部零)或其它容易识别代码。
图2说明了根据本发明实施例的一个DMA描述符的链接表。第一描述符20被存储作为它的第一32比特位的字22，第二DMA描述符30的地址。如上所示，32比特的字22的最后两比特存储包含在第二DMA描述符30内的数据指针数量。如所示的实施例，字22的最后两比特包含值01，因此随后DMA描述符30的示值包含两个数据指针。第一DMA描述符20的第二32比特字24包含一些由DMA控制器需要的标准信息以及将要移动的数据块大小的示值。如实施例所述，32比特位字24的最后两个字节表示将被移动的数据块具有256字节。第一描述符20的第三32比特位字26包含指向将要移动的256字节数据块的指针。
最初的第二DMA描述符30的第一32比特位字32最初具有空字符，该空字符存为随后描述符的地址，因此表示第二DMA描述符30是列表中的最后描述符。第二DMA描述符30包括两个数据指针，该数据指针定位将要移动的数据块。一对32比特位字34和36存储第一数据块的长度(即256字节)及其地址，同时第二对32比特位字38和40定位第二32字节数据及其地址。
为了增加随后DMA描述符到随后描述符的链接表，下一个描述符的地址存储在前面DMA描述符的30的第一32比特位字32中。在所示的实施例中，被存为第一32比特位字32的空字符被随后DMA描述符44的地址覆盖。再次，地址的最后两个比特位包含随后DMA描述符44内的数据指针的数量。在所示的实施例中，最后两比特位是00，表示随后DMA描述符44仅包括一个数据指针。
由DMA描述符20，30，44所形成的链接表可以独立于DMA控制器的操作而被更新。如本领域普通技术人员的理解，DMA控制器包括下一描述符地址寄存器，CPU将下一描述符的地址存储在该寄存器中。为了增加DMA描述符到DMA描述符的链接表，列表中最后一个DMA描述符的下一地址空间被更新以便表示新描述符的地址。另外，DMA控制器中的下一描述符地址寄存器被更新用以表示新描述符的地址。如前所述，下一个DMA描述符地址的最后两个比特位包含被包含在将被添加到列表中的新的DMA描述符中的数据指针数量。
当一个新的DMA描述符添加到列表时，存在DMA控制器的三种可能的状态。第一，可能是DMA控制器还没有在描述符列表的随后描述符上开始操作。因此，若列表中用于最后一个表示符的下一个DMA表示符地址字段在DMA控制器对前面的最后描述符开始操作之前被修改，可知道下一个地址不是空的并且知道处理另一个DMA描述器。
除了更新前面最后描述符的下一个描述符地址字段外，CPU还将新DMA描述符的地址写入到DMA控制器的下一个描述符地址寄存器。因此，若DMA控制器已经读取了最后描述符(被设为空)的下一个地址字段，DMA控制器将在处理包含在已处理完的最后描述符中的全部数据指针之后，通过读取其下一个描述符地址寄存器来继续检测新的描述符。最后，若DMA控制器完成了对包含在前面最后一个描述符中的数据指针的处理，它将进入停止状态直到新DMA表示符的地址和包括在描述符内的数据指针数量被写入DMA控制器的下一个描述符地址寄存器。
图3说明了根据本发明实施例中的DMA控制器增加的一个附加功能的方块示意图。所述的DMA控制器50以与传统的DMA控制器相同的方式被构造，除了DMA控制器50包括计数器52，该计数器将由下一描述符地址的最后两个比特位所确定的指针的数量存储在随后DMA表示符中。存储在计数器52中的指针数量控制当DMA控制器处理下一个DAM描述符时由DMA控制器所执行的读取周期的数目。也就是说，当对由下一个描述符地址寄存器54所引用的下一个DMA描述符进行处理时，DMA控制器引起从存储器中读取的一定数量的字，其中一定数量的字取决于存储在计数器52中的指针数量。例如，若存储的用于每个数据指针的信息需要数据的两个字并且寄存器50表示随后DMA描述符中有两个数据指针，于是DMA控制器50将导致从存储器中读取5个数据字；一个字用于下一个DMA描述符的地址，两个字用于包含在下一DAM描述符中的两个数据指针中的每一个。
由上可以看出，本发明中的方法减少了与DMA控制器相关的内务操作。虽然本发明实施例中使用了以前未曾使用的下一描述符地址字段的比特位存储参考的可变指针数量，将其替换为描述符的其它位置是容易理解的。然而，使用以前没有使用过的下一描述符地址字段的比特位是首选的，因为只有一个单独写周期需要DMA以用于支持具有下一地址和指针数量的DMA。
本发明的实施例的全部的特性和基本权利由下述权利要求定义：

Claims (5)

1.一种用DMA控制器移动存储器块的方法，包括：
提供一个具有DMA描述符地址的MDA控制器，标明了由DMA控制器所移动的存储器块，描述符包括一个随后DMA描述符的地址以及一个包含在随后DMA描述符中的可变的数据指针数量的示值；以及
读取随后DAM描述符的地址并且根据所标明的数据指针的数量来执行一定数量的读取周期。
2.如权利要求1所述的方法，其中通过将数据指针的数量编码到随后DMA描述符的地址未使用的比特位而在随后DMA描述符中提供了数据指针数量的示值。
3.在计算机系统中用于将数据移动到存储器中和从存储器中移出的DMA控制器，其改进包括：
一个计数器(52)，存储数据指针数量的示值，该数据指针包含在可变的DMA描述符中以由DMA控制器执行，计数器控制当DMA描述符被执行时由DMA控制器所执行的存储器读周期的数目。
4.一个用于存储DMA描述符的计算机可读存储器设备，包括：
一个标明随后DMA描述符存储地址的多个计算机可读比特位(30)；
一个标明包括在随后DMA描述符中的可变的数据指针数量的多个计算机可读比特位(32)，其中标明可变的数据指针数量的比特位被DMA控制器读取以确定DMA控制器所执行的读周期的数目。
5.如权利要求4所述的计算机可读存储器设备，其中标明可变的数据指针数量的比特位数目包括在随后DMA描述符的地址中。
CN00814526.1A 1999-10-20 2000-10-20 用于移动存储块的直接存储器存取控制器及其移动方法 Expired - Fee Related CN1203420C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/421,745 US6782465B1 (en) 1999-10-20 1999-10-20 Linked list DMA descriptor architecture
US09/421745 1999-10-20

Publications (2)

Publication Number Publication Date
CN1384938A true CN1384938A (zh) 2002-12-11
CN1203420C CN1203420C (zh) 2005-05-25

Family

ID=23671865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00814526.1A Expired - Fee Related CN1203420C (zh) 1999-10-20 2000-10-20 用于移动存储块的直接存储器存取控制器及其移动方法

Country Status (7)

Country Link
US (1) US6782465B1 (zh)
EP (1) EP1224538B1 (zh)
JP (1) JP3878851B2 (zh)
CN (1) CN1203420C (zh)
DE (2) DE10048072A1 (zh)
GB (1) GB2361786A (zh)
WO (1) WO2001029656A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356356C (zh) * 2004-12-24 2007-12-19 华为技术有限公司 采用直接存储器访问方式进行数据传送的方法
CN101221544B (zh) * 2007-01-10 2012-01-18 国际商业机器公司 用于执行dma块移动的方法及dma设备
CN104850517A (zh) * 2015-05-20 2015-08-19 杭州华三通信技术有限公司 一种dma传输报文数据的方法及装置
CN106547709A (zh) * 2016-11-24 2017-03-29 盛科网络（苏州）有限公司 灵活配置多通道dma控制器的方法及装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842457B1 (en) * 1999-05-21 2005-01-11 Broadcom Corporation Flexible DMA descriptor support
WO2001013590A1 (en) * 1999-08-17 2001-02-22 Conexant Systems, Inc. Integrated circuit with a core processor and a co-processor to provide traffic stream processing
US6782465B1 (en) * 1999-10-20 2004-08-24 Infineon Technologies North America Corporation Linked list DMA descriptor architecture
US20020103942A1 (en) * 2000-06-02 2002-08-01 Guillaume Comeau Wireless java device
US6874039B2 (en) 2000-09-08 2005-03-29 Intel Corporation Method and apparatus for distributed direct memory access for systems on chip
US7472230B2 (en) * 2001-09-14 2008-12-30 Hewlett-Packard Development Company, L.P. Preemptive write back controller
US6718405B2 (en) * 2001-09-20 2004-04-06 Lsi Logic Corporation Hardware chain pull
DE10163310B4 (de) * 2001-12-21 2005-12-15 Infineon Technologies Ag Verfahren und Router zur Multiprotokoll-Übertragung
US7389364B2 (en) * 2003-07-22 2008-06-17 Micron Technology, Inc. Apparatus and method for direct memory access in a hub-based memory system
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7310752B2 (en) 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7194593B2 (en) 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
DE10347762B4 (de) * 2003-10-14 2007-05-03 Infineon Technologies Ag Verfahren zur Speicherung von Übertragungseinheiten und Netzwerkkommunikations-Vorrichtung
US20050080945A1 (en) * 2003-10-14 2005-04-14 International Business Machines Corporation Transferring message packets from data continued in disparate areas of source memory via preloading
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7216196B2 (en) * 2003-12-29 2007-05-08 Micron Technology, Inc. Memory hub and method for memory system performance monitoring
US7293121B2 (en) * 2004-02-25 2007-11-06 Analog Devices, Inc. DMA controller utilizing flexible DMA descriptors
JP2005293427A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd データ転送処理装置及びデータ転送処理方法
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
EP1647894A3 (en) * 2004-10-12 2007-11-21 NEC Electronics Corporation Information processing apparatus with parallel DMA processes
US7698473B2 (en) * 2005-01-05 2010-04-13 Sony Computer Entertainment Inc. Methods and apparatus for list transfers using DMA transfers in a multi-processor system
JP2007034392A (ja) * 2005-07-22 2007-02-08 Nec Electronics Corp 情報処理装置及びデータ処理方法
US7516257B2 (en) * 2005-09-27 2009-04-07 Intel Corporation Mechanism to handle uncorrectable write data errors
US7415549B2 (en) * 2005-09-27 2008-08-19 Intel Corporation DMA completion processing mechanism
US7676192B1 (en) * 2005-12-21 2010-03-09 Radio Shack, Corp. Radio scanner programmed from frequency database and method
US7835391B2 (en) 2007-03-07 2010-11-16 Texas Instruments Incorporated Protocol DMA engine
US9396159B2 (en) * 2007-09-25 2016-07-19 Oracle America, Inc. Simple, reliable, connectionless communication mechanism
US20090083392A1 (en) * 2007-09-25 2009-03-26 Sun Microsystems, Inc. Simple, efficient rdma mechanism
US8332546B2 (en) 2010-07-20 2012-12-11 Lsi Corporation Fully asynchronous direct memory access controller and processor work
TWI465905B (zh) 2010-09-22 2014-12-21 Toshiba Kk 記憶體系統、主機控制器、及直接記憶體存取之控制方法
US20140317333A1 (en) * 2013-04-17 2014-10-23 Microchip Technology Incorporated Direct Memory Access Controller with Hybrid Scatter-Gather Functionality
US20170147517A1 (en) * 2015-11-23 2017-05-25 Mediatek Inc. Direct memory access system using available descriptor mechanism and/or pre-fetch mechanism and associated direct memory access method
US10872290B2 (en) * 2017-09-21 2020-12-22 Raytheon Company Neural network processor with direct memory access and hardware acceleration circuits
JP6992616B2 (ja) * 2018-03-13 2022-01-13 日本電気株式会社 データ転送装置、データ転送方法、プログラム
FR3084179A1 (fr) * 2018-07-19 2020-01-24 Stmicroelectronics (Grenoble 2) Sas Acces direct en memoire
EP3598315B1 (fr) 2018-07-19 2022-12-28 STMicroelectronics (Grenoble 2) SAS Accès direct en mémoire
CN114328316B (zh) * 2021-11-22 2024-01-26 北京智芯微电子科技有限公司 Dma控制器、soc系统及基于dma控制器的数据搬运方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01237864A (ja) 1988-03-18 1989-09-22 Fujitsu Ltd Ｄｍａ転送制御装置
JPH01293431A (ja) 1988-05-23 1989-11-27 Toshiba Corp メモリアクセス方式
US5251303A (en) 1989-01-13 1993-10-05 International Business Machines Corporation System for DMA block data transfer based on linked control blocks
US5606665A (en) * 1994-07-01 1997-02-25 Digital Equipment Corporation Buffer descriptor prefetch in network and I/O design
US5644784A (en) 1995-03-03 1997-07-01 Intel Corporation Linear list based DMA control structure
DE69614291T2 (de) 1995-03-17 2001-12-06 Lsi Logic Corp., Fort Collins (n+i) Ein/Ausgabekanälesteuerung, mit (n) Datenverwaltern, in einer homogenen Software-Programmierbetriebsumgebung
EP0768609B1 (en) * 1995-10-16 2003-06-25 Hitachi, Ltd. Multimedia data transferring method
US5713044A (en) 1995-12-19 1998-01-27 Intel Corporation System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor
US5954794A (en) * 1995-12-20 1999-09-21 Tandem Computers Incorporated Computer system data I/O by reference among I/O devices and multiple memory units
US5974480A (en) 1996-10-18 1999-10-26 Samsung Electronics Co., Ltd. DMA controller which receives size data for each DMA channel
US6185633B1 (en) * 1997-03-20 2001-02-06 National Semiconductor Corp. DMA configurable receive channel with memory width N and with steering logic compressing N multiplexors
US6219736B1 (en) * 1997-04-24 2001-04-17 Edwin E. Klingman Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
US6070194A (en) * 1997-12-17 2000-05-30 Advanced Micro Devices, Inc. Using an index and count mechanism to coordinate access to a shared resource by interactive devices
US6199121B1 (en) * 1998-08-07 2001-03-06 Oak Technology, Inc. High speed dynamic chaining of DMA operations without suspending a DMA controller or incurring race conditions
US6202107B1 (en) * 1998-11-19 2001-03-13 Sun Microsystems, Inc. Host controller interface descriptor fetching unit
US6782465B1 (en) * 1999-10-20 2004-08-24 Infineon Technologies North America Corporation Linked list DMA descriptor architecture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356356C (zh) * 2004-12-24 2007-12-19 华为技术有限公司 采用直接存储器访问方式进行数据传送的方法
CN101221544B (zh) * 2007-01-10 2012-01-18 国际商业机器公司 用于执行dma块移动的方法及dma设备
CN104850517A (zh) * 2015-05-20 2015-08-19 杭州华三通信技术有限公司 一种dma传输报文数据的方法及装置
CN104850517B (zh) * 2015-05-20 2018-01-12 新华三技术有限公司 一种dma传输报文数据的方法及装置
CN106547709A (zh) * 2016-11-24 2017-03-29 盛科网络（苏州）有限公司 灵活配置多通道dma控制器的方法及装置
CN106547709B (zh) * 2016-11-24 2019-05-21 盛科网络（苏州）有限公司 灵活配置多通道dma控制器的方法及装置

Also Published As

Publication number Publication date
GB0024175D0 (en) 2000-11-15
CN1203420C (zh) 2005-05-25
EP1224538B1 (en) 2005-03-30
JP2003512670A (ja) 2003-04-02
DE60019148D1 (de) 2005-05-04
WO2001029656A2 (en) 2001-04-26
DE10048072A1 (de) 2001-04-26
JP3878851B2 (ja) 2007-02-07
EP1224538A2 (en) 2002-07-24
WO2001029656A3 (en) 2002-01-17
DE60019148T2 (de) 2006-03-23
GB2361786A (en) 2001-10-31
US6782465B1 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
CN1384938A (zh) 链接表直接存储器存取控制器描述符的结构
US4086629A (en) Hierarchical data store with look-ahead action
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US6745291B1 (en) High speed LRU line replacement system for cache memories
CN113900974B (zh) 一种存储装置、数据存储方法及相关设备
EP0386719B1 (en) Partial store control circuit
CN113448487B (zh) 写入闪存管理表的计算机可读取存储介质、方法及装置
US4250548A (en) Computer apparatus
CN109710547B (zh) 一种工业物联网中的缓冲内存管理设计与实现方法
CN100336038C (zh) 嵌入顺序缓冲器的计算机系统及其方法
US11755211B2 (en) Overhead reduction in data transfer protocol for NAND memory
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN100342361C (zh) 快速读写存储器数据的方法及装置
US5687395A (en) Main memory buffer for low cost / high performance input/output of data in a computer system
CN87106651A (zh) 计算机系统
US4408271A (en) Circuit for implementing a digital computer instruction
CN110928682A (zh) 外部设备访问计算机内存的方法
CN1238788C (zh) 可处理变长数据的先进先出寄存器队列装置及控制方法
CN1297887C (zh) 可跨边界对齐复数暂存器资料的处理器及其方法
US5450543A (en) Flag-based high-speed I/O data transfer
CN100346291C (zh) 多地址空间的块传输指令的控制方法及其装置
CN1567880A (zh) 一种先入先出存储器及快速产生存储标志的方法
JPS6244838A (ja) 命令取出装置
SU1069001A1 (ru) Оперативное запоминающее устройство
CN1306422C (zh) 串行式内存的直接执行系统及方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050525

Termination date: 20161020

CF01 Termination of patent right due to non-payment of annual fee