CN100342361C - 快速读写存储器数据的方法及装置 - Google Patents
快速读写存储器数据的方法及装置 Download PDFInfo
- Publication number
- CN100342361C CN100342361C CN 200510073316 CN200510073316A CN100342361C CN 100342361 C CN100342361 C CN 100342361C CN 200510073316 CN200510073316 CN 200510073316 CN 200510073316 A CN200510073316 A CN 200510073316A CN 100342361 C CN100342361 C CN 100342361C
- Authority
- CN
- China
- Prior art keywords
- data
- fast reading
- module
- programme
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种快速读写存储器数据的装置，包含一存储器模块及一北桥芯片组，用于进行计算机开机后的加电自检。存储器模块具有多个存储单元，而北桥芯片组包含一可编程缓存器模块及一存储器模块控制器，其中可编程缓存器模块储存至少一预设信息，而存储器模块控制器则依据储存于可编程缓存器模块中的预设信息，而针对所有存储单元进行突发式读取或突发式写入。
Description
技术领域
本发明涉及一种快速读写存储器数据的方法及装置，特别涉及一种不需由CPU所控制的快速读写存储器数据的方法及装置。
背景技术
随计算机应用技术的发展，中央处理单元(CPU)由8086时代为16位(bit)的处理器发展至今的64位的处理器，其处理速度有着非常显著的进步，再加上市面上也有双CPU的系统存在，也将处理速度及效能提高许多。
虽然CPU的处理速度有显著的提升，但是在计算机中一般所使用的动态随机存取存储器(DRAM)，其速度远远落后于现在的CPU处理速度，并且在使用DRAM之前，必须先执行刷新(refresh)操作才可使用，更降低了其执行速度。为避免存储器成为CPU速度的瓶颈，现在的CPU都设计有高速缓存(cache)，用于暂存目前需要的数据，再配合直写(write through)或回写(write back)技术来提高数据的存取速度。
然而，处理速度越快，在对存储器数据存取时便越容易发生数据存取错误。当计算机在执行程序时发生存储器存取错误(RAM accesserror)，便会引发程序故障，严重时则必须重新激活系统才能够恢复；此时若有对使用者来说是重要的数据而未存盘，则会造成使用者的严重损失，若是在数据量庞大的服务器发生故障而需重新开机，其损失将更为可观。因此，技术人员发展出一种检错与纠错(error checking andcorrecting，ECC)功能，以避免发生上述状况。
在具有ECC功能的系统中，在系统激活时需先将存储器刷新一遍才可使用。假设在一64位系统中(64位等于8字节等于1QW(四倍字))，存储器的读写长度(burst length)为8、高速缓存的长度为8QW且CPU一次刷新4字节。在不用高速缓存(cache off)的情况下，若有8QW(64字节)的数据，因为具有ECC功能的存储器需要执行读-改-写(ReadModify Write，RMW)操作，这种操作是先将8QW的数据读取至北桥芯片之后再修改CPU所写的数据，最后再将8QW的数据回写DRAM，而CPU每刷新4字节就需执行一次读操作与一次写操作，因此总共需要16次的读与16次的写。若是使用直写技术，则需要先将8QW的数据读至高速缓存，再执行16次读操作与16次写操作，因此共需17次读操作与16次写操作。若在使用高速缓存(cache on)的情况下使用回写技术，则需将8QW的数据先读至高速缓存，由CPU准备好要写入的数据，再将数据回写至存储器，因此需要1次读操作与1次写操作。
上述做法若应用于目前动辄拥有超过1GB存储器的系统中，显然将在激活系统时，浪费不少时间。因此，如何加快读写存储器数据的时间以减少系统激活时间，实属当前重要课题之一。
发明内容
有鉴于上述课题，本发明的目的是提供一种快速读写存储器数据的方法及其装置。
因此，为达上述目的，依据本发明的快速读写存储器数据的装置包括有一存储器模块以及一北桥芯片组，其系用于进行计算机开机后的加电自检(power on self test，POST)。存储器模块具有多个存储单元(memory cell)，而北桥芯片组包含一可编程缓存器模块及一存储器模块控制器，其中可编程缓存器模块存储至少一预设信息，而存储器模块控制器则依据储存于可编程缓存器模块中的预设信息，而针对所有的存储单元进行突发式读取(burst read)或突发式写入(burst write)。
另外，本发明也公开了一种快速读写存储器数据的方法，此方法使用于一计算机系统中，该计算机系统具有一北桥芯片组及一存储器模块，其中北桥芯片组中至少设有一存储器模块控制器及一可编程缓存器模块，可编程缓存器模块储存有至少一预设信息，而存储器模块具有多个存储单元，这种快速读写存储器数据的方法包含以下步骤：
首先，由一基本输出/输入系统模块传送一初始信号至一北桥芯片组；
接着，由北桥芯片组传送一启动信号至一存储器模块控制器；
最后，由存储器模块控制器依据储存于一可编程缓存器模块的至少一预设信息，而针对存储单元进行突发式读取或突发式写入。
综上所述，因依据本发明的快速读写存储器数据的方法及其装置通过在北桥芯片组中增加可编程缓存器模块，再由基本输出/输入系统模块传送信号给北桥芯片组，故使存储器模块控制器得以依据可编程缓存器模块中的预设信息，而直接对存储器模块进行读写，从而不需要由CPU来控制。
附图说明
图1为显示依本发明较佳实施例的快速读取存储器数据的装置的一示意图；
图2为显示依本发明较佳实施例的快速读取存储器数据的装置的另一示意图；
图3为显示依本发明较佳实施例的快速读取存储器数据的方法的一流程图。
组件符号一览表
| 附图标记 | 组件 | 附图标记 | 组件 |
| 11 | 基本输出/输入系统模块 | S1 | 初始信号 |
| 12 | 存储器模块 | S2 | 启动信号 |
| 121 | 存储单元 | S3 | 地址信号 |
| 13 | 北桥芯片组 | I1 | 预设信息 |
| 131 | 存储器模块控制器 | D1 | 可编程数据 |
| 132 | 可编程缓存器模块 | R1 | 地址缓存器 |
| 14 | 存储器总线 | R2 | 数据缓存器 |
| P1～P3 | 快速读取存储器数据的方法的流程步骤 |
具体实施方式
以下将参照相关附图，说明依据本发明较佳实施例的快速读写存储器数据的方法及其装置，其中相同的组件将以相同的附图标记加以说明。
请参照图1所示，本发明较佳实施例的快速读写存储器料的装置包括一基本输出/输入系统((BIOS)模块11、一存储器模块12、一北桥芯片组13，用于进行计算机开机后的加电自检(POST)。
基本输出/输入系统模块11产生初始信号S1，此信号传送至北桥芯片组13。
存储器模块12具有多个存储单元(memory cell)121，本实施例中，存储器模块12可为一动态随机存取存储器(DRAM)模块。
北桥芯片组13包括一存储器模块控制器131及一可编程缓存器模块132，本实施例中，可编程缓存器模块132储存至少一预设信息I1，而存储器模块控制器131则依据预设信息I1，通过一存储器总线14，针对存储单元121进行突发式读取(burst read)或突发式写入(burstwrite)。
再请参照图2所示，本实施例中，可编程缓存器模块132还可包含一地址缓存器R1以及一数据缓存器R2。在地址缓存器R1中储存有至少一地址数据，再由可编程缓存器模块132将地址数据转换成地址信号S3而传送至存储器模块控制器131。本实施例中，地址数据又可包含一起始地址数据及一结束地址数据，而可编程缓存器模块132能够将起始地址数据及结束地址数据转换为一起始地址信号及一结束地址信号。本实施例中，地址数据代表存储器模块12的存储单元121的地址。而在数据缓存器R2中，储存有至少一可编程数据D1，其内容则是要写入至存储器模块12的存储单元121中的数据。
现参照图3并配合图2所示，来说明依据本发明较佳实施例的快速读写存储器数据的方法，此方法使用于一具有北桥芯片组13及存储器模块12的计算机系统中，其中北桥芯片组13至少设有一存储器模块控制器131以及一可编程缓存器模块132，而在可编程缓存器模块132中储存有至少一预设信息I1，另外，存储器模块12具有多个存储单元121，本实施例中，存储器模块12可以为一动态随机存取存储器(DRAM)模块，这一快速读写存储器数据的方法包含以下流程步骤：
首先，流程步骤P1是由一基本输出/输入系统模块11传送一初始信号S1至北桥芯片组，本实施例中，初始信号S1是在计算机开机后的一加电自检阶段产生的。
接着，流程步骤P2是由北桥芯片组13，在接收到初始信号S1之后即产生一启动信号S2，并将此信号传送至存储器模块控制器131。
最后，流程步骤P3是由存储器模块控制器131，依据储存于可编程缓存器模块132中的预设信息I1，而针对存储单元121进行突发式读取或突发式写入，本实施例中，当存储器模块控制器131执行突发式读取或突发式写入时，不需由中央处理单元来控制，亦即中央处理单元不需等待存储器模块控制器131执行完读取或写入的操作后再执行其余程序。
为使技术人员能够进一步了解本发明，以下将举一实例以说明本发明的快速读写存储器数据的方法与装置。
以计算机开机后加电自检阶段所执行的检错与纠错(Error checkingand correcting，ECC)为例，具有ECC功能的存储器模块在使用前必须将其内容刷新一遍才可使用，再假设现有1GB的存储器模块，而要将其内容刷新为零。
此时，基本输出/输入系统模块11会产生一初始信号S1并将其传送至北桥芯片组13。而北桥芯片组则会产生一启动信号S2并将其传送至存储器模块控制器131，接着存储器模块控制器131会由可编程缓存器模块132中提取预设信息I1。预设信息I1可以是预先存入的，或是在初始信号S1产生时由使用者自行设定的，在本实施例中，是在地址缓存器R1中预先设定起始地址数据为0而结束地址数据为1G，接着在数据缓存器R2中预先设定可编程数据D1为0(即，将存储器模块中0至1G的地址刷新为0)，最后，存储器模块控制器131会依据预设信息I1，经由存储器总线14而对存储器模块12执行突发式写入，将0一次写入存储器模块之中，而不需借助CPU来写入。
上述方法也可用于作存储器总线信号整合测试用，例如数据闪控信号输入(DQSI)或数据闪控信号输出(DQSO)，均是在计算机开机后加电自检阶段执行。
综上所述，因依据本发明的快速读写存储器数据的方法及装置借助于在北桥芯片组中增加可编程缓存器模块，使得北桥芯片组中的存储器模块控制器能够依据可编程缓存器模块中的预设信息，而直接对存储器模块进行读写，而不需要由CPU来控制，且可依所设定的存储器地址范围直接执行一次读取或一次写入的操作，从而节省了现有技术需要边读取边写入所浪费的时间。
以上说明仅为示例性的，而非限定性的。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附权利要求的范围中。
Claims (12)
1、一种快速读写存储器数据的装置，用于进行计算机开机后的加电自检，该快速读写存储器数据的装置包含：
一存储器模块，其具有多个存储单元；
一北桥芯片组，其包含一可编程缓存器模块及一存储器模块控制器，其中该可编程缓存器模块储存至少一预设信息，而该存储器模块控制器则依据储存于该可编程缓存器模块中的该预设信息，而针对所有所述存储单元进行突发式读取或突发式写入；以及
一基本输出/输入系统模块，其产生传送至该北桥芯片组的一初始信号，以激活该存储器模块控制器。
2、如权利要求1所述的快速读写存储器数据的装置，其中该预设信息包含至少一地址信号，其中该地址信号进一步包含一起始地址信号及一结束地址信号。
3、如权利要求2所述的快速读写存储器数据的装置，其中该可编程缓存器模块进一步包含：
一地址缓存器，其储存至少一地址数据，该可编程缓存器模块将该地址数据转换为该地址信号，其中该地址数据进一步包含一起始地址数据及一结束地址数据。
4、如权利要求1所述的快速读写存储器数据的装置，其中该预设信息包含至少一可编程数据。
5、如权利要求4所述的快速读写存储器数据的装置，其中该可编程缓存器模块进一步包含：
一数据缓存器，其储存所述可编程数据。
6、如权利要求1所述的快速读写存储器数据的装置，其中该存储器模块为一动态随机存取存储器模块。
7、如权利要求1所述的快速读写存储器数据的装置，其中该初始信号是在计算机开机后的一加电自检阶段产生的。
8、如权利要求7所述的快速读写存储器数据的装置，其中该加电自检阶段还包含执行一检错与纠错、或执行一数据闪控信号输出测试、或执行一数据闪控信号输入测试。
9、一种快速读写存储器数据的方法，用于具有一北桥芯片组及一存储器模块的计算机系统，其中该北桥芯片组中至少设有一存储器模块控制器及一可编程缓存器模块，该可编程缓存器模块储存有至少一预设信息，而该存储器模块具有多个存储单元，该快速读写存储器数据的方法包含以下步骤：
由一基本输出/输入系统模块传送一初始信号至该北桥芯片组；
由该北桥芯片组传送一启动信号至该存储器模块控制器；以及
该存储器模块控制器依据储存于该可编程缓存器模块的该预设信息，而针对所有所述存储单元进行突发式读取或突发式写入。
10、如权利要求9所述的快速读写存储器数据的方法，其中当该存储器模块控制器执行突发式读取或突发式写入时，不需由中央处理单元控制。
11、如权利要求9所述的快速读写存储器数据的方法，其中该初始信号是在计算机开机后的一加电自检阶段产生的。
12、如权利要求11所述的快速读写存储器数据的方法，其中该加电自检阶段还包含执行一检错与纠错、或执行一数据闪控信号输出测试、或执行一数据闪控信号输入测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510073316 CN100342361C (zh) | 2005-05-31 | 2005-05-31 | 快速读写存储器数据的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510073316 CN100342361C (zh) | 2005-05-31 | 2005-05-31 | 快速读写存储器数据的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1687912A CN1687912A (zh) | 2005-10-26 |
| CN100342361C true CN100342361C (zh) | 2007-10-10 |
Family
ID=35305953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510073316 Active CN100342361C (zh) | 2005-05-31 | 2005-05-31 | 快速读写存储器数据的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100342361C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436135B (zh) * | 2007-11-15 | 2012-04-04 | 英业达股份有限公司 | 选项只读存储器初始化设置系统及方法 |
| EP2543202B1 (en) | 2010-03-01 | 2014-01-01 | ABB Research LTD | Wireless communication between two temporarily connected devices |
| CN103744744B (zh) * | 2014-02-08 | 2017-08-25 | 威盛电子股份有限公司 | 数据储存装置以及易失性存储器的数据校验方法 |
| CN105373501B (zh) * | 2015-07-31 | 2018-08-31 | 福州瑞芯微电子股份有限公司 | 一种总线模块与环路滤波模块的时钟轮转控制方法和装置 |
-
2005
- 2005-05-31 CN CN 200510073316 patent/CN100342361C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1687912A (zh) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7716411B2 (en) | Hybrid memory device with single interface | |
| TWI506626B (zh) | 雙列記憶模組中之相變化記憶體 | |
| JPH09219094A (ja) | メモリ、メモリサブシステム、メモリ装置およびメモリシステムアドレス方法 | |
| WO2013152660A1 (zh) | 加速操作系统启动的方法、装置、终端及计算机存储介质 | |
| JP2004295885A (ja) | メイン・メモリの動的再割当てが可能なコンピュータ・システム | |
| CN1959638A (zh) | 计算机系统中存储器初始化的方法和设备 | |
| US10657068B2 (en) | Techniques for an all persistent memory file system | |
| CN111625546B (zh) | 一种数据写入方法、装置、设备、介质 | |
| CN105981004B (zh) | 用于服务器平台架构的方法及设备 | |
| US20210096621A1 (en) | Techniques for reducing firmware activation time | |
| CN110941395A (zh) | 动态随机存取存储器、内存管理方法、系统及存储介质 | |
| CN100342361C (zh) | 快速读写存储器数据的方法及装置 | |
| US11055220B2 (en) | Hybrid memory systems with cache management | |
| US20170371785A1 (en) | Techniques for Write Commands to a Storage Device | |
| US10031802B2 (en) | Embedded ECC address mapping | |
| WO2007116486A1 (ja) | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 | |
| US20230305972A1 (en) | Memory tunneling interface | |
| US20210271599A1 (en) | Hybrid Memory Systems with Cache Management | |
| US20240103755A1 (en) | Data processing system and method for accessing heterogeneous memory system including processing unit | |
| WO2007116483A1 (ja) | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 | |
| US20080133836A1 (en) | Apparatus, system, and method for a defined multilevel cache | |
| CN111177027A (zh) | 动态随机存取存储器、内存管理方法、系统及存储介质 | |
| CN109634583B (zh) | 一种基于SystemC和TLM模型的GPU颜色存储Cache模块的硬件及存储装置 | |
| TWI277901B (en) | Method and device for burst reading/writing memory data | |
| KR20210034456A (ko) | 메모리 컨트롤러, 스토리지 장치 및 상기 스토리지 장치의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |