JPH04168765A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法Info
- Publication number
- JPH04168765A JPH04168765A JP2296233A JP29623390A JPH04168765A JP H04168765 A JPH04168765 A JP H04168765A JP 2296233 A JP2296233 A JP 2296233A JP 29623390 A JP29623390 A JP 29623390A JP H04168765 A JPH04168765 A JP H04168765A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral circuit
- gate electrode
- memory cell
- resist
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 70
- 238000012546 transfer Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 13
- 238000011161 development Methods 0.000 description 11
- 230000018109 developmental process Effects 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000002250 progressing effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
め要約のデータは記録されません。
Description
、特に、トランジスタとキャパシタとからなる複数のメ
モリセルが形成される少なくとも1つのメモリセルアレ
イ領域と、複数の周辺回路用トランジスタが形成される
周辺回路領域とを有する半導体基板上に形成される半導
体記憶装置およびその製造方法に関する。
の目覚しい普及によってその需要が急速に拡大している
。さらに、機能的には大規模な記憶容量を有し、かつ高
速動作が可能なものが要求されている。これに伴って、
半導体記憶装置の高集積化および高速応答性あるいは高
信頼性に関する技術開発が進められている。
可能なものとして、DRAM(Dynamic
Randorn Access Mem。
憶情報を蓄積する記憶領域であるメモリセルアレイ部と
、外部との人出ツノに必要な周辺回路部とから構成され
ている。第4図は、一般的なりRAMの構成を示すブロ
ック図である。第4図を参照して、DRAM50は、記
憶情報のデータ信号を蓄積するためのメモリセルアレイ
51と、単位記憶回路を構成するメモリセルを選択する
ためのアドレス信号を外部から受けるためのロウアンド
カラムアドレスバッファ52と、そのアドレス信号を解
読することによってメモリセルを指定するためのロウデ
コーダ53およびカラムデコーダ54と、指定されたメ
モリセルに蓄積された信号を増幅して読出すためのセン
スリフレッシュアンプ55と、データ入出力のためのデ
ータインバッファ56およびデータアウトバッファ57
と、クロック信号を発生するためのクロックジェネレー
タ58とを含む。
51は、単位記憶情報を蓄積するためのメモリセルがマ
トリックス状に複数個配置されて形成されている。すな
わち、通常、メモリセルは、1個のMOS)ランジスタ
と、これに接続された1個のキャパシタとから構成され
るいわゆる1トランジスタ1キヤパシタ型のメモリセル
が知られている。このような構成を有するメモリセルは
、構造が簡単なため、メモリセルアレイの集積度を向上
させることが容易であり、大容量のDRAMに広く用い
られている。
っていくつかのタイプに分けることができる。この中で
、スタックドタイプキャパシタは、キャパシタの主要部
をゲート電極やフィールド分離膜の上部にまで延在させ
ることにより、キャパシタの電極間の対向面積を増大さ
せキャパシタ容量を増加させることができる。スタック
ドタイプキャパシタは、このような特徴点を有するので
、半導体装置の集積化に伴い素子が微細化された場合に
もキャパシタ容量を確保することができる。
プのキャパシタか多く用いられるようになった。また、
半導体装置の集積化は、さらに進められており、これに
対応して、スタックドタイプキャパシタの開発も進めら
れている。
である。第5図を参照して、メモリセルアレイ51の横
方向には、カラムデコーダ54およびセンスリフレッシ
ュアンプ55が隣接して配置されている。メモリセルア
レイ51の縦方向には、ロウデコーダ53が隣接して配
置されている。
ダ53およびカラムデコーダ54.センスリフレッシュ
アンプ55が配置されたメモリセルアレイ51が、複数
個配置されている。メモリセルアレイ51には、記憶容
量に対応した複数のメモリセル(図示せず)が配置され
ている。DRAM50の中央部には、ロウアンドカラム
アドレスバッファ52が縦方向に延びて配置されている
。
モリセルアレイ51を囲むように配置されている。また
、データアウトバッファ57やV。
端に縦方向に配置されている。
パターンを示した平面図であり、第7図は第6図に示し
たDRAMの断面構造図である。
路部(Voc電源部、カラムデコーダ)とメモリセル部
とでは、形成される配線パターン密度が異なる。すなわ
ち、メモリセル部では、配線パターンが密に形成されて
いるのに対し、周辺回路部では、配線パターンが疎に形
成されている。
伴って、記憶部であるメモリセルの集積化がさらに進む
のに対し、周辺回路部では、メモリセル部に比べてそれ
ほど集積化する必要がないからである。第6図および第
7図を参照して、メモリセル部には、1つのメモリセル
を構成するトランスファーゲートトランジスタ20のゲ
ート電極6aが、所定の間隔を隔てて複数本配列されて
いる。周辺回路部のうちカラムデコーダが形成される領
域には、トランスファーゲートトランジスタ21のゲー
ト電極106bが、メモリセル部のゲート電極6aより
広い間隔で配列されている。また、周辺回路部のうちV
。C電源部には、配線層106Cが、メモリセル部のゲ
ート電極6aより広い間隔で配列されている。
て説明する。まず、DRAMは、メモリセル部と周辺回
路部とを備えている。メモリセル部は、1つのトランス
ファーゲートトランジスタ20および1つのキャパシタ
30からなるメモリセルと、メモリセルのキャパシタ3
0に蓄えられる電荷を伝達するためのビット線12とを
含んでいる。
タ20は、半導体基板1の上の酸化膜5上に形成される
前述したゲート電極6aと、ゲート電極6aの両側方の
半導体基板1上に形成された不純物領域3,4とを備え
ている。
20の一方の不純物領域3に電気的に接続されたストレ
ージノード8と、ストレージノード8上に誘電膜9を介
して形成されたセルプレート10とを備えている。ビッ
ト線12は、トランスファーゲートトランジスタ20の
他方の不純物領域4に電気的に接続されている。半導体
基板1上には、さらに、隣接する素子間を分離するため
のフィールド絶縁膜2が形成されている。フィールド絶
縁膜2上にも、酸化膜5を介してゲート電極6aが、所
定の間隔を隔てて形成されている。
間には、層間絶縁膜11が形成されている。
縁膜7が形成されている。ビット線12上には、層間絶
縁膜13が形成されている。層間絶縁膜13上には、ゲ
ート電極6aに対応してアルミ配線層14が、所定の間
隔を隔てて形成されている。
ァーゲートトランジスタ21を含んでいる。トランスフ
ァーゲートトランジスタ21は、半導体基板1上の酸化
膜5上に形成されたゲート電極106bと、ゲート電極
106bの両側方の半導体基板1上にそれぞれ形成され
た不純物領域3.4とから構成されている。トランスフ
ァーゲートトランジスタ21上には、層間絶縁膜11が
形成されており、層間絶縁膜11上には、ゲート電極1
06bに対応するアルミ配線14が形成されている。
れる配線層106cを備えている。配線層106cは、
半導体基板1上の酸化膜5上に、隣接する配線層106
cと所定の間隔を隔てて形成されている。配線層106
c上には、層間絶縁膜11が形成されており、層間絶縁
膜11上には、配線層106cに対応してアルミ配線1
4が形成されている。
ては、まず、周辺回路部のカラムデコーダなどによって
メモリセルが指定される。そして、その指定されたメモ
リセルに、ビット線12を介して信号電荷が伝達される
。ビット線12により伝達される信号電荷は、ゲート電
極6aに所定の電荷を印加することにより、キャパシタ
30のストレージノード8に伝達される。ストレージノ
ード8に伝達された信号電荷がキャパシタ30に蓄えら
れる。一方、読出動作としては、ゲー)[極6aに所定
の電圧を印加することにより、ビット線12に信号電荷
が伝達される。ビット線12に伝達された信号電荷はカ
ラムデコーダ(第4図参照)などを介して外部に読出さ
れる。
、上記のように、メモリセル部に形成される配線パター
ンの密度は、周辺回路部に形成される配線パターンの密
度より高くなっている。第8国人図ないしmgD図は第
6図に示したDRAMの配線パターンの形成プロセスを
説明するための断面図である。第8A図ないし第8D図
を参照して、配線パターンの形成プロセスについて説明
する。まず、第8A図を参照して、半導体基板1上に、
フィールド絶縁膜2を形成する。半導体基板1上および
フィールド絶縁膜2上に酸化膜5を形成する。酸化膜5
上にポリシリコン層6を形成し、ポリシリコン層6上に
レジスト140を塗布する。予め配線パターンに対応し
て形成されたフォトマスク141を用いて、露光を行な
う。その後、現像処理を行なうことにより、配線パター
ンが形成されない領域のレジスト140が除去される。
として、エツチングを行なう。これによって、第8C図
に示すような、配線パターンが形成される。第8D図に
示すように、レジスト140を除去することにより、所
定の配線パターンを得ることができる。このような工程
の後、通常の工程を経て、第7図に示したようなりRA
Mが完成される。
成される配線パターンの密度が、周辺回路部に形成され
る配線パターンの密度より高くなっている。すなわち、
第6図に示したように、メモリセル部に形成されるゲー
ト電極6a間の間隔は、周辺回路部に形成されるゲート
電極106b間の間隔より狭くなっている。このように
ゲート電極間の間隔が異なる場合には、製造プロセス上
以下のような問題点が生じる。
40を露光して現像する際に、メモリセル部に比べてそ
の現像量が多くなる。現Is!量が多い場合には、少な
い場合に比べて、最終的に形成されるレジスト幅が太く
なってしまうという不都合がある。これは、レジストの
単位面積当りの現像量が多いと、現像密度が小さくなる
などの理由によるものである。これと同様の理由で、配
線間隔の広い周辺回路部では、配線パターン形成時のエ
ツチング量も多くなることから、最終的に得られる配線
パターンの幅が太くなるという問題点があった。これら
の現象はローディング効用と呼ばれている。これらは、
たとえば、5OLID−8TATE 5CIENCE
AND TECHN0LOGY August
1977−THELoading Effec
t in Plasma Etchingに
開示されている。
ンを形成する際に、メモリセル部に比べて、単位面積当
りのレジストの現像量およびポリシリコン層のエツチン
グ量が多くなるので、最終的に得られる配線パターンは
、予め設計された寸法より太くなってしまうという問題
点があった。
線パターンが、たとえば第7図に示した周辺回路部のト
ランスファーゲートトランジスタ21を構成するゲート
電極106bである場合には、トランジスタ特性を悪化
させてしまうという問題点があった。周辺回路部のトラ
ンスファーゲートトランジスタ21のトランジスタ特性
が悪化すると、これがひいてはメモリ特性の悪化につな
がることになる。すなわち、前述のようにDRAMの読
出し、書込み動作は周辺回路のトランスファーゲートト
ランジスタ21を用いて行なわれる。したがって、この
トランスファーゲートトランジスタ21の特性が悪化す
ると、DRAMの読出し。
AMのメモリ特性が悪化してしまうという不都合が生じ
る。
たもので、メモリセルアレイ領域と周辺回路領域とに形
成されるゲート電極層の配線密度が相違する場合にも、
周辺回路用トランジスタのトランジスタ特性を悪化させ
ることなく良好なメモリ特性を得ることが可能な半導体
記憶装置およびその製造方法を提供することを目的とす
る。
領域に形成された1組のゲート電極層と、周辺回路領域
に形成されたゲート電極層およびダミー配線層とを含む
。メモリセルアレイ領域に形成された1組のゲート電極
層は、所定の間隔を隔てて平行に配置され、それぞれが
トランジスタを構成する。周辺回路領域に形成されるゲ
ート電極層およびダミー配線層は、それぞれが所定の間
隔を隔てて平行に配置され、そのゲート電極層は、周辺
回路用トランジスタを構成する。そして、メモリセルア
レイ領域に形成される1組のゲート電極層の間隔と周辺
回路領域に形成されるゲート電極層およびダミー配線層
の間隔とをほぼ等しくなるように形成している。
基板上に導電層およびその導電層上にレジストを形成す
る。そして、トランジスタおよび周辺回路用トランジス
タを構成するゲート電極層となる導電層上のレジストが
残り、周辺回路領域にゲート電極層と所定の間隔を隔て
て形成されるダミー配線層となる導電層上のレジストが
残るように、他の領域のレジストを除去する。そして、
残されたレジストをマスクとして導電層をエツチングし
てパターニングする。そして、残されたレジストを除去
する。
領域に形成される1組のゲート電極層の間隔と、周辺回
路領域に形成されるゲート電極層およびダミー配線層と
の間隔がほぼ等しくなるように形成されるので、メモリ
セルアレイ領域と周辺回路領域とのゲート電極層を形成
するときに、メモリセルアレイ領域と周辺回路領域とに
おける単位面積当りのレジストの現像量およびエツチン
グ量が均一化される。この結果、メモリセルアレイ領域
と周辺回路領域とに形成されるゲート電極層の寸法精度
が均一化されるとともに周辺回路領域でのゲート電極層
の寸法精度が従来に比べて向上される。
タおよび周辺回路用トランジスタを構成するゲート電極
層となる導電層上のレジストが残り、周辺回路領域にゲ
ート電極層と所定の間隔を隔てて形成されるダミー配線
層となる導電層上のレジストが残るように、他の領域の
レジストが除去されるので、メモリセルアレイ領域と周
辺回路領域とのゲート電極層を形成するときに、メモリ
ー 17 = セルアレイ領域と周辺回路領域とにおけるレジストの現
像量およびエツチング量が均一化される。
ート電極層が同一条件下で形成されるとともに、周辺回
路領域のゲート電極層が従来に比べて高い寸法精度で形
成される。
ンを示した平面図であり、第2図は第1図に示したDR
AMの断面構造図である。第1図および第2図を参照し
て、本実施例のDRAMは、従来と同様にメモリセル部
と周辺回路部とを含んでいる。メモリセル部は、第7図
に示した従来のメモリセル部と同様のものであるので、
説明を省略する。
所定の間隔を隔てて形成されたトランスファーゲートト
ランジスタ21を含んでいる。トランスファーゲートト
ランジスタ21は、半導体基板1上の酸化膜5上に形成
されたゲート電極6bと、ゲート電極6bの両側方の半
導体基板1上に形成された不純物領域3.4とを備えて
いる。
そのぞれぞれのゲート電極6bと所定の間隔を隔てて形
成されたダミーパターン6dと、トランスファーゲート
トランジスタ21およびダミーパターン6d上に形成さ
れた層間絶縁膜11と、層間絶縁膜11上に形成され、
ゲート電極6bに対応するアルミ配線14とをさらに含
んでいる。
れる配線層6cを含んでいる。配線層6Cは、半導体基
板1上の酸化膜5上に形成されており、所定の間隔を隔
てて配置されている。V。
Cと所定の間隔を隔てて形成された2つのダミーパター
ン6dと、配線層6cとダミーパターン6d上に形成さ
れた層間絶縁膜11と、層間絶縁膜11上に形成された
配線層6cに対応するアルミ配線14とをさらに含んで
いる。ここで、カラムデコーダのゲート電極6bとダミ
ーパターン6dとの間隔S2はメモリセル部のゲート電
極6a間の間隔S1とほぼ同一になるように形成されて
いる。また、VCC電源部の配線層6Cとダミーパター
ン6dとの間隔S3も、メモリセル部のゲート電極68
間の間隔S1とほぼ同一になるように形成されている。
ターン間隔の広い部分に、ダミーパターン6dを形成す
ることにより、周辺回路部での配線パターンの密度(間
隔)をメモリセル部の配線密度(間隔)とほぼ同一にし
ている。この結果、従来問題であった写真製版時やエツ
チング時のローディング効果によって設計寸法が同じ箇
所でも違った寸法に仕上ってしまうという問題点が解決
される。また、周辺回路部での寸法精度が向上するので
、設計寸法値に近い寸法を有するゲート電極6bを得る
ことができ、従来のように、トランジスタ特性を悪化さ
せることもない。この結果、従来に比べて良好なメモリ
特性を得ることができる。また、メモリセル部と周辺回
路部とで寸法精度が均一にされるので、DRAM全体と
して寸法制御性が向上する。
配線パターンの形成プロセスを説明するための断面図で
ある。第3A図ないし第3D図を参照して、配線パター
ンの形成プロセスについて説明する。まず、第3A図を
参照して、半導体基板]上に素子分離のためのフィール
ド絶縁膜2を形成する。フィールド絶縁膜2および半導
体基板1上に酸化膜5を形成し、酸化膜5上にポリシリ
コン層6を形成する。ポリシリコン層6上にレジスト4
0を塗布する。予めダミーパターンを形成するように設
計されたフォトマスク41を用いて、レジスト40を露
光する。そして第3B図に示すように、レジストの現像
処理を行ない、レジスト40をパターニングする。即ち
、メモリセル部のレジスト40間の間隔S1と、周辺回
路分のレジスト40間の間隔S2.S3とがほぼ等しく
なる= 21− ようにレジスト40をパターニングする。レジスト40
をマスクとして、エツチングを行なう。これによって、
第3C図に示すような配線パターン形状が得られる。そ
の後、第3D図に示すように、レジスト40を除去して
所定のパターンを得ることができる。このように、本実
施例の配線パターンの形成プロセスでは、従来と同様の
形成プロセスで、工程数を増やすことなくダミーパター
ン6dを形成することができる。したがって、ダミーパ
ターン6dを新たに追加することによって製造工程が複
雑化することがない。また、このようにダミーパターン
6dを形成することにより、ゲート電極6bおよび配線
層6cの寸法精度が従来に比べて向上する。この結果、
メモリセル部および周辺回路分の双方で、設計寸法値ど
おりの配線パターンを得ることができ、精度の高い品質
の安定したDRAMを得ることができる。
レイ領域に形成される1組のゲート電極層の間隔と、周
辺回路領域に形成されるゲート電極層およびダミー配線
層の間隔とをほぼ等しくなるように形成することにより
、メモリセルアレイ領域と周辺回路領域とのゲート電極
層を形成するときに、メモリセルアレイ領域と周辺回路
領域とにおける単位面積当りのレジストの現像量および
エツチング量か均一化される。この結果、メモリセルア
レイ領域と周辺回路領域とに形成されるゲート電極層の
寸法精度が均一化されるとともに、周辺回路領域でのゲ
ート電極層の寸法精度が従来に比べて向上されるので、
メモリセルアレイ領域と周辺回路領域とに形成されるゲ
ート電極層の配線密度が相違する場合にも、周辺回路用
トランジスタのトランジスタ特性を悪化させることなく
良好なメモリ特性を得ることができる。
ランジスタおよび周辺回路用トランジスタを構成するゲ
ート電極層となる導電層上のレジストが残り、周辺回路
領域にゲート電極層と所定の間隔を隔てて形成されるダ
ミー配線層となる専電層上のレジストが残るように、他
の領域のレジストを除去することにより、メモリセルア
レイ領域と周辺回路領域とのゲート電極層を形成すると
きに、メモリセルアレイ領域と周辺回路領域とにおける
レジストの現像量およびエツチング量が均一化される。
ート電極層が同一条件下で形成されるとともに、周辺回
路領域のゲート電極層が従来に比べて高い寸法精度で形
成される。したがって、メモリセルアレイ領域と周辺回
路領域とに形成されるゲート電極層の密度が相違する場
合にも、周辺回路用トランジスタのトランジスタ特性を
悪化させることなく良好なメモリ特性を得ることができ
る。また、従来と比べて製造工程を複雑化させることな
く、寸法精度の高い半導体記憶装置を形成することがで
きる。
ンを示した平面図、第2図は第1図に示したDRAMの
断面構造図、第3A図ないし第3D図は第1図に示した
DRAMの配線パターンの形成プロセスを説明するため
の断面図、第4図は従来の一般的なりRAMの構成を示
したブロック図、第5図は第4図に示したDRAMの各
構成部分の配置図、第6図は第5図に示したDRAMの
X−X断面での配線パターンを示した平面図、第7図は
第6図に示したDRAMの断面構造図、第8八図ないし
第8D図は第6図に示したDRAMの配線パターンの形
成プロセスを説明するための断面図である。 図において、1は半導体基板、6a、6bはゲート電極
、6cは配線層、6dはダミーパターン、8はストレー
ジノード、9は誘電膜、1oはセルプレート、12はビ
ット線、]4はアルミ配線、20.21はトランスファ
ーゲートトランジスタ、30はキャパシタである。 なお、各図中、同一?〕号は、同一または相当部分を示
す。
Claims (2)
- (1)トランジスタとキャパシタとからなる複数のメモ
リセルが形成される少なくとも1つのメモリセルアレイ
領域と、複数の周辺回路用トランジスタが形成される周
辺回路領域とを有する半導体基板上に形成される半導体
記憶装置であって、前記メモリセルアレイ領域に所定の
間隔を隔てて平行に配置され、それぞれが前記トランジ
スタを構成する1組のゲート電極層と、 それぞれが前記周辺回路領域に所定の間隔を隔てて平行
に配置され、前記周辺回路用トランジスタを構成するゲ
ート電極層およびダミー配線層とを含み、 前記メモリセルアレイ領域に形成される1組のゲート電
極層の間隔と、前記周辺回路領域に形成されるゲート電
極層およびダミー配線層の間隔とをほぼ等しくなるよう
に形成したことを特徴とする、半導体記憶装置。 - (2)トランジスタとキャパシタとからなる複数のメモ
リセルが形成される少なくとも1つのメモリセルアレイ
領域と、複数の周辺回路用トランジスタが形成される周
辺回路領域とを有する半導体基板上に形成される半導体
記憶装置の製造方法であって、 前記半導体基板上に導電層および該導電層上にレジスト
を形成するステップと、 前記トランジスタおよび前記周辺回路用トランジスタを
構成するゲート電極層となる導電層上のレジストが残り
、前記周辺回路領域に前記ゲート電極層と所定の間隔を
隔てて形成するダミー配線層となる導電層上のレジスト
が残るように、他の領域のレジストを除去するステップ
と、 前記残されたレジストをマスクとして前記導電層をエッ
チングしてパターニングするステップと、前記残された
レジストを除去するステップとを含む、半導体記憶装置
の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2296233A JP2528737B2 (ja) | 1990-11-01 | 1990-11-01 | 半導体記憶装置およびその製造方法 |
KR1019910018031A KR960001335B1 (ko) | 1990-11-01 | 1991-10-14 | 반도체기억장치 및 그 제조방법 |
US07/784,313 US5289422A (en) | 1990-11-01 | 1991-10-29 | Semiconductor device having dummy wiring pattern therein and manufacturing method thereof |
DE4135826A DE4135826A1 (de) | 1990-11-01 | 1991-10-30 | Halbleitereinrichtung und verfahren zur herstellung derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2296233A JP2528737B2 (ja) | 1990-11-01 | 1990-11-01 | 半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04168765A true JPH04168765A (ja) | 1992-06-16 |
JP2528737B2 JP2528737B2 (ja) | 1996-08-28 |
Family
ID=17830905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2296233A Expired - Lifetime JP2528737B2 (ja) | 1990-11-01 | 1990-11-01 | 半導体記憶装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5289422A (ja) |
JP (1) | JP2528737B2 (ja) |
KR (1) | KR960001335B1 (ja) |
DE (1) | DE4135826A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6653230B2 (en) | 1999-02-10 | 2003-11-25 | Nec Corporation | Semiconductor device having concave electrode and convex electrode and method of manufacturing thereof |
US6768151B2 (en) | 2001-05-16 | 2004-07-27 | Nec Corporation | Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same |
JP2012049549A (ja) * | 1998-12-31 | 2012-03-08 | Samsung Electronics Co Ltd | 半導体装置のレイアウト方法及びその半導体装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0170456B1 (ko) * | 1993-07-16 | 1999-03-30 | 세끼사와 다까시 | 반도체 장치 및 그 제조방법 |
JP3249317B2 (ja) * | 1994-12-12 | 2002-01-21 | 富士通株式会社 | パターン作成方法 |
JP2658959B2 (ja) * | 1995-03-31 | 1997-09-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2923912B2 (ja) * | 1996-12-25 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
KR100219533B1 (ko) * | 1997-01-31 | 1999-09-01 | 윤종용 | 임베디드 메모리소자 및 그 제조방법 |
KR100230421B1 (ko) * | 1997-04-22 | 1999-11-15 | 윤종용 | 반도체장치의 더미패턴 형성방법 |
US6258671B1 (en) | 1997-05-13 | 2001-07-10 | Micron Technology, Inc. | Methods of providing spacers over conductive line sidewalls, methods of forming sidewall spacers over etched line sidewalls, and methods of forming conductive lines |
US5899706A (en) * | 1997-06-30 | 1999-05-04 | Siemens Aktiengesellschaft | Method of reducing loading variation during etch processing |
US6184083B1 (en) * | 1997-06-30 | 2001-02-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP3097627B2 (ja) * | 1997-11-05 | 2000-10-10 | 日本電気株式会社 | 半導体記憶装置 |
JPH11219922A (ja) | 1998-02-03 | 1999-08-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000114246A (ja) * | 1998-08-07 | 2000-04-21 | Ulvac Seimaku Kk | ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法 |
DE10128933A1 (de) * | 2001-06-18 | 2003-01-02 | Infineon Technologies Ag | Verfahren zum Herstellen eines Speicherbauelements |
CN1901194A (zh) * | 2005-07-20 | 2007-01-24 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US10522492B2 (en) * | 2017-06-05 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and semiconductor process |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6481358A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Semiconductor integrated circuit device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0658947B2 (ja) * | 1984-02-24 | 1994-08-03 | 株式会社日立製作所 | 半導体メモリ装置の製法 |
JPS61263130A (ja) * | 1985-05-15 | 1986-11-21 | Toshiba Corp | 半導体装置の製造方法 |
JPS6257222A (ja) * | 1985-09-06 | 1987-03-12 | Seiko Epson Corp | 半導体装置の製造方法 |
JPS62194628A (ja) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS63149900A (ja) * | 1986-12-15 | 1988-06-22 | Toshiba Corp | 半導体メモリ |
JPH01186624A (ja) * | 1988-01-14 | 1989-07-26 | Matsushita Electron Corp | 半導体装置の製造方法 |
US4916514A (en) * | 1988-05-31 | 1990-04-10 | Unisys Corporation | Integrated circuit employing dummy conductors for planarity |
JPH0237725A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0265254A (ja) * | 1988-08-31 | 1990-03-05 | Toshiba Corp | 半導体装置 |
JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1990
- 1990-11-01 JP JP2296233A patent/JP2528737B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-14 KR KR1019910018031A patent/KR960001335B1/ko not_active IP Right Cessation
- 1991-10-29 US US07/784,313 patent/US5289422A/en not_active Expired - Lifetime
- 1991-10-30 DE DE4135826A patent/DE4135826A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6481358A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Semiconductor integrated circuit device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049549A (ja) * | 1998-12-31 | 2012-03-08 | Samsung Electronics Co Ltd | 半導体装置のレイアウト方法及びその半導体装置 |
US6653230B2 (en) | 1999-02-10 | 2003-11-25 | Nec Corporation | Semiconductor device having concave electrode and convex electrode and method of manufacturing thereof |
US6768151B2 (en) | 2001-05-16 | 2004-07-27 | Nec Corporation | Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same |
Also Published As
Publication number | Publication date |
---|---|
DE4135826A1 (de) | 1992-05-07 |
JP2528737B2 (ja) | 1996-08-28 |
US5289422A (en) | 1994-02-22 |
KR960001335B1 (ko) | 1996-01-26 |
KR920010922A (ko) | 1992-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5949110A (en) | DRAM having peripheral circuitry in which source-drain interconnection contact of a MOS transistor is made small by utilizing a pad layer and manufacturing method thereof | |
JP2528737B2 (ja) | 半導体記憶装置およびその製造方法 | |
US5364811A (en) | Method of manufacturing a semiconductor memory device with multiple device forming regions | |
US5278437A (en) | Stacked capacitor type semiconductor memory device and manufacturing method thereof | |
US5323049A (en) | Semiconductor device with an interconnection layer on surface having a step portion | |
IE53051B1 (en) | A semiconductor memory device | |
JP3110328B2 (ja) | 半導体記憶装置 | |
KR930010823B1 (ko) | 반도체 기억장치 | |
US4733374A (en) | Dynamic semiconductor memory device | |
JP2689031B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH0637269A (ja) | 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法 | |
EP0544320B1 (en) | Semiconductor memory device | |
KR100212623B1 (ko) | 반도체 메모리장치 및 그의 제조방법 | |
US5300444A (en) | Method of manufacturing a semiconductor device having a stacked structure formed of polycrystalline silicon film and silicon oxide film | |
JP2715012B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH0770618B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH06151768A (ja) | 半導体装置およびその製造方法 | |
JPH0637277A (ja) | 半導体装置およびその製造方法 | |
JPH0828474B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2996409B2 (ja) | 半導体装置およびその製造方法 | |
JPH0462870A (ja) | 半導体装置 | |
JPH03180062A (ja) | 半導体記憶装置及びその製造方法 | |
JPH07302845A (ja) | 半導体装置の製造方法 | |
JPH02101769A (ja) | 半導体記憶装置 | |
JPH0521743A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 15 |