JPH0347014B2 - - Google Patents
Info
- Publication number
- JPH0347014B2 JPH0347014B2 JP61083964A JP8396486A JPH0347014B2 JP H0347014 B2 JPH0347014 B2 JP H0347014B2 JP 61083964 A JP61083964 A JP 61083964A JP 8396486 A JP8396486 A JP 8396486A JP H0347014 B2 JPH0347014 B2 JP H0347014B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- burst
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003252 repetitive effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009432 framing Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/02—Diagnosis, testing or measuring for television systems or their details for colour television signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
〔産業上の利用分野〕
本発明は位相同期回路、特にデジタル位相ロツ
クループに関する。 〔従来の技術〕 テクトロニツクス社製1910型のような従来のデ
ジタルテレビジヨン試験信号発生器においては、
複合カラービデオ信号内に、その同期信号及びバ
ーストに時間的に関連して種々の試験信号が挿入
される。試験信号自体は、周波数4sc（scはカラ
ー副搬送波周波数：NTSC信号フオーマツトでは
3.5MHzのクロツク信号に従つて読出し専用メモ
リ（ROM）からデジタルデータを読出し、この
デジタルデータをデジタル・アナログ（DA）変
換器でアナログ信号に変換することによつて作ら
れる。試験信号をバーストと所定時間関係でビデ
オ信号に挿入するためには、4scクロツク信号が
カラーバーストに対して一定の位相関係である必
要がある。一般に、装置の遅延時間を前補償した
り、ROM内にエンコードされている試験信号を
異なる変調軸上に収容したりするために、カラー
バーストに対してクロツク信号の位相が調整でき
ることが望ましい、テクトロニツクス社製1910型
試験信号発生器の場合、アナログ位相ロツクルー
プ（PLL）で所望の位相関係を得ている。即ち、
従来の同期分離器によりビデオ信号の同期信号が
検知されてバースト期間中ウインドウが開かれ、
その間にビデオ信号が位相検波器に入力される。
位相検波器のアナログ出力は電圧制御発振器
（VCO）の制御入力端に入力され、VCOの出力
は位相検波器の他方の入力端に帰還される。位相
検波器は、バーストとVCO出力との位相差に応
じた誤差信号を発生する。このようにしてVCO
出力はバーストの位相に固定される。このVCO
により4sc信号が得られる。4sc信号をバースト
の位相に固定する操作はゲンロツクと呼ばれてい
る。 〔発明が解決しようとする問題点〕 この従来のアナログPLLを用いる手法の欠点
は、アナログPLLが時々較正を必要とし、且つ
時間及び温度によつてドリフトすることである。 したがつて、本発明は、較正を必要とせず、時
間及び温度によるドリフトのないデジタル位相ロ
ツクループを提供するものである。 〔発明の概要〕 本発明の好適実施例によれば、公称固定周波数
で反復する信号要素（バーストの第１の正方向ゼ
ロクロスはライン周波数で反復的に現われる）を
有するNTSCビデオ信号のような入力アナログ信
号を用いて、上記反復信号要素に所定の位相関係
にある、上記固定周波数より高周波（例えば
4sc）の信号を発生する。この信号発生は次のよ
うに行なわれる。まず、プログラマブル発振器を
用いて、この発振器に入力される制御ワードで表
わされる値に応じた周波数のクロツク信号を発生
し、このクロツク信号によりアナログデジタル
（AD）変換器のサンプル時点を定めると、この
順次のサンプル時点でのアナログ入力信号の振幅
に対応したデジタルワードが順次発生する。次
に、これらのデジタルワードは分析されて、これ
らのデジタルワードのどの部分で上記信号要素が
発生しているかがつきとめられると共にこの信号
要素発生時点のクロツクサイクルの位相角が求め
られる。この位相情報に基づいて、プログラマブ
ル発振器に対する制御ワードが発生され、クロツ
ク信号と入力信号の上記信号要素との間の所望の
予め定められた位相関係が確立される。 このようなデジタルPLLによれば、上述した
従来のアナログPLLの欠点が克服でき、上記反
復信号要素がバーストの正方向ゼロクロスである
カラービデオプリケーシヨンにおいて、余分な回
路を用いることなくSC−Ｈ（副搬送波対水平同
期）位相を測定することができる。 〔実施例〕 第１図は本発明を用いたゲンロツク装置のブロ
ツク図である。入力基準信号（場合により、ブラ
ツクバーストまたは複合プログラムビデオ信号で
もよい）は、クランプ２に入力される。クランプ
２は同期分離器４の制御の下でビデオ信号の同期
パルス（第２信号要素）の先端部（sync tip）を
所定の電位レベルにクランプするよう働く。クラ
ンプ後のビデオ信号はローパスフイルタ（LPF）
５により帯域幅を制限されて６ビツトAD変換器
６に入力される。AD変換器６は、VCO９及び
DA変換器１８からなるプログラマブル発振器８
が発するクロツクCLOCKに従つてビデオ信号を
サンプルリングする。プログラマブル発振器８に
入力される制御ワードが中間域にある、安定状態
では、クロツクは入力ビデオ信号のバースト（第
１信号要素）の４倍の周波数を有し、且つバース
トと同期している。AD変換器６の実効分解能を
６ビツトより大にするため、デジタル化されるサ
ンプルに適当なデイザ関数を重畳させるようにし
てもよい。デイザの詳細については特公昭61−
3133号公報を参照されたい。 同期分離器４の出力信号はアドレス制御回路１
２にも入力される。アドレス制御回路１２はラン
ダムアクセスメモリ（RAM）１４のアドレシン
グ、即ちAD変換器６によるRAM１４への書込
及びマイクロプロセツサ（μP）１６によるRAM
１４からの読出を制御する。 従来のアナログゲンロツク装置と同様に、図示
のデジタルゲンロツク装置の目的は、入力基準信
号のバーストと所定位相関係にある所定の周波数
のクロツクパルスを発生することである。ロツク
状態を確立する前にマイクロプロセツサ（μP）
１６はバーストの位置に関する情報を全く有して
いないが、この情報がない場合、全水平ライン期
間をチエツクしなければ最初にバーストを検出す
ることは難しく、このためロツク状態を得ること
が困難である。この問題を軽減するために、同期
分離器４は、ある１水平ライン上の同期信号を検
出すると、アドレス制御回路１２に次の水平ブラ
ンキング期間内にRAM１４に対して書込ウイン
ドウを開放させる。同期分離器４は比較的簡単な
構成のものでよい。なぜなら、この同期分離器４
は、比較的大まかに書込ウインドウの位置を設定
して初期ロツク確立を助けるだけに用いられるも
のだからである。一旦、ロツク状態に入れば、書
込ウインドウ位置はμP１６によつて高精度に制
御される。なお、プログラマブル発振器８は発振
手段となり、AD変換器６はアナログデジタル手
換手段となり、同期分離器４、アドレス制御回路
（アドレス制御手段：１２）、RAM（メモリ手
段：１４）及びμP１６は、処理手段となる。ま
た、同期分離器４及びμP１６は、検出手段とし
ても働く。 同期分離器４で検出された同期パルスから書込
ウインドウ開放までの遅延時間は水平ライン期間
よりわずかに短いので、書込ウインドウは次の同
期パルスの前に開く。このウインドウはバースト
の後まで閉じないようにウインドウ期間が選定さ
れる。同期パルスは、バーストの開始より副搬送
波の19サイクル分だけ前の時点に発生し、バース
ト自体は９サイクル続くことから、ウインドウは
少なくとも副搬送波の約30サイクルの期間開いて
いる必要がある。 書込ウインドウの期間内に、発振器８からのク
ロツクパルスによつて決まるサンプリング時点の
（クランプされた）ビデオ信号振幅を表わす６ビ
ツトデジタルワードがメモリ１４に書込まれる。
ウインドが閉じると、μP１６は、RAM１４にア
クセスし、その内容を用いて演算することができ
る。 μP１６は、主に３つの処理を行なう。その３
つは、書込ウインドウの位置調整と、プログラマ
ブル発振器８に入力される制御ワードの調整と、
識別すべきカラーフレームを構成する４フイール
ドカラーシーケンスの開始をイネーブルするため
のSC−Ｈ位相の測定である。 書込ウインドウの望ましい位置は、同期点（水
平同期パルスの前縁の50％点）の位置によつて変
わり、同期パルス先端部の期間内に取込まれたサ
ンプル及びバースト期間内に取込まれたサンプル
の平均をとることによつて決定される。バースト
は正弦波であり、バースト期間の信号の平均レベ
ルはブランキングレベルに等しい。バーストの数
サイクルにわたつてバーストのサンプリングし、
これらのサンプルを平均化することによりブラン
キングレベルを正確に測定することができる。即
ち、同期パルスの前縁はバースト開始より副搬送
波の19サイクル前に発生することが判つているか
ら、周波数パルスより例えば副搬送波20サイクル
後から24サイクル後までの期間内のサンプルの平
均値をμP１６で計算することができる。この計
算値はブランキングレベルを表わす。同様に、同
期パルスは同期点から約250nS後に同期パルス先
端部レベルに達し、約4.25μSの間維持されること
が判つているので、μP１６で同期パルス先端部
期間内のサンプル値の平均をとり、同期パルスの
先端レベルを表わす数値を発生することができ
る。ブランキングレベル及び先端レベルを表わす
２つの値の平均値が同期点のレベルを表わすこと
になる。μP１６は、同期パルスの前縁上のサン
プルを検査し（入力ビデオ信号は帯域幅制限され
ているので、同期パルスの前縁のスルーレート
は、同期点の上下両方の前縁部分上に少なくとも
１個のサンプルがとれる程度に小さい）どのサン
プルが同期レベルの真上のサンプル及び真下のサ
ンプルであるかを決定する。次にμP１６は、こ
の２つのサンプル間を直線補間して、ブランキン
グレベルと同期パルス先端レベルとの平均値に等
しい同期パルス前縁上のレベルにある時点を決定
する。この時点が同期時点とみなされる。 同期時点から、同期分離器４がアドレス制御回
路１２への信号を出力する時点までには未知の遅
延があり、この時間はバーストの半周期を超える
かもしれない。ロツク状態獲得中、μP１６は、
自身が算出した同期時点に関する情報を用いて同
期パルスに関連する書込ウインドウ位置を制御
し、同期分離器４によつて得られる同期時点の誤
差を補正する。また、ロツク確立後、μP１６は、
同期点のドリフトを補償するために書込ウインド
ウの位置を制御する。即ち、ウインドウ開放後、
同期パルスの発生が早すぎると、次の水平ライン
ではウインドウが幾分早く開き、同様にウインド
ウ開放後の同期パルスの発生が遅すぎる次のウイ
ンドウは遅く開く。実際、バーストの第１ゼロク
ロス点より搬送波の整数サイクル分前にウインド
ウが開くようにμP１６がウインドウを移動させ、
且つ同期時点に関して得られた情報に基づいて、
ウインドウは同期パルスより搬送波１サイクル分
（即ち、４クロツクサイクル）以上前に開かない
ようになされる。このように、ウインドウは同期
パルスとバーストの両方に対して位置決めされ
る。その際、バーストにより微調整が行なわれ、
同期パルスにより粗調整が行なわれるが、粗調整
は、SC−Ｈ位相角が許容範囲にあるかどうかに
基づいてバーストにより無視される。 μP１６はバースト期間内にとられたサンプル
を用いてバーストに対するクロツクの位相を算出
する。正弦波形の１サイクルにわたり４個のサン
プルがとられ、これらのサンプル値がＡ，Ｂ，
Ｃ，Ｄ（第２図参照）で表わされるとすれば、 tanφ＝（Ａ−Ｃ）／（Ｂ−Ｄ） である。ここで、φは正弦波の開始点と最初のサ
ンプルとの間の位相角である。したがつて、 φ＝tan-1（（Ａ−Ｃ）／（Ｂ−Ｄ）） であり、このアークタンジエント計算を行なうこ
とによりバーストに対するクロツクの位相が決定
される。 従来のアナログゲンロツク装置では、PLLに
よりクロツク信号の位相はバーストに対して直角
関係になされる。即ち、φは90゜に設定される。
しかし、φは90゜以外の所定値φ0を有することが
望まれるかもしれない。μP１６はφ0とφの差に
対応する制御ワードを発生する。所望位相角に対
する相対位相角の値に対応するこのデジタル制御
ワードは、μP１６からAD変換器１８に入力され
る。AD変換器１８の出力はVCO９の制御入力端
１０に入力される。クロツクがバーストと所望位
相関係になければ、VCOの周波数が所望位相関
係になるよう調整されて、VCO出力がバースト
にロツクされる。 同期時点に関して決定された情報は、また、
μP１６を用いてフレームリセツトパルス（FRP）
を発生する。 NTSC方式において、カラーフレームは４つの
フイールドシーケンスであることは周知である。
フイールド１は、垂直同期情報に基づいてフイー
ルド２と区別することができるが、フイールド１
とフイールド３を区別するにはSC−Ｈ位相を考
える必要がある。テスト信号発生器では、テスト
信号カラーフレーミングを基準信号カラーフレー
ミングと整合させるため、４フイールドシーケン
スの開始時点を知ることが必要とされる。 EIA規格RS−170Aによれば、フイールド１の
特徴は、ライン１０上の外挿されたバーストの正
方向ゼロクロス点が水平同期パルスの50％点に一
致することである。したがつて、どのフイールド
がフイールド１であるかを決めるには、同期時点
と、これに最も近い外挿バーストの正方向ゼロク
ロス点との間の間隔を知る必要がある。同期時点
は、上述したように夫々同期時点の前後に発生し
た２つのサンプルを補間することにより正確に知
ることができ、且つバーストの正方向ゼロクロス
が生じる時点は、クロツクとバーストの間の位相
差φ0から容易に推定することができる。よつて、
SC−Ｈ位相を計算することができ、奇数フイー
ルドのいずれがフイールド１かを決定することが
可能になる。フイールド１の決定後、μP１６は、
同期パルスに同期したカラーフレームリセツトパ
ルスをアドレス制御回路１２から発生させる。 アークタンジエント計算を行なう際に、通常、
アークタンジエントを定める数列の和を計算す
る。しかし、この計算は著しく時間を要する。こ
のデジタルゲンロツク装置では、数列を加算して
得られるほどの計算精度は必要ない。正接波形は
0゜から45゜まで略直線で且つ45゜から90゜までも略直
線なので、これに基づいて近似化を行なう。この
近似化により、（Ａ−Ｃ）の絶対値が（Ｂ−Ｄ）
の絶対値より大であれば、φ（サンプルＡの位相
角）の値は次の表１から得られる。
クループに関する。 〔従来の技術〕 テクトロニツクス社製1910型のような従来のデ
ジタルテレビジヨン試験信号発生器においては、
複合カラービデオ信号内に、その同期信号及びバ
ーストに時間的に関連して種々の試験信号が挿入
される。試験信号自体は、周波数4sc（scはカラ
ー副搬送波周波数：NTSC信号フオーマツトでは
3.5MHzのクロツク信号に従つて読出し専用メモ
リ（ROM）からデジタルデータを読出し、この
デジタルデータをデジタル・アナログ（DA）変
換器でアナログ信号に変換することによつて作ら
れる。試験信号をバーストと所定時間関係でビデ
オ信号に挿入するためには、4scクロツク信号が
カラーバーストに対して一定の位相関係である必
要がある。一般に、装置の遅延時間を前補償した
り、ROM内にエンコードされている試験信号を
異なる変調軸上に収容したりするために、カラー
バーストに対してクロツク信号の位相が調整でき
ることが望ましい、テクトロニツクス社製1910型
試験信号発生器の場合、アナログ位相ロツクルー
プ（PLL）で所望の位相関係を得ている。即ち、
従来の同期分離器によりビデオ信号の同期信号が
検知されてバースト期間中ウインドウが開かれ、
その間にビデオ信号が位相検波器に入力される。
位相検波器のアナログ出力は電圧制御発振器
（VCO）の制御入力端に入力され、VCOの出力
は位相検波器の他方の入力端に帰還される。位相
検波器は、バーストとVCO出力との位相差に応
じた誤差信号を発生する。このようにしてVCO
出力はバーストの位相に固定される。このVCO
により4sc信号が得られる。4sc信号をバースト
の位相に固定する操作はゲンロツクと呼ばれてい
る。 〔発明が解決しようとする問題点〕 この従来のアナログPLLを用いる手法の欠点
は、アナログPLLが時々較正を必要とし、且つ
時間及び温度によつてドリフトすることである。 したがつて、本発明は、較正を必要とせず、時
間及び温度によるドリフトのないデジタル位相ロ
ツクループを提供するものである。 〔発明の概要〕 本発明の好適実施例によれば、公称固定周波数
で反復する信号要素（バーストの第１の正方向ゼ
ロクロスはライン周波数で反復的に現われる）を
有するNTSCビデオ信号のような入力アナログ信
号を用いて、上記反復信号要素に所定の位相関係
にある、上記固定周波数より高周波（例えば
4sc）の信号を発生する。この信号発生は次のよ
うに行なわれる。まず、プログラマブル発振器を
用いて、この発振器に入力される制御ワードで表
わされる値に応じた周波数のクロツク信号を発生
し、このクロツク信号によりアナログデジタル
（AD）変換器のサンプル時点を定めると、この
順次のサンプル時点でのアナログ入力信号の振幅
に対応したデジタルワードが順次発生する。次
に、これらのデジタルワードは分析されて、これ
らのデジタルワードのどの部分で上記信号要素が
発生しているかがつきとめられると共にこの信号
要素発生時点のクロツクサイクルの位相角が求め
られる。この位相情報に基づいて、プログラマブ
ル発振器に対する制御ワードが発生され、クロツ
ク信号と入力信号の上記信号要素との間の所望の
予め定められた位相関係が確立される。 このようなデジタルPLLによれば、上述した
従来のアナログPLLの欠点が克服でき、上記反
復信号要素がバーストの正方向ゼロクロスである
カラービデオプリケーシヨンにおいて、余分な回
路を用いることなくSC−Ｈ（副搬送波対水平同
期）位相を測定することができる。 〔実施例〕 第１図は本発明を用いたゲンロツク装置のブロ
ツク図である。入力基準信号（場合により、ブラ
ツクバーストまたは複合プログラムビデオ信号で
もよい）は、クランプ２に入力される。クランプ
２は同期分離器４の制御の下でビデオ信号の同期
パルス（第２信号要素）の先端部（sync tip）を
所定の電位レベルにクランプするよう働く。クラ
ンプ後のビデオ信号はローパスフイルタ（LPF）
５により帯域幅を制限されて６ビツトAD変換器
６に入力される。AD変換器６は、VCO９及び
DA変換器１８からなるプログラマブル発振器８
が発するクロツクCLOCKに従つてビデオ信号を
サンプルリングする。プログラマブル発振器８に
入力される制御ワードが中間域にある、安定状態
では、クロツクは入力ビデオ信号のバースト（第
１信号要素）の４倍の周波数を有し、且つバース
トと同期している。AD変換器６の実効分解能を
６ビツトより大にするため、デジタル化されるサ
ンプルに適当なデイザ関数を重畳させるようにし
てもよい。デイザの詳細については特公昭61−
3133号公報を参照されたい。 同期分離器４の出力信号はアドレス制御回路１
２にも入力される。アドレス制御回路１２はラン
ダムアクセスメモリ（RAM）１４のアドレシン
グ、即ちAD変換器６によるRAM１４への書込
及びマイクロプロセツサ（μP）１６によるRAM
１４からの読出を制御する。 従来のアナログゲンロツク装置と同様に、図示
のデジタルゲンロツク装置の目的は、入力基準信
号のバーストと所定位相関係にある所定の周波数
のクロツクパルスを発生することである。ロツク
状態を確立する前にマイクロプロセツサ（μP）
１６はバーストの位置に関する情報を全く有して
いないが、この情報がない場合、全水平ライン期
間をチエツクしなければ最初にバーストを検出す
ることは難しく、このためロツク状態を得ること
が困難である。この問題を軽減するために、同期
分離器４は、ある１水平ライン上の同期信号を検
出すると、アドレス制御回路１２に次の水平ブラ
ンキング期間内にRAM１４に対して書込ウイン
ドウを開放させる。同期分離器４は比較的簡単な
構成のものでよい。なぜなら、この同期分離器４
は、比較的大まかに書込ウインドウの位置を設定
して初期ロツク確立を助けるだけに用いられるも
のだからである。一旦、ロツク状態に入れば、書
込ウインドウ位置はμP１６によつて高精度に制
御される。なお、プログラマブル発振器８は発振
手段となり、AD変換器６はアナログデジタル手
換手段となり、同期分離器４、アドレス制御回路
（アドレス制御手段：１２）、RAM（メモリ手
段：１４）及びμP１６は、処理手段となる。ま
た、同期分離器４及びμP１６は、検出手段とし
ても働く。 同期分離器４で検出された同期パルスから書込
ウインドウ開放までの遅延時間は水平ライン期間
よりわずかに短いので、書込ウインドウは次の同
期パルスの前に開く。このウインドウはバースト
の後まで閉じないようにウインドウ期間が選定さ
れる。同期パルスは、バーストの開始より副搬送
波の19サイクル分だけ前の時点に発生し、バース
ト自体は９サイクル続くことから、ウインドウは
少なくとも副搬送波の約30サイクルの期間開いて
いる必要がある。 書込ウインドウの期間内に、発振器８からのク
ロツクパルスによつて決まるサンプリング時点の
（クランプされた）ビデオ信号振幅を表わす６ビ
ツトデジタルワードがメモリ１４に書込まれる。
ウインドが閉じると、μP１６は、RAM１４にア
クセスし、その内容を用いて演算することができ
る。 μP１６は、主に３つの処理を行なう。その３
つは、書込ウインドウの位置調整と、プログラマ
ブル発振器８に入力される制御ワードの調整と、
識別すべきカラーフレームを構成する４フイール
ドカラーシーケンスの開始をイネーブルするため
のSC−Ｈ位相の測定である。 書込ウインドウの望ましい位置は、同期点（水
平同期パルスの前縁の50％点）の位置によつて変
わり、同期パルス先端部の期間内に取込まれたサ
ンプル及びバースト期間内に取込まれたサンプル
の平均をとることによつて決定される。バースト
は正弦波であり、バースト期間の信号の平均レベ
ルはブランキングレベルに等しい。バーストの数
サイクルにわたつてバーストのサンプリングし、
これらのサンプルを平均化することによりブラン
キングレベルを正確に測定することができる。即
ち、同期パルスの前縁はバースト開始より副搬送
波の19サイクル前に発生することが判つているか
ら、周波数パルスより例えば副搬送波20サイクル
後から24サイクル後までの期間内のサンプルの平
均値をμP１６で計算することができる。この計
算値はブランキングレベルを表わす。同様に、同
期パルスは同期点から約250nS後に同期パルス先
端部レベルに達し、約4.25μSの間維持されること
が判つているので、μP１６で同期パルス先端部
期間内のサンプル値の平均をとり、同期パルスの
先端レベルを表わす数値を発生することができ
る。ブランキングレベル及び先端レベルを表わす
２つの値の平均値が同期点のレベルを表わすこと
になる。μP１６は、同期パルスの前縁上のサン
プルを検査し（入力ビデオ信号は帯域幅制限され
ているので、同期パルスの前縁のスルーレート
は、同期点の上下両方の前縁部分上に少なくとも
１個のサンプルがとれる程度に小さい）どのサン
プルが同期レベルの真上のサンプル及び真下のサ
ンプルであるかを決定する。次にμP１６は、こ
の２つのサンプル間を直線補間して、ブランキン
グレベルと同期パルス先端レベルとの平均値に等
しい同期パルス前縁上のレベルにある時点を決定
する。この時点が同期時点とみなされる。 同期時点から、同期分離器４がアドレス制御回
路１２への信号を出力する時点までには未知の遅
延があり、この時間はバーストの半周期を超える
かもしれない。ロツク状態獲得中、μP１６は、
自身が算出した同期時点に関する情報を用いて同
期パルスに関連する書込ウインドウ位置を制御
し、同期分離器４によつて得られる同期時点の誤
差を補正する。また、ロツク確立後、μP１６は、
同期点のドリフトを補償するために書込ウインド
ウの位置を制御する。即ち、ウインドウ開放後、
同期パルスの発生が早すぎると、次の水平ライン
ではウインドウが幾分早く開き、同様にウインド
ウ開放後の同期パルスの発生が遅すぎる次のウイ
ンドウは遅く開く。実際、バーストの第１ゼロク
ロス点より搬送波の整数サイクル分前にウインド
ウが開くようにμP１６がウインドウを移動させ、
且つ同期時点に関して得られた情報に基づいて、
ウインドウは同期パルスより搬送波１サイクル分
（即ち、４クロツクサイクル）以上前に開かない
ようになされる。このように、ウインドウは同期
パルスとバーストの両方に対して位置決めされ
る。その際、バーストにより微調整が行なわれ、
同期パルスにより粗調整が行なわれるが、粗調整
は、SC−Ｈ位相角が許容範囲にあるかどうかに
基づいてバーストにより無視される。 μP１６はバースト期間内にとられたサンプル
を用いてバーストに対するクロツクの位相を算出
する。正弦波形の１サイクルにわたり４個のサン
プルがとられ、これらのサンプル値がＡ，Ｂ，
Ｃ，Ｄ（第２図参照）で表わされるとすれば、 tanφ＝（Ａ−Ｃ）／（Ｂ−Ｄ） である。ここで、φは正弦波の開始点と最初のサ
ンプルとの間の位相角である。したがつて、 φ＝tan-1（（Ａ−Ｃ）／（Ｂ−Ｄ）） であり、このアークタンジエント計算を行なうこ
とによりバーストに対するクロツクの位相が決定
される。 従来のアナログゲンロツク装置では、PLLに
よりクロツク信号の位相はバーストに対して直角
関係になされる。即ち、φは90゜に設定される。
しかし、φは90゜以外の所定値φ0を有することが
望まれるかもしれない。μP１６はφ0とφの差に
対応する制御ワードを発生する。所望位相角に対
する相対位相角の値に対応するこのデジタル制御
ワードは、μP１６からAD変換器１８に入力され
る。AD変換器１８の出力はVCO９の制御入力端
１０に入力される。クロツクがバーストと所望位
相関係になければ、VCOの周波数が所望位相関
係になるよう調整されて、VCO出力がバースト
にロツクされる。 同期時点に関して決定された情報は、また、
μP１６を用いてフレームリセツトパルス（FRP）
を発生する。 NTSC方式において、カラーフレームは４つの
フイールドシーケンスであることは周知である。
フイールド１は、垂直同期情報に基づいてフイー
ルド２と区別することができるが、フイールド１
とフイールド３を区別するにはSC−Ｈ位相を考
える必要がある。テスト信号発生器では、テスト
信号カラーフレーミングを基準信号カラーフレー
ミングと整合させるため、４フイールドシーケン
スの開始時点を知ることが必要とされる。 EIA規格RS−170Aによれば、フイールド１の
特徴は、ライン１０上の外挿されたバーストの正
方向ゼロクロス点が水平同期パルスの50％点に一
致することである。したがつて、どのフイールド
がフイールド１であるかを決めるには、同期時点
と、これに最も近い外挿バーストの正方向ゼロク
ロス点との間の間隔を知る必要がある。同期時点
は、上述したように夫々同期時点の前後に発生し
た２つのサンプルを補間することにより正確に知
ることができ、且つバーストの正方向ゼロクロス
が生じる時点は、クロツクとバーストの間の位相
差φ0から容易に推定することができる。よつて、
SC−Ｈ位相を計算することができ、奇数フイー
ルドのいずれがフイールド１かを決定することが
可能になる。フイールド１の決定後、μP１６は、
同期パルスに同期したカラーフレームリセツトパ
ルスをアドレス制御回路１２から発生させる。 アークタンジエント計算を行なう際に、通常、
アークタンジエントを定める数列の和を計算す
る。しかし、この計算は著しく時間を要する。こ
のデジタルゲンロツク装置では、数列を加算して
得られるほどの計算精度は必要ない。正接波形は
0゜から45゜まで略直線で且つ45゜から90゜までも略直
線なので、これに基づいて近似化を行なう。この
近似化により、（Ａ−Ｃ）の絶対値が（Ｂ−Ｄ）
の絶対値より大であれば、φ（サンプルＡの位相
角）の値は次の表１から得られる。
【表】
また、（Ａ−Ｃ）の絶対値が（Ｂ−Ｄ）の絶対
値より小であればφは下表２から得られる。
値より小であればφは下表２から得られる。
本発明によれば、アナログ入力信号を繰り返し
信号によりサンプルして、デジタルワード列に変
換する。そして、このアナログ入力信号の第１信
号要素と第２信号要素とは時間的に関連してお
り、また、この第２信号要素は検出が容易なの
で、この第２信号要素を時間基準として、メモリ
に蓄積された第１信号要素を選択し、そのデジタ
ルワード列をデジタル的に分析して、発振手段用
のデジタル制御信号を発生する。よつて、発生す
る繰り返し信号を第１信号要素に対して所定の周
波数及び位相関係にすることがデジタル的に確実
に行える。 また、デジタル的な位相ロツクループなので、
時間及び温度による出力ドリフトがなくなり、校
正も不要になる。また、発生する繰り返し信号の
第１信号要素に対する周波数及び位相関係も容易
に変更できる。
信号によりサンプルして、デジタルワード列に変
換する。そして、このアナログ入力信号の第１信
号要素と第２信号要素とは時間的に関連してお
り、また、この第２信号要素は検出が容易なの
で、この第２信号要素を時間基準として、メモリ
に蓄積された第１信号要素を選択し、そのデジタ
ルワード列をデジタル的に分析して、発振手段用
のデジタル制御信号を発生する。よつて、発生す
る繰り返し信号を第１信号要素に対して所定の周
波数及び位相関係にすることがデジタル的に確実
に行える。 また、デジタル的な位相ロツクループなので、
時間及び温度による出力ドリフトがなくなり、校
正も不要になる。また、発生する繰り返し信号の
第１信号要素に対する周波数及び位相関係も容易
に変更できる。
第１図は本発明の一実施例のブロツク図、第２
図は正弦波の１サイクルを示す波形図である。 図中、６はアナログデジタル変換手段、８は発
振手段、４，１２，１４及び１６は制御手段を示
す。
図は正弦波の１サイクルを示す波形図である。 図中、６はアナログデジタル変換手段、８は発
振手段、４，１２，１４及び１６は制御手段を示
す。
Claims (1)
- 【特許請求の範囲】 １ 第１周波数で反復的に発生し該第１周波数よ
りも高い第２周波数の第１信号要素を有する入力
アナログ信号を受け、位相及び周波数が上記第１
信号要素に対して所定関係の繰り返し信号を発生
する位相ロツクループにおいて、 発振周波数がデジタル制御信号で制御され、上
記繰り返し信号を発生する発振手段と、 上記繰り返し信号に従つて上記入力アナログ信
号をサンプリングし、このサンプリングした上記
入力アナログ信号の振幅を表すデジタルワード列
を出力するアナログデジタル変換手段と、 上記第１周波数で繰り返し上記第１信号要素と
所定の時間関係にある上記入力アナログ信号の第
２信号要素を検出する検出手段、上記デジタルワ
ード列を蓄積するメモリ手段、上記検出手段が検
出した上記第２信号要素の発生時点に応じて上記
メモリ手段のアドレスを制御するアドレス制御手
段を有し、上記メモリ手段に蓄積された上記第１
信号要素の上記デジタルワード列をデジタル的に
分析して上記デジタル制御信号を発生する制御手
段とを具え、 上記発振手段は、位相及び周波数が上記第１信
号要素に対して所定関係にある上記繰り返し信号
を発生することを特徴とするデジタル位相ロツク
ループ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72294285A | 1985-04-12 | 1985-04-12 | |
| US722942 | 1985-04-12 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317627A Division JPH03224390A (ja) | 1985-04-12 | 1990-11-21 | Ｓｃ―ｈ位相測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61274423A JPS61274423A (ja) | 1986-12-04 |
| JPH0347014B2 true JPH0347014B2 (ja) | 1991-07-18 |
Family
ID=24904088
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083964A Granted JPS61274423A (ja) | 1985-04-12 | 1986-04-11 | デジタル位相ロツクル−プ |
| JP2317627A Granted JPH03224390A (ja) | 1985-04-12 | 1990-11-21 | Ｓｃ―ｈ位相測定方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317627A Granted JPH03224390A (ja) | 1985-04-12 | 1990-11-21 | Ｓｃ―ｈ位相測定方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4751565A (ja) |
| EP (2) | EP0392569A3 (ja) |
| JP (2) | JPS61274423A (ja) |
| AU (1) | AU565477B2 (ja) |
| CA (1) | CA1277724C (ja) |
| DE (1) | DE3686439T2 (ja) |
| DK (1) | DK165386A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947241A (en) * | 1986-04-25 | 1990-08-07 | North American Philips Corporation | Training signal for maintaining the correct phase and gain relationship between signals in a two-signal high definition television system |
| US4719505A (en) * | 1986-09-19 | 1988-01-12 | M/A-Com Government Systems, Inc. | Color burst regeneration |
| JPH0630443B2 (ja) * | 1987-01-16 | 1994-04-20 | ヤマハ株式会社 | デジタル・フエイズ・ロツクド・ル−プ用入力回路 |
| DE3852954T2 (de) * | 1987-11-18 | 1995-05-24 | Magellan Corp Australia | Integrierbare phasenregelschleife. |
| US5107227A (en) * | 1988-02-08 | 1992-04-21 | Magellan Corporation (Australia) Pty. Ltd. | Integratable phase-locked loop |
| JP2656288B2 (ja) * | 1988-02-29 | 1997-09-24 | 株式会社東芝 | 位相検波回路 |
| JP2896901B2 (ja) * | 1989-05-26 | 1999-05-31 | アールシーエー トムソン ライセンシング コーポレーション | 位相固定された副搬送波再生回路 |
| JPH0834589B2 (ja) * | 1990-03-30 | 1996-03-29 | 三菱電機株式会社 | サンプリングクロック発生回路 |
| DE4108415A1 (de) * | 1991-03-15 | 1992-09-17 | Thomson Brandt Gmbh | Schaltung zum erzeugen eines farbtraegers aus dem farbsynchronsignal |
| EP0472332B1 (en) * | 1990-08-09 | 1995-11-08 | Victor Company Of Japan, Limited | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal |
| US5227881A (en) * | 1991-11-04 | 1993-07-13 | Eastman Kodak Company | Electronic adjustment of video system parameters |
| US5442492A (en) * | 1993-06-29 | 1995-08-15 | International Business Machines Corporation | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection |
| JP3523890B2 (ja) * | 1993-07-01 | 2004-04-26 | ソニー株式会社 | クロマ信号復調回路 |
| JP3622270B2 (ja) * | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
| US6507370B1 (en) | 2000-03-20 | 2003-01-14 | International Business Machines Corporation | Highly adjustable video composite sync separator and variable gain pixel clock frequency locking apparatus and method |
| US6728651B1 (en) * | 2002-03-13 | 2004-04-27 | Ltx Corporation | Methods and apparatuses for digitally tuning a phased-lock loop circuit |
| JP4448966B2 (ja) * | 2004-11-26 | 2010-04-14 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | テレビジョン基準信号生成装置 |
| EP1677421A1 (en) * | 2004-12-30 | 2006-07-05 | Lucent Technologies Inc. | Selectively pretuning and updating a phase lock loop |
| US8102470B2 (en) * | 2008-02-22 | 2012-01-24 | Cisco Technology, Inc. | Video synchronization system |
| CN103453994B (zh) * | 2012-05-29 | 2016-03-09 | 技嘉科技股份有限公司 | 色差测试治具、色差测试接口装置与色差测试方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6171722A (ja) * | 1984-09-03 | 1986-04-12 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 同期回路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2921969C2 (de) * | 1979-05-30 | 1982-03-25 | Institut für Rundfunktechnik GmbH, 8000 München | Verfahren und Schaltungsanordnung zum Messen der Phasenlage eines Farbträgerphaseninformationssignals eines PAL-codierten Farbfernsehsignals |
| US4291332A (en) * | 1980-04-10 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase-locked circuit |
| JPS56144692A (en) * | 1980-04-11 | 1981-11-11 | Sony Corp | Color frame signal generator |
| JPS5713880A (en) * | 1980-06-26 | 1982-01-23 | Sony Corp | Line id detecting circuit |
| JPS5715586A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Code modulator for video signal |
| US4388637A (en) * | 1981-06-08 | 1983-06-14 | Lenco, Inc. | Video signal monitoring device and method |
| FR2510330B1 (fr) * | 1981-07-24 | 1987-01-02 | Thomson Csf | Procede et dispositif pour l'echantillonnage d'un signal sinusoidal de frequence determinee par un signal de frequence multiple de cette frequence determinee |
| DE3136522A1 (de) * | 1981-09-15 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur digitalen regelung der phase des systemtaktes eines digitalen signalverarbeitungssystems |
| US4470064A (en) * | 1982-03-31 | 1984-09-04 | The Grass Valley Group, Inc. | Horizontal sync to subcarrier phase measurement method and apparatus |
| US4491862A (en) * | 1982-06-15 | 1985-01-01 | Itt Industries, Inc. | Color-television receiver with at least one digital integrated circuit for processing the composite color signal |
| JPS58220586A (ja) * | 1982-06-17 | 1983-12-22 | Sony Corp | Ａ／ｄ変換回路 |
| DE3239933A1 (de) * | 1982-10-28 | 1984-05-03 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum bestimmen der phasenabweichung eines wechselstromsignals |
| JPS59122297A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 位相調整装置 |
| US4556900A (en) * | 1983-05-25 | 1985-12-03 | Rca Corporation | Scaling device as for quantized B-Y signal |
| US4544944A (en) * | 1983-06-07 | 1985-10-01 | Rca Corporation | Auto-tint circuit for a TV receiver |
| US4558348A (en) * | 1983-12-30 | 1985-12-10 | Rca Corporation | Digital video signal processing system using asynchronous a-to-d encoding |
-
1986
- 1986-04-07 EP EP19900110361 patent/EP0392569A3/en not_active Withdrawn
- 1986-04-07 EP EP86302562A patent/EP0202015B1/en not_active Expired - Lifetime
- 1986-04-07 DE DE8686302562T patent/DE3686439T2/de not_active Expired - Fee Related
- 1986-04-11 JP JP61083964A patent/JPS61274423A/ja active Granted
- 1986-04-11 CA CA000506512A patent/CA1277724C/en not_active Expired - Fee Related
- 1986-04-11 DK DK165386A patent/DK165386A/da not_active IP Right Cessation
- 1986-04-11 AU AU56024/86A patent/AU565477B2/en not_active Ceased
- 1986-10-06 US US06/915,858 patent/US4751565A/en not_active Expired - Lifetime
-
1990
- 1990-11-21 JP JP2317627A patent/JPH03224390A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6171722A (ja) * | 1984-09-03 | 1986-04-12 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DK165386A (da) | 1986-10-13 |
| EP0392569A2 (en) | 1990-10-17 |
| EP0202015A3 (en) | 1989-02-01 |
| JPS61274423A (ja) | 1986-12-04 |
| DK165386D0 (da) | 1986-04-11 |
| JPH0435955B2 (ja) | 1992-06-12 |
| JPH03224390A (ja) | 1991-10-03 |
| EP0202015B1 (en) | 1992-08-19 |
| EP0392569A3 (en) | 1990-11-28 |
| AU5602486A (en) | 1986-12-11 |
| AU565477B2 (en) | 1987-09-17 |
| US4751565A (en) | 1988-06-14 |
| DE3686439T2 (de) | 1993-03-04 |
| CA1277724C (en) | 1990-12-11 |
| DE3686439D1 (de) | 1992-09-24 |
| EP0202015A2 (en) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347014B2 (ja) | ||
| US4675724A (en) | Video signal phase and frequency correction using a digital off-tape clock generator | |
| EP0152922B1 (en) | Method and system for processing digital video signal incorporating phase-correction feature | |
| JPS61157095A (ja) | 位相同期回路 | |
| JPH0486082A (ja) | 時間軸補正装置 | |
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| US5253042A (en) | Burst phase detection circuit | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JPH0341891A (ja) | デイジタル形位相同期回路 | |
| EP0842579A1 (en) | Method and apparatus for digitizing video signals especially for flat panel lcd displays | |
| JPS6194415A (ja) | 映像信号のデイジタル化装置 | |
| KR950004543Y1 (ko) | 엘디피의 위상오차 검출 시스템 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPH06327022A (ja) | クロックパルス発生装置 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JPS62102683A (ja) | 位相検出回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH0746873B2 (ja) | Ａ／ｄ変換用のサンプリングクロツク発生回路 | |
| JPS63144678A (ja) | 位相同期発振回路 | |
| JPH0787460A (ja) | 時間軸補正回路 | |
| JPH06164380A (ja) | 位相同期検出回路 | |
| JPH0984039A (ja) | 標本化クロック生成装置 | |
| JPH0157871B2 (ja) | ||
| JPH03198592A (ja) | 時間軸補正回路 |