JPS59122297A - 位相調整装置 - Google Patents
位相調整装置Info
- Publication number
- JPS59122297A JPS59122297A JP23352582A JP23352582A JPS59122297A JP S59122297 A JPS59122297 A JP S59122297A JP 23352582 A JP23352582 A JP 23352582A JP 23352582 A JP23352582 A JP 23352582A JP S59122297 A JPS59122297 A JP S59122297A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- phase difference
- burst
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/643—Hue control means, e.g. flesh tone control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えばカラー位相の異なる複数の映像信号の
位相をディジタル的に一致させる位相調整装置に関する
。
位相をディジタル的に一致させる位相調整装置に関する
。
周知のように、複数の複合映像信号を切換えたシ、混合
、キーイングしたシする所謂混合増幅器においては、処
理される映像信号の周期およびカラー位相が一致してい
ることが要求される。したがって、混合増幅器をシステ
ム設計する場合、入力映像信号は同期系とし、まだ、カ
ラー位相を正しく合わせるため、各基のうち最長の配線
を有する系のものに他の系を合わせる等の考慮がなされ
ている。よって、同期に関しては上記の方式で満足でき
るが、カラー位相に関しては配線の長さが数譚変化した
だけでも色が変化してしまうため、機器の状態を含め、
初期の状態を恒常的に保つことがむずかしい。
、キーイングしたシする所謂混合増幅器においては、処
理される映像信号の周期およびカラー位相が一致してい
ることが要求される。したがって、混合増幅器をシステ
ム設計する場合、入力映像信号は同期系とし、まだ、カ
ラー位相を正しく合わせるため、各基のうち最長の配線
を有する系のものに他の系を合わせる等の考慮がなされ
ている。よって、同期に関しては上記の方式で満足でき
るが、カラー位相に関しては配線の長さが数譚変化した
だけでも色が変化してしまうため、機器の状態を含め、
初期の状態を恒常的に保つことがむずかしい。
そこで、一般には映像信号をアナログ的且つ、自動的に
遅延させ、位相を基準の信号に合わせるＡＶＤＬと称す
る回路が使用されている。即ち、従来では第１図に示す
如く切換器（クロスポイント）１１１，１１２〜Ｉｌｎ
の前段にＡＶＤＬｌ ２ ｌ□ Ｉ ２ ｉが設けられ
ｑ、入力映像信号はこのＡＶＤＬ １２、〜１２ｉによ
って位相が一致された後、混合／効果増幅器（Ｍ／Ｅ
） １３１〜１３ｅに供給されるようになされている。
遅延させ、位相を基準の信号に合わせるＡＶＤＬと称す
る回路が使用されている。即ち、従来では第１図に示す
如く切換器（クロスポイント）１１１，１１２〜Ｉｌｎ
の前段にＡＶＤＬｌ ２ ｌ□ Ｉ ２ ｉが設けられ
ｑ、入力映像信号はこのＡＶＤＬ １２、〜１２ｉによ
って位相が一致された後、混合／効果増幅器（Ｍ／Ｅ
） １３１〜１３ｅに供給されるようになされている。
また、第２図は第１図とは異なる従来の構成を示すもの
であυ、切換器１１．．１１２〜１１ｎの後段にＡｖＤ
Ｌ１２１〜１２１が設けられたものである。尚、第２図
において、第１図と同一部分には同一符号を付す。
であυ、切換器１１．．１１２〜１１ｎの後段にＡｖＤ
Ｌ１２１〜１２１が設けられたものである。尚、第２図
において、第１図と同一部分には同一符号を付す。
ところで、混合、キーイング等の一連の処理をディジタ
ル方式で行う場合を考える。第３図（Ｉ） （ＩＩ）
（ｌ［Ｄはそれぞれ僅かにカラー位相のずれだ３つの映
像信号を示すものであシ、これらの映像信号をディジタ
ル処理する場合、例えば矢印で示すザングリング点にお
ける一値はそれぞれａｌ。
ル方式で行う場合を考える。第３図（Ｉ） （ＩＩ）
（ｌ［Ｄはそれぞれ僅かにカラー位相のずれだ３つの映
像信号を示すものであシ、これらの映像信号をディジタ
ル処理する場合、例えば矢印で示すザングリング点にお
ける一値はそれぞれａｌ。
ｂｌ ＋ Ｃ１”’％ Ｃ２１ｂ２１ Ｃ２°”％ Ｃ
３１ｂ３ 、Ｃ３・・・と表わされる。これら第３図（
ＩＩ） Ｑｌｌ）に示す信号を同図（１）に示す信号の
位相に合わせるだめには、データ”２ ＋ ｂ２ ＋
０２ ”’、Ｃ３゜ｂ−３’＋ Ｃ３”’を８１ ＋
ｂｌ ＋ ＣＩ ”’となるよう変換しなければなら
ない。この変換はアナログ信号のように単純に遅延させ
て位相を合わせることでは不可能である。しだがって、
このようなディジタル方式の場合は第４図に示す如く、
先ずＡＶＤＬ １２１−１２ ｉによって位相を合わせ
た後、Ａ／／Ｄ変換器４１□〜４１ｉでディジタル信号
に変換する構成となる。尚、第４図中第１図、第２図と
同一部分には同一符号を付す。
３１ｂ３ 、Ｃ３・・・と表わされる。これら第３図（
ＩＩ） Ｑｌｌ）に示す信号を同図（１）に示す信号の
位相に合わせるだめには、データ”２ ＋ ｂ２ ＋
０２ ”’、Ｃ３゜ｂ−３’＋ Ｃ３”’を８１ ＋
ｂｌ ＋ ＣＩ ”’となるよう変換しなければなら
ない。この変換はアナログ信号のように単純に遅延させ
て位相を合わせることでは不可能である。しだがって、
このようなディジタル方式の場合は第４図に示す如く、
先ずＡＶＤＬ １２１−１２ ｉによって位相を合わせ
た後、Ａ／／Ｄ変換器４１□〜４１ｉでディジタル信号
に変換する構成となる。尚、第４図中第１図、第２図と
同一部分には同一符号を付す。
しかしながら、上記のようにＡ／Ｄ変換の前段でアナロ
グの入力映像信号を遅延して位相補正を行うと、この信
号の特性が劣化するため、信号劣化の少ないディジタル
信号処理を行う利点が損われてしまう問題を有していた
。
グの入力映像信号を遅延して位相補正を行うと、この信
号の特性が劣化するため、信号劣化の少ないディジタル
信号処理を行う利点が損われてしまう問題を有していた
。
この発明は上記事情に基づいてなされたもので、その目
的とするところはアナログ入力信号の特性を劣化するこ
となく、ディジタル的に容易に位相補正を行うことが可
能であシ、温度あるいは経時変化に対して安定な位相調
整装置を提供しようとするものである。
的とするところはアナログ入力信号の特性を劣化するこ
となく、ディジタル的に容易に位相補正を行うことが可
能であシ、温度あるいは経時変化に対して安定な位相調
整装置を提供しようとするものである。
この発明は例えば入力アナログ映像信号をすｙ ７’
Ｉ）ング／ぐルス信号によってディジタル信号に変換し
た後、とのディジタル映像信号中よりバースト信号を抽
出し、このバースト信号と前記サンプリングパルス信号
にょ多ディジタル化された基準信号としての色副搬送波
（サブキャリア）の位相差を検出し、この位相差に応じ
て前記ディジタル化された映像信号とサブキャリアの位
相差管９０’以内とし、この状態における位相差に応じ
て前記サンプリングパルス信号の位相を可変することに
より入力映像信号とサブキャリアとの位相を一致させる
ものである。
Ｉ）ング／ぐルス信号によってディジタル信号に変換し
た後、とのディジタル映像信号中よりバースト信号を抽
出し、このバースト信号と前記サンプリングパルス信号
にょ多ディジタル化された基準信号としての色副搬送波
（サブキャリア）の位相差を検出し、この位相差に応じ
て前記ディジタル化された映像信号とサブキャリアの位
相差管９０’以内とし、この状態における位相差に応じ
て前記サンプリングパルス信号の位相を可変することに
より入力映像信号とサブキャリアとの位相を一致させる
ものである。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第５図において、Ｐｉは入力アナログ映像信号であシ、
この信号はＡ／Ｔ）変換器５１に供給される。このＡ／
Ｄ変換器５１には後述する可変位相器５８を介してサブ
キャリ、アＳｃの４倍の周波数を有するサンプリング・
ぐルス信号Ｓ、が供給されておシ、このサンプリングパ
ルス信号Ｓ、に応じて前記入力アナログ映像信号Ｐｉが
ディジタル信号に変換される。このＡ／Ｄ変換器５１の
出力信号はディジタル遅延回路５２を介して図示せぬ切
換器等に供給されるとともに、ダート回路５３に供給さ
れる。
この信号はＡ／Ｔ）変換器５１に供給される。このＡ／
Ｄ変換器５１には後述する可変位相器５８を介してサブ
キャリ、アＳｃの４倍の周波数を有するサンプリング・
ぐルス信号Ｓ、が供給されておシ、このサンプリングパ
ルス信号Ｓ、に応じて前記入力アナログ映像信号Ｐｉが
ディジタル信号に変換される。このＡ／Ｄ変換器５１の
出力信号はディジタル遅延回路５２を介して図示せぬ切
換器等に供給されるとともに、ダート回路５３に供給さ
れる。
一方、前記入力アナログ映像信号はダート信号発生部５
４に供給される。このケ゛−ト信号発生部５４は映像信
号中のバースト部分に対応し、バースト部分をゲートす
ることができるバーストフラグ信号Ｂｆが生成される。
４に供給される。このケ゛−ト信号発生部５４は映像信
号中のバースト部分に対応し、バースト部分をゲートす
ることができるバーストフラグ信号Ｂｆが生成される。
このバーストフラグ信号Ｂｆは前記ダート回路５３に供
給され、前記ディジタル化された映像信号中よりバース
ト信号のみが抽出される。この抽出されたバースト信号
はメモリ゛５５に記憶される。
給され、前記ディジタル化された映像信号中よりバース
ト信号のみが抽出される。この抽出されたバースト信号
はメモリ゛５５に記憶される。
まだ、基準となるサブキャリアＳ。はサンプリング回路
５６に供給され、先ずスライスされて２値化され、前記
サンプリング・ぐルス侶号Ｓｐによってリサンプリング
される。この信号は第３図（Ｉ）に示す値を取ることに
なる。このリサンプリングされた信号は前記バーストフ
ラグ信号Ｂｆによってゲートされ、前記メモリ５５より
出力されるバースト信号とともに位相差検出回路５７に
供給される。この位相差検出回路５７はこれら入力され
た信号の位相差を検出するものである。即ち、前記サブ
キャリアはサンプリング・ぐルスの４倍の周波数でサン
プリングされているため、位相差が０≦θ≦９０°、９
０°〈θ≦１８０°、１８０°〈θ≦２７０．２７０ぐ
θ≦３６０°のうち、どの範囲内にあるかが検出される
。これは基準となるサブキャリアＳｃとバースト信号の
各サンプリング点の値を比較することにより検出するこ
とができる。この位相差検出回路５７において検出され
た位相差信号は前記遅延回路５２に供給される。この遅
延回路５２はメモリあるいはシフトレジスタによって構
成されておυ、最大４サンプリング・ぐルス分前記Ａ／
Ｄ変換器５１の出力信号を遅延可能となされている。し
かして、この遅延回路５２では前記位相差信号に応じて
Ａ／Ｄ変換器５１の出力信号が遅延され、前記位相差検
出回路５７において検出される位相差が９００以内とさ
れる。
５６に供給され、先ずスライスされて２値化され、前記
サンプリング・ぐルス侶号Ｓｐによってリサンプリング
される。この信号は第３図（Ｉ）に示す値を取ることに
なる。このリサンプリングされた信号は前記バーストフ
ラグ信号Ｂｆによってゲートされ、前記メモリ５５より
出力されるバースト信号とともに位相差検出回路５７に
供給される。この位相差検出回路５７はこれら入力され
た信号の位相差を検出するものである。即ち、前記サブ
キャリアはサンプリング・ぐルスの４倍の周波数でサン
プリングされているため、位相差が０≦θ≦９０°、９
０°〈θ≦１８０°、１８０°〈θ≦２７０．２７０ぐ
θ≦３６０°のうち、どの範囲内にあるかが検出される
。これは基準となるサブキャリアＳｃとバースト信号の
各サンプリング点の値を比較することにより検出するこ
とができる。この位相差検出回路５７において検出され
た位相差信号は前記遅延回路５２に供給される。この遅
延回路５２はメモリあるいはシフトレジスタによって構
成されておυ、最大４サンプリング・ぐルス分前記Ａ／
Ｄ変換器５１の出力信号を遅延可能となされている。し
かして、この遅延回路５２では前記位相差信号に応じて
Ａ／Ｄ変換器５１の出力信号が遅延され、前記位相差検
出回路５７において検出される位相差が９００以内とさ
れる。
このようにしてバースト信号とサブキャリアの位相差が
９０°以内とされれば、９０°以内の位相差はサンプリ
ングパルス信号の位相を変えることによって位相差を除
去することができる。
９０°以内とされれば、９０°以内の位相差はサンプリ
ングパルス信号の位相を変えることによって位相差を除
去することができる。
即ち、第６図（Ｉ）に示す基準信号Ｂに対して同図（ｎ
）に示す信号Ｃの位相差が９０°以内である場合、サン
プリング・ぐルスの位相を第６図（’Ｉ）に示す矢印の
位置から同図（１１）に示す矢印の位置に位相を変える
ことにより、同図（至）に示す如く信号Ｃのサンプリン
グ位置と基準信号Ｂのサンプリング位置とを位相的に一
致させることができる。つ筐シ、前記位相差検出回路５
７より出力される位相差信号は前述した可変位相器５８
に供給される。この可変位相器５８では位相差信号に応
じてサンプリングパルス信号Ｓｐの位相が変化される。
）に示す信号Ｃの位相差が９０°以内である場合、サン
プリング・ぐルスの位相を第６図（’Ｉ）に示す矢印の
位置から同図（１１）に示す矢印の位置に位相を変える
ことにより、同図（至）に示す如く信号Ｃのサンプリン
グ位置と基準信号Ｂのサンプリング位置とを位相的に一
致させることができる。つ筐シ、前記位相差検出回路５
７より出力される位相差信号は前述した可変位相器５８
に供給される。この可変位相器５８では位相差信号に応
じてサンプリングパルス信号Ｓｐの位相が変化される。
この可変位相器５８の制御は次のように行われる。
即ち、前記位相差θはサンプリングパルス信号Ｓｐがサ
ブキャリアＳｃの４倍に設定されているため、第７図に
示すサンプリング点ａ、ｂの値は容易に求めることがで
きる。つまυ、ａ ＝に地θ ｂ−＝Ｋｓｉｎ（９０°十θ）＝Ｋｃｏｓθしかるに、 ａ／ｂ−拗θ となる。θの最小単位を１°とすれば、１°〜３６０゜
に対するａ／ｂ （１°以内の値は切捨てる）の値を求
めることができる。このａ／ｂをもとに可変位相器５８
が制御される。可変位相器５８としては例えば電圧可変
形の遅延線が用いられる。第８図は可変位相器５８の一
例を示すものであシ、８１はＤ／Ａ変換器である。この
Ｄ／Ａ変換器８１には前記位相差検出回路５７より出力
される位相差信号、即ちθ＝１°〜９０°に対応するａ
／ｂの値が７ビツトデータとして供給される。Ｄ／Ａ変
換器８１ではこのデータがアナログ信号に変換され、こ
の信号は電圧可変遅延線８２に供給される。この電圧可
変遅延線８２は約７ Ｑ ｎｓを９０等分した約０−７
７ｎｓを一単位として変化するように構成されており、
この遅延線８２によってサンプリングパルス信号が前記
データに応じて遅相される。しかして、前記入力映像信
号ＰｉはＡ、４）変換器５Ｉにおいて遅相されたサンプ
リングパルス信号によシデーイジタル信号に変換される
ため、とのディジタル信号と基準となるサブキャリアＳ
。との位相を一致することができる。
ブキャリアＳｃの４倍に設定されているため、第７図に
示すサンプリング点ａ、ｂの値は容易に求めることがで
きる。つまυ、ａ ＝に地θ ｂ−＝Ｋｓｉｎ（９０°十θ）＝Ｋｃｏｓθしかるに、 ａ／ｂ−拗θ となる。θの最小単位を１°とすれば、１°〜３６０゜
に対するａ／ｂ （１°以内の値は切捨てる）の値を求
めることができる。このａ／ｂをもとに可変位相器５８
が制御される。可変位相器５８としては例えば電圧可変
形の遅延線が用いられる。第８図は可変位相器５８の一
例を示すものであシ、８１はＤ／Ａ変換器である。この
Ｄ／Ａ変換器８１には前記位相差検出回路５７より出力
される位相差信号、即ちθ＝１°〜９０°に対応するａ
／ｂの値が７ビツトデータとして供給される。Ｄ／Ａ変
換器８１ではこのデータがアナログ信号に変換され、こ
の信号は電圧可変遅延線８２に供給される。この電圧可
変遅延線８２は約７ Ｑ ｎｓを９０等分した約０−７
７ｎｓを一単位として変化するように構成されており、
この遅延線８２によってサンプリングパルス信号が前記
データに応じて遅相される。しかして、前記入力映像信
号ＰｉはＡ、４）変換器５Ｉにおいて遅相されたサンプ
リングパルス信号によシデーイジタル信号に変換される
ため、とのディジタル信号と基準となるサブキャリアＳ
。との位相を一致することができる。
尚、上記実施例では可変位相器５８として電圧可変遅延
線８２を用いたが、これに限らず、０．７７ｎｇを一単
位とする複数の遅延線あるいは遅延素子を位相差信号に
応じて切換える構成としてもよい。
線８２を用いたが、これに限らず、０．７７ｎｇを一単
位とする複数の遅延線あるいは遅延素子を位相差信号に
応じて切換える構成としてもよい。
また、入力信号は映像信号に限定されるものではなく、
その他の信号としてもよい。この場合基準信号およびバ
ースト信号は適宜設定すればよい。
その他の信号としてもよい。この場合基準信号およびバ
ースト信号は適宜設定すればよい。
その他、この発明の要旨を変えない範囲で植種変形実施
可能なことは勿論である。
可能なことは勿論である。
以上、詳述したようにこの発明によれば、アナログ入力
信号をディジタル信号に変換する際、そのサンプリング
パルス信号の位相を入力信号と基準信号の位相差に応じ
て変化させることにより、入力信号と基準信号の位相を
一致させている。しだがって、アナログ入力信号を遅延
させるようなことが無いため、アナログ入力信号の゛特
性を劣化することなく、ディジタル的に容易に位相補正
することが可能であり、温度あるいは経時変化に対して
安定な位相調整装置を提供できる。
信号をディジタル信号に変換する際、そのサンプリング
パルス信号の位相を入力信号と基準信号の位相差に応じ
て変化させることにより、入力信号と基準信号の位相を
一致させている。しだがって、アナログ入力信号を遅延
させるようなことが無いため、アナログ入力信号の゛特
性を劣化することなく、ディジタル的に容易に位相補正
することが可能であり、温度あるいは経時変化に対して
安定な位相調整装置を提供できる。
第１図、第２図はそれぞれ異なる従来の混合増幅器の構
成を示す図、第３図はディジタル信号の位相合わせを説
明すあために示す図、第４図はディジタル方式の混合増
幅器の構成を示す図、第５図はこの発明に係わる位相調
整装置の一実施例を示す構成図、第６図、第７図はそれ
ぞれ第５図の動作を説明するために示す図、第８図は可
変位相器の一例を示す構成図である・５１・・・Ａ／Ｄ
変換器、５２・・・遅延回路。５３・・・ケゝ−ト回路
、５６・・・サンブリング回路、５７・・・位相差検出
回路、５８・・・可変位相器、Ｐｉ・・・アナログ入力
映像信号、Ｓｐ、、サンプリングパルス信号、Ｓｏ・・
サブキャリア。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 第５図 第６図 第７図 ｆｆｆｆｔ ＋ｔｔｍ
成を示す図、第３図はディジタル信号の位相合わせを説
明すあために示す図、第４図はディジタル方式の混合増
幅器の構成を示す図、第５図はこの発明に係わる位相調
整装置の一実施例を示す構成図、第６図、第７図はそれ
ぞれ第５図の動作を説明するために示す図、第８図は可
変位相器の一例を示す構成図である・５１・・・Ａ／Ｄ
変換器、５２・・・遅延回路。５３・・・ケゝ−ト回路
、５６・・・サンブリング回路、５７・・・位相差検出
回路、５８・・・可変位相器、Ｐｉ・・・アナログ入力
映像信号、Ｓｐ、、サンプリングパルス信号、Ｓｏ・・
サブキャリア。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 第５図 第６図 第７図 ｆｆｆｆｔ ＋ｔｔｍ
Claims (1)
- 入力信号を色副搬送波の４倍の周波数（４ｆｓｃ ）
を有するサンプリングパルス信号によってサンプリング
し、ディジタル信号に変換するＡ／Ｄ変換器と、このＡ
／Ｄ変換器よ多出力される信号を遅延する遅延回路と、
この遅延された信号の一部を抽出する手段と、前記サン
プリングパルス信号によって色副搬送波をサンプリング
する手段と、このサンプリングされ九色副搬送波と前記
、抽出された信号との位相を比較するとともに、これら
の位相差に応じて前記遅延回路を制御し、これらの位相
差が９０’以内となるよう設定する位相差検出回路と、
この位相差検出回路によって検出された位相差に応じて
前記Ａ／Ｄ変換器に供給されるサンプリングパルス信号
の位相を可変する手段とを具備したことを特徴とする位
相調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23352582A JPS59122297A (ja) | 1982-12-28 | 1982-12-28 | 位相調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23352582A JPS59122297A (ja) | 1982-12-28 | 1982-12-28 | 位相調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122297A true JPS59122297A (ja) | 1984-07-14 |
Family
ID=16956400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23352582A Pending JPS59122297A (ja) | 1982-12-28 | 1982-12-28 | 位相調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122297A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751565A (en) * | 1985-04-12 | 1988-06-14 | Tektronix, Inc. | Microprocessor controlled digital genlock |
-
1982
- 1982-12-28 JP JP23352582A patent/JPS59122297A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751565A (en) * | 1985-04-12 | 1988-06-14 | Tektronix, Inc. | Microprocessor controlled digital genlock |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005091A (ko) | 영상 신호 합성 장치 및 그 방법 | |
| JPH0620279B2 (ja) | 自動利得制御装置 | |
| US4983967A (en) | Transmission of audio in a video signal | |
| JPH0898055A (ja) | 同期信号分離回路 | |
| JPS59122297A (ja) | 位相調整装置 | |
| EP0204377A2 (en) | Digitising television signals | |
| KR100419941B1 (ko) | 촬상장치 | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP3412552B2 (ja) | 波形記憶装置 | |
| US6226048B1 (en) | Image signal processing apparatus having a signal level corrector circuit | |
| JP2535543B2 (ja) | ディジタルｉｑ復調方式 | |
| KR0155095B1 (ko) | 바이어스 조절을 위한 신호레벨 동조화 회로 | |
| JPH0219044A (ja) | 位相調整回路 | |
| JPH0312836B2 (ja) | ||
| AU594255B2 (en) | Transmission of audio in a video signal | |
| KR930004530Y1 (ko) | 브이씨알의 색보정시스템 | |
| JPH0761167B2 (ja) | 信号処理装置 | |
| JPS6184196A (ja) | ビデオ信号デイジタル処理方法 | |
| JPH05175730A (ja) | 時分割式ダイレクト受信機 | |
| JP2000316103A (ja) | 制御パルス発生回路 | |
| JPS6018079A (ja) | サンプリングパルス発生回路 | |
| JPS63283247A (ja) | 画像伝送処理システム | |
| JPS62203483A (ja) | 同期信号插入装置 | |
| JPH03237889A (ja) | ビデオ信号の輪郭補正装置 | |
| JPH04282992A (ja) | 映像信号処理回路 |