JPH0259643B2 - - Google Patents
Info
- Publication number
- JPH0259643B2 JPH0259643B2 JP57087435A JP8743582A JPH0259643B2 JP H0259643 B2 JPH0259643 B2 JP H0259643B2 JP 57087435 A JP57087435 A JP 57087435A JP 8743582 A JP8743582 A JP 8743582A JP H0259643 B2 JPH0259643 B2 JP H0259643B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- level
- signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 description 22
- 238000007599 discharging Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、例えば電子時計等における発振回
路が正常に発振しているか否かを検出する発振検
出回路に関する。
路が正常に発振しているか否かを検出する発振検
出回路に関する。
電子時計にあつては、基準信号を発生する発振
回路からの基準信号を分周する分周回路、この分
周回路で分周された各種信号を計時または演算す
る論理回路、この論理回路による計時または演算
結果を表示装置に表示させるための動回路等が含
まれている。さらに、この電子時計には上記発振
回路が正常に発振しているか否かを検出する発振
検出回路が内蔵されている。
回路からの基準信号を分周する分周回路、この分
周回路で分周された各種信号を計時または演算す
る論理回路、この論理回路による計時または演算
結果を表示装置に表示させるための動回路等が含
まれている。さらに、この電子時計には上記発振
回路が正常に発振しているか否かを検出する発振
検出回路が内蔵されている。
上述したような発振検出回路の従来例を第１図
に示す。第１電源線１１と第２電源線１２との間
に抵抗R4、トランジスタTr1および抵抗R2、トラ
ンジスタTr2がそれぞれ直列接続され、上記抵抗
R1，R2にはそれぞれコンデンサC1，C2が並列接
続される。上記トランジスタTr1には分周回路で
分周された矩形波信号が入力端子INから供給さ
れ、トランジスタTr2にはこの信号がインバータ
回路NOTにより反転されて供給され導導通制御
される。そして、抵抗R1とトランジスタTr1およ
びR2とTr2との接続点の電位をノア回路NORに
供給して出力端子OUTから出力信号を得るよう
に構成される。
に示す。第１電源線１１と第２電源線１２との間
に抵抗R4、トランジスタTr1および抵抗R2、トラ
ンジスタTr2がそれぞれ直列接続され、上記抵抗
R1，R2にはそれぞれコンデンサC1，C2が並列接
続される。上記トランジスタTr1には分周回路で
分周された矩形波信号が入力端子INから供給さ
れ、トランジスタTr2にはこの信号がインバータ
回路NOTにより反転されて供給され導導通制御
される。そして、抵抗R1とトランジスタTr1およ
びR2とTr2との接続点の電位をノア回路NORに
供給して出力端子OUTから出力信号を得るよう
に構成される。
次に、上記のような構成において動作を説明す
る。上記回路において、第１電源線１１、第２電
源線１２の電圧をそれぞれ1.5V，0Vとして、第
１、第２のコンデンサC1，C2にはそれぞれ25pF
の容量を、第１、第２の負荷抵抗R1，R2として
それぞれ15MΩの抵抗を用いており、また、入力
端子INには第１電源線１１の電圧レベル（Ｈレ
ベル）と第２電源線１２の電圧レベル（Ｌレベ
ル）との間で変化する周波数8KHzの矩形波信号
φが入力されている。さらに、第１、第２のＮチ
ヤネル形トランジスタTr1，Tr2は、それぞれゲ
ート・ソース間電圧が1.5Vの時の飽和領域のソ
ース・ドレイン間電流が10μA程度のものを用い
た場合を例にとる。
る。上記回路において、第１電源線１１、第２電
源線１２の電圧をそれぞれ1.5V，0Vとして、第
１、第２のコンデンサC1，C2にはそれぞれ25pF
の容量を、第１、第２の負荷抵抗R1，R2として
それぞれ15MΩの抵抗を用いており、また、入力
端子INには第１電源線１１の電圧レベル（Ｈレ
ベル）と第２電源線１２の電圧レベル（Ｌレベ
ル）との間で変化する周波数8KHzの矩形波信号
φが入力されている。さらに、第１、第２のＮチ
ヤネル形トランジスタTr1，Tr2は、それぞれゲ
ート・ソース間電圧が1.5Vの時の飽和領域のソ
ース・ドレイン間電流が10μA程度のものを用い
た場合を例にとる。
第１図の発振検出回路では、まず発振が停止し
ている場合には、矩形波信号φは“Ｈ”レベルあ
るいは“Ｌ”レベルのいずれか一方で停止してお
り、どちらの場合にもトランジスタTr1あるいは
Tr2のうち一方が導通状態となり、コンデンサC1
あるいはC2の一方が充電され、この充電された
コンデンサ側からノア回路NORに供給される信
号は“Ｌ”レベル、他方は放電され、“Ｈ”レベ
ルの信号がノア回路NORに供給される。従つて、
発振停止時にはノア回路NORの出力信号OUT、
すなわち発振検出回路の出力は“Ｌ”レベルとな
る。
ている場合には、矩形波信号φは“Ｈ”レベルあ
るいは“Ｌ”レベルのいずれか一方で停止してお
り、どちらの場合にもトランジスタTr1あるいは
Tr2のうち一方が導通状態となり、コンデンサC1
あるいはC2の一方が充電され、この充電された
コンデンサ側からノア回路NORに供給される信
号は“Ｌ”レベル、他方は放電され、“Ｈ”レベ
ルの信号がノア回路NORに供給される。従つて、
発振停止時にはノア回路NORの出力信号OUT、
すなわち発振検出回路の出力は“Ｌ”レベルとな
る。
次に、発振が継続している場合には、発振回路
で発生された基準信号は、分周回路で分周されて
8KHzの矩形波信号φとなつて入力端子INに入力
されている。この場合、コンデンサC1，C2はそ
れぞれトランジスタTr1，Tr2の導通、非導通の
繰り返しに対応して、8KHzの1/2の時間充電され
次のタイミングで抵抗R1，R2により放電される
サイクルを交互に繰返す。この時、充電の時定数
は放電の時定数に比べて十分に小さくとつてある
ので、トランジスタTr1，Tr2のドレインはそれ
ぞれ“Ｌ”レベルとなる。従つて発振時には発振
検出回路の出力は“Ｈ”レベルとなる。以上説明
したように、第１図の発振検出回路は、発振時に
は“Ｈ”レベルを、発振停止時には“Ｌ”レベル
を保持することにより、発振の継続および停止を
検出する。
で発生された基準信号は、分周回路で分周されて
8KHzの矩形波信号φとなつて入力端子INに入力
されている。この場合、コンデンサC1，C2はそ
れぞれトランジスタTr1，Tr2の導通、非導通の
繰り返しに対応して、8KHzの1/2の時間充電され
次のタイミングで抵抗R1，R2により放電される
サイクルを交互に繰返す。この時、充電の時定数
は放電の時定数に比べて十分に小さくとつてある
ので、トランジスタTr1，Tr2のドレインはそれ
ぞれ“Ｌ”レベルとなる。従つて発振時には発振
検出回路の出力は“Ｈ”レベルとなる。以上説明
したように、第１図の発振検出回路は、発振時に
は“Ｈ”レベルを、発振停止時には“Ｌ”レベル
を保持することにより、発振の継続および停止を
検出する。
しかし、上記発振検出回路は、動作時の消費電
力が多く、電子時計に要求されている低消費電力
性の点から電子時計に内蔵するには問題があつ
た。さらに、コンデンサC1，C2の放電の時定数
を十分に大きな値にするためには、負荷抵抗R1，
R2は数10メガオームの値にする必要があり、こ
のような大きな値の抵抗をLSIに内蔵するには、
MOSトランジスタで形成してもそのゲート長を
通常の回路で用いられるトランジスタの100倍程
度も大きくしなければならず、占有面積が大きく
問題となる。
力が多く、電子時計に要求されている低消費電力
性の点から電子時計に内蔵するには問題があつ
た。さらに、コンデンサC1，C2の放電の時定数
を十分に大きな値にするためには、負荷抵抗R1，
R2は数10メガオームの値にする必要があり、こ
のような大きな値の抵抗をLSIに内蔵するには、
MOSトランジスタで形成してもそのゲート長を
通常の回路で用いられるトランジスタの100倍程
度も大きくしなければならず、占有面積が大きく
問題となる。
ところで、現在の電子時計においては、小形化
への要請から小形電池を１ケ使用するものが多
く、その使用できる電力容量に制約がある一方、
電池の交換回数を減らすことに対する要求も大で
あり、この対策として電子時計の動作消費電流を
減少させるための多大な努力がなされていること
は衆知の事実である。またこの分野においては、
集積密度を向上するために各回路ブロツクの占有
面積を可能な限り縮小することにも多大な努力が
払われていることも良く知られている。
への要請から小形電池を１ケ使用するものが多
く、その使用できる電力容量に制約がある一方、
電池の交換回数を減らすことに対する要求も大で
あり、この対策として電子時計の動作消費電流を
減少させるための多大な努力がなされていること
は衆知の事実である。またこの分野においては、
集積密度を向上するために各回路ブロツクの占有
面積を可能な限り縮小することにも多大な努力が
払われていることも良く知られている。
この発明は上記のような事情を鑑みてなされた
もので、その目的とするところは、消費電力が少
なく且つ占有面積の小さい発振検出回路を提供す
ることである。
もので、その目的とするところは、消費電力が少
なく且つ占有面積の小さい発振検出回路を提供す
ることである。
以下、この発明の一実施例について図面を参照
して説明する。
して説明する。
第２図はその構成を示すもので、第１電源線１
１と第２電源線１２との間に負荷抵抗Ｒとトラン
ジスタTr3，Tr4からなるＣ−MOSインバータ回
路１３が直列接続されるとともに、このインバー
タ回路１３と並列にトランジスタTr5，Tr6から
成るインバータ回路１４が接続される。上記イン
バータ回路１３，１４の出力端と第１電源線１１
との間には、コンデンサC1，C2が接続される。
そして、上記インバータ回路１３に矩形波信号φ
を供給するとともに、インバータ回路１４にはイ
ンバータ回路NOTを介して信号を供給する。上
記インバータ回路１３，１４の出力はノア回路
NORに供給し、この回路の出力端子OUTから出
力信号を得るようにして成る。
１と第２電源線１２との間に負荷抵抗Ｒとトラン
ジスタTr3，Tr4からなるＣ−MOSインバータ回
路１３が直列接続されるとともに、このインバー
タ回路１３と並列にトランジスタTr5，Tr6から
成るインバータ回路１４が接続される。上記イン
バータ回路１３，１４の出力端と第１電源線１１
との間には、コンデンサC1，C2が接続される。
そして、上記インバータ回路１３に矩形波信号φ
を供給するとともに、インバータ回路１４にはイ
ンバータ回路NOTを介して信号を供給する。上
記インバータ回路１３，１４の出力はノア回路
NORに供給し、この回路の出力端子OUTから出
力信号を得るようにして成る。
上記のような発振検出回路において動作を説明
する。ここで、第１、第２電源線１１，１２の電
圧、コンデンサC1，C2の容量、負荷抵抗Ｒ、お
よび入力端子１３に印加される矩形波信号φは第
１図の場合と同一条件とする。また、トランジス
タTr3〜Tr6はゲート・ソース間電圧が1.5Vの時
の飽和領域のソース・ドレイン間電流が10μA程
度のものとする。
する。ここで、第１、第２電源線１１，１２の電
圧、コンデンサC1，C2の容量、負荷抵抗Ｒ、お
よび入力端子１３に印加される矩形波信号φは第
１図の場合と同一条件とする。また、トランジス
タTr3〜Tr6はゲート・ソース間電圧が1.5Vの時
の飽和領域のソース・ドレイン間電流が10μA程
度のものとする。
まず、発振が停止している場合には、矩形波信
号φは“Ｈ”レベルまたは“Ｌ”レベルのいずれ
か一方で停止しており、どちらの場合もコンデン
サC1あるいはC2のうち一方は、トランジスタTr4
あるいはTr6を介して充電されており、他方はト
ランジスタTr3あるいはTr5、および負荷抵抗Ｒ
を介して放電されている。この時充電されている
コンデンサ側からノア回路に供給される信号は
“Ｌ”レベル、放電側は“Ｈ”レベルである。従
つて発振停止時にはこの発振検出回路の出力は
“Ｌ”レベルとなる。
号φは“Ｈ”レベルまたは“Ｌ”レベルのいずれ
か一方で停止しており、どちらの場合もコンデン
サC1あるいはC2のうち一方は、トランジスタTr4
あるいはTr6を介して充電されており、他方はト
ランジスタTr3あるいはTr5、および負荷抵抗Ｒ
を介して放電されている。この時充電されている
コンデンサ側からノア回路に供給される信号は
“Ｌ”レベル、放電側は“Ｈ”レベルである。従
つて発振停止時にはこの発振検出回路の出力は
“Ｌ”レベルとなる。
次に、発振が継続している場合には、コンデン
サC1，C2はそれぞれトランジスタTr4，Tr6を介
して充電され、トランジスタTr3，Tr5および負
荷抵抗Ｒを介して放電される。この時、充電およ
び放電サイクルは共に8KHzの1/2周期に設定して
あり、コンデンサC1，C2の充放電は、一方が充
電されている間は他方が放電される関係にあり、
この充放電サイクルは8KHzの周波数で順次繰り
返される。この時、コンデンサC1，C2の充電の
時定数は放電の時定数に比べて十分小さく設定し
てあるので、トランジスタTr3とTr4およびTr5と
Tr6との接続点も電位はそれぞれ“Ｌ”レベルと
なる。従つて、発振検出回路の出力信号は“Ｈ”
レベルとなる。上述したように第２図の回路にお
いても第１図の回路と同様に、発振の継続および
停止が検出できる。
サC1，C2はそれぞれトランジスタTr4，Tr6を介
して充電され、トランジスタTr3，Tr5および負
荷抵抗Ｒを介して放電される。この時、充電およ
び放電サイクルは共に8KHzの1/2周期に設定して
あり、コンデンサC1，C2の充放電は、一方が充
電されている間は他方が放電される関係にあり、
この充放電サイクルは8KHzの周波数で順次繰り
返される。この時、コンデンサC1，C2の充電の
時定数は放電の時定数に比べて十分小さく設定し
てあるので、トランジスタTr3とTr4およびTr5と
Tr6との接続点も電位はそれぞれ“Ｌ”レベルと
なる。従つて、発振検出回路の出力信号は“Ｈ”
レベルとなる。上述したように第２図の回路にお
いても第１図の回路と同様に、発振の継続および
停止が検出できる。
このような構成によれば、発振検出回路におい
て大面積を占めていた負荷抵抗は１ケで良く占有
面積を約1/2に減少できる。すなわち、負荷抵抗
の抵抗値は消費電力と放電の時定数とのかねあい
で決定されるため、一般には数10メガオーム必要
であり、この抵抗をMOSトランジスタで形成す
ると、上述したようにそのゲート長は、発振検出
回路を構成する他のトランジスタと同一ゲート幅
とすると約100倍程度必要であり、発振検出回路
の全面積ののうちほとんどの部分が負荷抵抗Ｒで
占められているからである。この負荷抵抗Ｒの役
割は放電サイクルにある側のコンデンサに充電さ
れた電荷を放電させることであり、発振停止時お
よび発振継続時いずれの場合においても２つのコ
ンデンサが同時に放電サイクルになることはない
ため、負荷抵抗を共用することにより発振検出回
路の特性が悪化することはない。
て大面積を占めていた負荷抵抗は１ケで良く占有
面積を約1/2に減少できる。すなわち、負荷抵抗
の抵抗値は消費電力と放電の時定数とのかねあい
で決定されるため、一般には数10メガオーム必要
であり、この抵抗をMOSトランジスタで形成す
ると、上述したようにそのゲート長は、発振検出
回路を構成する他のトランジスタと同一ゲート幅
とすると約100倍程度必要であり、発振検出回路
の全面積ののうちほとんどの部分が負荷抵抗Ｒで
占められているからである。この負荷抵抗Ｒの役
割は放電サイクルにある側のコンデンサに充電さ
れた電荷を放電させることであり、発振停止時お
よび発振継続時いずれの場合においても２つのコ
ンデンサが同時に放電サイクルになることはない
ため、負荷抵抗を共用することにより発振検出回
路の特性が悪化することはない。
また、発振検出回路の動作消費電流は、負荷抵
抗での放電成分と、それ以外の発振検出回路を構
成するMOSトランジスタのゲート容量で消費さ
れる充放電成分があるが、このMOSトランジス
タのゲート容量は十分小さいので、負荷抵抗によ
る放電電流が主なものである。第１図に示した回
路では、発振継続時コンデンサC1，C2とトラン
ジスタTr1，Tr2との接続点はそれぞれ“Ｌ”レ
ベルとなつているので、負荷抵抗R1，R2で消費
される電流は「（1.5V／15MΩ）×２＝200nA」で
ある。これに対し、第２図に示した発振検出回路
の負荷抵抗Ｒで消費される電流は「（1.5V／15M
Ω）×１＝100nA」となり、1/2に減少できる。し
たがつて、100nAの電流を削減できることにな
る。この100nAという値は、今日の電子時計では
全消費電力が1μA以下のものがあることを考慮す
ると、低消費電力をはかる上では大きな値であ
る。
抗での放電成分と、それ以外の発振検出回路を構
成するMOSトランジスタのゲート容量で消費さ
れる充放電成分があるが、このMOSトランジス
タのゲート容量は十分小さいので、負荷抵抗によ
る放電電流が主なものである。第１図に示した回
路では、発振継続時コンデンサC1，C2とトラン
ジスタTr1，Tr2との接続点はそれぞれ“Ｌ”レ
ベルとなつているので、負荷抵抗R1，R2で消費
される電流は「（1.5V／15MΩ）×２＝200nA」で
ある。これに対し、第２図に示した発振検出回路
の負荷抵抗Ｒで消費される電流は「（1.5V／15M
Ω）×１＝100nA」となり、1/2に減少できる。し
たがつて、100nAの電流を削減できることにな
る。この100nAという値は、今日の電子時計では
全消費電力が1μA以下のものがあることを考慮す
ると、低消費電力をはかる上では大きな値であ
る。
なお、この発明は上記実施例に限定されるもの
ではなく、コンデンサC1，C2の一端を第１電源
線１１に接続したが、充放電を交互に繰り返せば
良いので、第２電源線１２に接続しても同様な効
果が得られる。
ではなく、コンデンサC1，C2の一端を第１電源
線１１に接続したが、充放電を交互に繰り返せば
良いので、第２電源線１２に接続しても同様な効
果が得られる。
以上説明したようにこの発明によれば、入力信
号が供給される第１、第２のインバータ回路をＣ
−MOS構成とするとともにこのインバータ回路
それぞれに１ケの負荷抵抗を介して電流を供給す
るようにしたので、低消費電力で且つ占有面積の
小さい発振検出回路が得られる。
号が供給される第１、第２のインバータ回路をＣ
−MOS構成とするとともにこのインバータ回路
それぞれに１ケの負荷抵抗を介して電流を供給す
るようにしたので、低消費電力で且つ占有面積の
小さい発振検出回路が得られる。
第１図は従来の発振検出回路を示す図、第２図
はこの発明の一実施例に係る発振検出回路を示す
図である。 １１，１２……電源線、１３，１４……インバ
ータ回路、Tr3〜Tr6……トランジスタ、Ｒ……
負荷抵抗、NOR……ノア回路、IN……入力信
号。
はこの発明の一実施例に係る発振検出回路を示す
図である。 １１，１２……電源線、１３，１４……インバ
ータ回路、Tr3〜Tr6……トランジスタ、Ｒ……
負荷抵抗、NOR……ノア回路、IN……入力信
号。
Claims (1)
- 【特許請求の範囲】 １ 入力端に被検出信号およびこの被検出信号の
反転信号が供給される第１、第２のインバータ回
路と、 これら第１、第２のインバータ回路の出力端と
一方の電源との間にそれぞれ接続される第１、第
２のコンデンサと、 上記第１、第２のインバータ回路それぞれに電
流を供給する負荷抵抗と、 上記第１、第２のインバータ回路の出力が供給
され、これらの出力が交互に反転する発振状態か
否かを検出する論理回路と を具備することを特徴とする発振検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8743582A JPS58204607A (ja) | 1982-05-24 | 1982-05-24 | 発振検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8743582A JPS58204607A (ja) | 1982-05-24 | 1982-05-24 | 発振検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58204607A JPS58204607A (ja) | 1983-11-29 |
| JPH0259643B2 true JPH0259643B2 (ja) | 1990-12-13 |
Family
ID=13914785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8743582A Granted JPS58204607A (ja) | 1982-05-24 | 1982-05-24 | 発振検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204607A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658592B2 (ja) * | 1991-01-30 | 1997-09-30 | 日本電気株式会社 | 発振停止検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150259A (en) * | 1975-06-18 | 1976-12-23 | Seikosha Co Ltd | Supervisory and control device for oscillator |
-
1982
- 1982-05-24 JP JP8743582A patent/JPS58204607A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150259A (en) * | 1975-06-18 | 1976-12-23 | Seikosha Co Ltd | Supervisory and control device for oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58204607A (ja) | 1983-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463542A (en) | DC/DC converter and RS-232 interface circuit using the same | |
| JPH0659024B2 (ja) | 時定数回路 | |
| JPS5941609B2 (ja) | 相補ｍｏｓ回路装置 | |
| JPH0259643B2 (ja) | ||
| US5258663A (en) | Reference voltage generating circuit having reduced power consumption | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JPS593897B2 (ja) | ブンシユウカイロ | |
| JP3068450B2 (ja) | 基板電圧発生回路 | |
| US4496855A (en) | High voltage level detector and method | |
| JPH028549Y2 (ja) | ||
| JPS63224664A (ja) | 昇圧回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH0226414A (ja) | 周波数変換回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH08272491A (ja) | 電圧検出回路 | |
| JPH0356015B2 (ja) | ||
| JPS5845857B2 (ja) | 二相クロック回路 | |
| JPH0116070Y2 (ja) | ||
| JPS59230167A (ja) | 電源電圧検出回路 | |
| JPH0955769A (ja) | クロック断検出回路 | |
| JPH0640112B2 (ja) | 電源電圧検出保持回路 | |
| JPS61164463A (ja) | 基板電位発生回路 | |
| JPH0352326A (ja) | パワーオンリセット回路 | |
| JPH06308171A (ja) | 電源電圧検出回路 | |
| JPH056928B2 (ja) |