JP2947482B2 - 基板バイアス電圧発生回路 - Google Patents
基板バイアス電圧発生回路Info
- Publication number
- JP2947482B2 JP2947482B2 JP1293214A JP29321489A JP2947482B2 JP 2947482 B2 JP2947482 B2 JP 2947482B2 JP 1293214 A JP1293214 A JP 1293214A JP 29321489 A JP29321489 A JP 29321489A JP 2947482 B2 JP2947482 B2 JP 2947482B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- charge pump
- substrate bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路に用いられる基板バイアス
電圧発生回路の低消費電力化に関するものである。
電圧発生回路の低消費電力化に関するものである。
第３図は従来の基板バイアス電圧発生回路を示す回路
図である。図において、（１）〜（５）はインバータ回
路、（６）はキヤパシタ、（７），（８）はＮチヤンネ
ルMOSトランジスタである。インバータ（１）〜（５）
は通常、図示の如くTr3,Tr4のようにＰチヤンネル及び
ＮチヤンネルMOSトランジスタにより構成される。そし
て（１）〜（５）のインバータ５段のシリアル接続によ
りリング発振器が構成される。通常、インバータ（１）
〜（５）を奇数段シリアル接続することにより、リング
発振器が構成できることは一般的に良く知られている。
このリング発振器の出力がキヤパシタ（６）とダイオー
ド接続されたＮチヤンネルMOSトランジスタTr1（７）,T
r2（８）から構成されるチヤージポンプ回路に与えられ
る。そして、基板バイアス電圧として用いられる負電圧
はTr1（７）のドレイン端から発生される。この回路か
ら発生される最大の負電圧VBBは、 VBB＝21VT1−VCC …（１） で与えられ、最大の基板電流IBBは IBB＝ｆ・ｃ・VCC …（２） で与えられる。ここで、VTはTr1,2のしきい値電圧、VCC
は基板バイアス電圧発生回路に給電される電源電圧、ｆ
はリング発振器の発振周波数、ｃはキヤパシタ（６）の
容量値である。
図である。図において、（１）〜（５）はインバータ回
路、（６）はキヤパシタ、（７），（８）はＮチヤンネ
ルMOSトランジスタである。インバータ（１）〜（５）
は通常、図示の如くTr3,Tr4のようにＰチヤンネル及び
ＮチヤンネルMOSトランジスタにより構成される。そし
て（１）〜（５）のインバータ５段のシリアル接続によ
りリング発振器が構成される。通常、インバータ（１）
〜（５）を奇数段シリアル接続することにより、リング
発振器が構成できることは一般的に良く知られている。
このリング発振器の出力がキヤパシタ（６）とダイオー
ド接続されたＮチヤンネルMOSトランジスタTr1（７）,T
r2（８）から構成されるチヤージポンプ回路に与えられ
る。そして、基板バイアス電圧として用いられる負電圧
はTr1（７）のドレイン端から発生される。この回路か
ら発生される最大の負電圧VBBは、 VBB＝21VT1−VCC …（１） で与えられ、最大の基板電流IBBは IBB＝ｆ・ｃ・VCC …（２） で与えられる。ここで、VTはTr1,2のしきい値電圧、VCC
は基板バイアス電圧発生回路に給電される電源電圧、ｆ
はリング発振器の発振周波数、ｃはキヤパシタ（６）の
容量値である。
従来の基板バイアス電圧発生回路は以上のように構成
されていたので、常にリング発振器が発振しており、従
つて電力消費も常に生じるという問題点があり、この基
板バイアス電圧発生回路は通常、ダイナミツクRAM（DRA
M）等に多く用いられているが、DRAMは近来、低消費電
力化が強く要求され、SRAM等で既に採用されているバツ
テリバツクアツプモードも望まれるという問題点を有し
ていた。
されていたので、常にリング発振器が発振しており、従
つて電力消費も常に生じるという問題点があり、この基
板バイアス電圧発生回路は通常、ダイナミツクRAM（DRA
M）等に多く用いられているが、DRAMは近来、低消費電
力化が強く要求され、SRAM等で既に採用されているバツ
テリバツクアツプモードも望まれるという問題点を有し
ていた。
この発明は上記のような問題点を解消するためになさ
れたもので、バツテリバツクアツプ時即ち、電源電圧を
例えば5Vから3Vに降圧した場合には、部分的に基板バイ
アス発生回路の動作を止めることにより、低消費電力化
を図つた基板バイアス発生回路を得ることを目的とす
る。
れたもので、バツテリバツクアツプ時即ち、電源電圧を
例えば5Vから3Vに降圧した場合には、部分的に基板バイ
アス発生回路の動作を止めることにより、低消費電力化
を図つた基板バイアス発生回路を得ることを目的とす
る。
この発明に係る基板バイアス電圧発生回路は、通常の
読み出し／書き込み動作を行うために規定される第１の
電源電圧範囲と、データの保持動作のみを行うために規
定される前記第１の電源電圧範囲より低い電源電圧範囲
に規定される第２の電源電圧範囲の２種類の規定動作電
源電圧範囲を持つダイナミック型半導体記憶装置に内蔵
される基板バイアス電圧発生回路において、物理的サイ
ズが大きく、大きな基板電流を生じる第１のチャージポ
ンプ回路と、前記第１のチャージポンプ回路よりも物理
的サイズが小さく、前記第１のチャージポンプ回路より
も小さな基板電流を生じる第２のチャージポンプ回路
と、電源電圧が前記第２の電源電圧範囲にあるときは前
記第１のチャージポンプ回路を動作させず、前記第１の
電源電圧範囲にあるときは前記第１のチャージポンプ回
路を動作させる電源電圧レベル検出器とを備えたもので
ある。
読み出し／書き込み動作を行うために規定される第１の
電源電圧範囲と、データの保持動作のみを行うために規
定される前記第１の電源電圧範囲より低い電源電圧範囲
に規定される第２の電源電圧範囲の２種類の規定動作電
源電圧範囲を持つダイナミック型半導体記憶装置に内蔵
される基板バイアス電圧発生回路において、物理的サイ
ズが大きく、大きな基板電流を生じる第１のチャージポ
ンプ回路と、前記第１のチャージポンプ回路よりも物理
的サイズが小さく、前記第１のチャージポンプ回路より
も小さな基板電流を生じる第２のチャージポンプ回路
と、電源電圧が前記第２の電源電圧範囲にあるときは前
記第１のチャージポンプ回路を動作させず、前記第１の
電源電圧範囲にあるときは前記第１のチャージポンプ回
路を動作させる電源電圧レベル検出器とを備えたもので
ある。
〔作用〕 本発明における基板バイアス電圧発生回路は、物理的
サイズが大きく、大きな基板電流を生じる第１のチャー
ジポンプ回路を、低電源電圧時にはその動作を停止する
一方、前記第１のチャージポンプ回路よりも物理的サイ
ズが小さく、前記第１のチャージポンプ回路よりも小さ
な基板電流を生じる第２のチャージポンプ回路は定常的
に動作させるようにして低消費電力化を図つたものであ
る。
サイズが大きく、大きな基板電流を生じる第１のチャー
ジポンプ回路を、低電源電圧時にはその動作を停止する
一方、前記第１のチャージポンプ回路よりも物理的サイ
ズが小さく、前記第１のチャージポンプ回路よりも小さ
な基板電流を生じる第２のチャージポンプ回路は定常的
に動作させるようにして低消費電力化を図つたものであ
る。
以下、この発明の一実施例を図について説明する。第
１図において、（11）〜（14），（21）〜（25）はイン
バータ、（15）はNORゲート、（16）は比較的大きな容
量を持つキヤパシタ、（26）は比較的小さな容量を持つ
キヤパシタ、（17）（18）（27）（28）はＮチヤンネル
MOSトランジスタ、（20）はレベル検出器である。又、
負荷容量の差によつてインバータ（11）〜（14）のサイ
ズは比較的大きく、インバータ（21）〜（25）のサイズ
は比較的小さい。又、レベル検出器（20）の一実施例を
第２図に示す。図中、（31）〜（33）はＮチヤンネルMO
Sトランジスタ、（34）は比較的大きな抵抗値を持つ抵
抗、（35）はインバータである。又、（31）〜（33）の
しきい値電圧は約1Vに設定されている。このレベル検出
器（20）の特性はVCCが3V以下であれば、ノードＡの電
位が0Vであるので出力は“H"レベルになる。一方、VCC
が5V程度になれば、ノードＡの電位が５（Ｖ）−3V
T（Ｖ）の“H"の電圧になり、インバータ（35）のしき
い値電圧を５−3VT（Ｖ）以下に設定しておけば、ノー
ドＢの出力はＬレベルとなる。
１図において、（11）〜（14），（21）〜（25）はイン
バータ、（15）はNORゲート、（16）は比較的大きな容
量を持つキヤパシタ、（26）は比較的小さな容量を持つ
キヤパシタ、（17）（18）（27）（28）はＮチヤンネル
MOSトランジスタ、（20）はレベル検出器である。又、
負荷容量の差によつてインバータ（11）〜（14）のサイ
ズは比較的大きく、インバータ（21）〜（25）のサイズ
は比較的小さい。又、レベル検出器（20）の一実施例を
第２図に示す。図中、（31）〜（33）はＮチヤンネルMO
Sトランジスタ、（34）は比較的大きな抵抗値を持つ抵
抗、（35）はインバータである。又、（31）〜（33）の
しきい値電圧は約1Vに設定されている。このレベル検出
器（20）の特性はVCCが3V以下であれば、ノードＡの電
位が0Vであるので出力は“H"レベルになる。一方、VCC
が5V程度になれば、ノードＡの電位が５（Ｖ）−3V
T（Ｖ）の“H"の電圧になり、インバータ（35）のしき
い値電圧を５−3VT（Ｖ）以下に設定しておけば、ノー
ドＢの出力はＬレベルとなる。
第１図において、VCC＝3Vのバツテリバツクアツプモ
ードの時について、まず説明する。この時、レベル検出
器（20）の出力はＨレベルになつているので、NORゲー
ト（15）の出力は常にＬとなる。従つて、この時C1,ト
ランジスタ（17）（18）よりなるチヤージポンプ回路は
駆動されず、この場合は比較的サイズの小さいインバー
タ（21）〜（25）から構成されるリング発振器のみ動作
し、従つて、C2,トランジスタ（27）（28）から成るサ
イズの小さいチヤージポンプ回路のみ動作する。一方、
基板電圧発生回路での電力も低減される。又、バツテリ
バツクアツプ時はDRAMは動作していないため、比較的小
さい基板電流でも充分に実用に耐え得る。一方、VCC＝5
Vの動作時は、レベル検出器の出力はＬレベルになつて
いるので、インバータ（11）〜（14）及びNORゲート（1
5）によりリング発振器が構成される。従つて、この時
はC1,トランジスタ（17）（18）よりなるチヤージポン
プ回路も駆動され、大きな基板電流を得ることができ
る。一方、基板電圧発生回路の消費電力も大きくなる。
ードの時について、まず説明する。この時、レベル検出
器（20）の出力はＨレベルになつているので、NORゲー
ト（15）の出力は常にＬとなる。従つて、この時C1,ト
ランジスタ（17）（18）よりなるチヤージポンプ回路は
駆動されず、この場合は比較的サイズの小さいインバー
タ（21）〜（25）から構成されるリング発振器のみ動作
し、従つて、C2,トランジスタ（27）（28）から成るサ
イズの小さいチヤージポンプ回路のみ動作する。一方、
基板電圧発生回路での電力も低減される。又、バツテリ
バツクアツプ時はDRAMは動作していないため、比較的小
さい基板電流でも充分に実用に耐え得る。一方、VCC＝5
Vの動作時は、レベル検出器の出力はＬレベルになつて
いるので、インバータ（11）〜（14）及びNORゲート（1
5）によりリング発振器が構成される。従つて、この時
はC1,トランジスタ（17）（18）よりなるチヤージポン
プ回路も駆動され、大きな基板電流を得ることができ
る。一方、基板電圧発生回路の消費電力も大きくなる。
なお、上記実施例では比較的サイズの小さい基板バイ
アス電圧発生回路は常に動作する場合を示したが、これ
に基板電圧をモニタするレベル検出器を付加し、間欠動
作を行なうように構成すれば更に低消費電力化が可能に
なる。
アス電圧発生回路は常に動作する場合を示したが、これ
に基板電圧をモニタするレベル検出器を付加し、間欠動
作を行なうように構成すれば更に低消費電力化が可能に
なる。
以上のようにこの発明によれば、基板電圧発生回路の
一部を電源電圧が動作時に相当する時のみ動作し、低電
圧時にはその動作を停止するように構成したので、バツ
テリバツクアツプモードに適した基板バイアス電圧発生
回路が得られるという効果がある。
一部を電源電圧が動作時に相当する時のみ動作し、低電
圧時にはその動作を停止するように構成したので、バツ
テリバツクアツプモードに適した基板バイアス電圧発生
回路が得られるという効果がある。
第１図はこの発明の一実施例による基板バイアス電圧発
生回路の回路図、第２図はこの発明の一実施例による電
源電圧レベル検出回路の回路図、第３図は従来の基板バ
イアス電圧発生回路の回路図である。 図において、（11）〜（14），（21）〜（25）はインバ
ータ、（15）はNORゲート、（16）は大きなキヤパシ
タ、（17）（18）（27）（28）はＮチヤンネルMOSトラ
ンジスタ、（20）はレベル検出器、（26）は小さなキヤ
パシタを示す。
生回路の回路図、第２図はこの発明の一実施例による電
源電圧レベル検出回路の回路図、第３図は従来の基板バ
イアス電圧発生回路の回路図である。 図において、（11）〜（14），（21）〜（25）はインバ
ータ、（15）はNORゲート、（16）は大きなキヤパシ
タ、（17）（18）（27）（28）はＮチヤンネルMOSトラ
ンジスタ、（20）はレベル検出器、（26）は小さなキヤ
パシタを示す。
Claims (1)
- 【請求項１】通常の読み出し／書き込み動作を行うため
に規定される第１の電源電圧範囲と、データの保持動作
のみを行うために規定される前記第１の電源電圧範囲よ
り低い電源電圧範囲に規定される第２の電源電圧範囲の
２種類の規定動作電源電圧範囲を持つダイナミック型半
導体記憶装置に内蔵される基板バイアス電圧発生回路に
おいて、 物理的サイズが大きく、大きな基板電流を生じる第１の
チャージポンプ回路、 前記第１のチャージポンプ回路よりも物理的サイズが小
さく、前記第１のチャージポンプ回路よりも小さな基板
電流を生じる第２のチャージポンプ回路、 及び 電源電圧が前記第２の電源電圧範囲にあるときは前記第
１のチャージポンプ回路を動作させず、前記第１の電源
電圧範囲にあるときは前記第１のチャージポンプ回路を
動作させる電源電圧レベル検出器 を備えたことを特徴とする基板バイアス電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293214A JP2947482B2 (ja) | 1989-11-09 | 1989-11-09 | 基板バイアス電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293214A JP2947482B2 (ja) | 1989-11-09 | 1989-11-09 | 基板バイアス電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03152791A JPH03152791A (ja) | 1991-06-28 |
| JP2947482B2 true JP2947482B2 (ja) | 1999-09-13 |
Family
ID=17791901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293214A Expired - Fee Related JP2947482B2 (ja) | 1989-11-09 | 1989-11-09 | 基板バイアス電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947482B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247386A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 昇圧電位供給回路及び半導体記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612624B2 (ja) * | 1984-06-20 | 1994-02-16 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS61237293A (ja) * | 1985-04-12 | 1986-10-22 | Hitachi Ltd | 半導体記憶装置 |
| JPS6461045A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | On-chip substrate voltage generation circuit for semiconductor integrated circuit |
| JPH02186672A (ja) * | 1989-01-12 | 1990-07-20 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置の基板バイアス発生回路 |
-
1989
- 1989-11-09 JP JP1293214A patent/JP2947482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03152791A (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6990031B2 (en) | Semiconductor memory device control method and semiconductor memory device | |
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| JP2557271B2 (ja) | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 | |
| JPH10247386A (ja) | 昇圧電位供給回路及び半導体記憶装置 | |
| JP2812230B2 (ja) | バイアス電圧発生回路 | |
| JPS6085495A (ja) | ダイナミツクｒａｍ用サブストレ−トバイアス発生器 | |
| US6246280B1 (en) | Negative voltage generating circuit with high control responsiveness which can be formed using transistor with low breakdown voltage and semiconductor memory device including the same | |
| JP3147044B2 (ja) | 半導体記憶装置 | |
| JP3494488B2 (ja) | 半導体装置 | |
| JP4413689B2 (ja) | 電源起動シーケンスを有する半導体集積回路装置 | |
| JPH05120882A (ja) | 半導体記憶装置 | |
| JP2947482B2 (ja) | 基板バイアス電圧発生回路 | |
| JP2820910B2 (ja) | 半導体集積回路の内部電圧昇圧回路 | |
| JPH0778471A (ja) | 半導体集積回路 | |
| JP3920467B2 (ja) | 半導体装置 | |
| JP2911918B2 (ja) | 半導体記憶装置 | |
| JP3285664B2 (ja) | ダイナミック・ランダム・アクセス・メモリ | |
| JPS5968891A (ja) | 半導体メモリ | |
| JPH0799621B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH0673237B2 (ja) | 半導体集積回路装置 | |
| JPH0778992B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH05160716A (ja) | 基板バイアス発生回路 | |
| JPH0487364A (ja) | 半導体記憶装置 | |
| JPH0785664A (ja) | ダイナミック型ｍｏｓメモリ | |
| JPH03217917A (ja) | リングオシレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |