JPS63224664A - 昇圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は２個以上のコンデンサーをスイッチングするこ
とにより高い電圧を得る昇圧回路、特に小型携帯機器の
昇圧回路に関する。

〔発明の概要〕

本発明は従来から既知の昇圧回路と電圧検出回路をカウ
ンター、ゲート回路１遺択回路などからなる制御回路に
より有機的に結合する事により、従来の昇圧回路及び電
圧検出回路価々の能力以上の効果を出そういうものであ
る。その能力以上の効果とは、 ・負荷で消費している電流をかなり微小電流から比較的
大きい電流まで幅広いレンジで測定する事ができる。

・従来の昇圧回路の能力を制御し貫通電流を最小限に減
少する。

・従来の昇圧回路が出力することの出来る最大の昇圧能
力（昇圧回路の平均的出力インピーダンスをいい、以下
昇圧能力と言う。）を得る事が出来る。

〔従来の技術〕

第６図は従来の昇圧回路を示すブロック図である。従来
の昇圧回路は液晶表示装置など比較的インピーダンスの
高い負荷を駆動する高電圧源を供給していた為に負荷に
対し十分な昇圧能力を比較的小さいコンデンサー（約０
．０４μＦ程度）とこのコンデンサーを充電するのに十
分なドライブ能力を持ったスイッチング素子を使って実
現する事が出来た。それ故に第６図のブロック図に示し
たように、昇圧回路の出力端子ＶＯＵＴ　（以下単にＶ
　ＯＵＴと言う）を単純に駆動回路の電源とするだけの
回路構成でＶ　Ｏ［ＩＴの電圧は十分に安定していた。

従来の昇圧回路は、特公昭５５−５３４７号、特公昭５
５−２４３３９号、特公昭５９−６１４３号、及び特公
昭６０−１９７７号に示されている。いずれの昇圧回路
も液晶表示装置を駆動する電源として使用しているため
に他の比較的インピーダンスの低い負荷を駆動するため
の電源には適していなかった。

〔発明が解決しようとする問題点〕

従来の昇圧回路でインピーダンスが変動する負荷を駆動
する場合、負荷が予想されるインピーダンスの最も低い
時にも十分に電流容量が有り昇圧回路のＶＯＵＴの電圧
が変動しないような、コンデンサーとそれを十分ドライ
ブする事の出来るスイッチング素子で昇圧回路を構成す
る必要があり、さらに昇圧の周期を与えている昇圧信号
φ１（以下単にφ１と言う）の周期も必要十分な周期を
設定する必要があった。以上の様に構成された昇圧回路
の場合駆動される負荷インピーダンスが高く負荷で消費
される電流が昇圧回路の電流供給能力より極端に手跡く
なった場合でも、昇圧回路のスイッチング素子などに流
れる貫通電流コンデンサーに流れるリーク電流は負荷の
インピーダンスが低く負荷で消費される電流が昇圧回路
の電流供給能力とほぼ同じ場合と全く同一であるという
問題点を持っていた。

さらに従来の様に構成された昇圧回路の場合、負荷で消
費されている電流を測定し駆動回路へフィードバックす
るという要求には全く答えられないという問題点を持っ
ていた。

〔発明の目的〕

本発明は昇圧回路の貫通電流を負荷の変動に応じて減少
させる事の出来る昇圧回路を得ること、及び負荷で消費
される電流を測定する事の出来る昇圧回路を得ることを
目的とする。

〔問題点を解決するための手段〕

第１図は本発明を示すブロック図である。昇圧回路６の
Ｖ　ＯＵＴの電圧を検出する電圧検出回路３と電圧検出
回路３の出力信号Ｄ　ＯＵＴを入力し、その結果により
φ、の周期を変化させる制御回路７を新たに設けた構成
とした。さらに負荷５で消費される電流を測定するため
に、電圧検出回路３の出力信号Ｄ　ＯＵＴを入力し、そ
の結果によりカウンター７７を制御する電流測定用制御
回路７６と電流測定用制御回路８により制御され、出力
データＣＤＡＴ２を出力するカウンター７７を新たに設
けた構成としてもよい。

〔作用〕

第１図の本発明を示すブロック図に記された電圧検出回
路３は昇圧回路６のＶ　ＯＵＴの電圧がある電圧レベル
ＶＤＥＴより高いか低いかを検出し、その結果を出力信
号ＤＯυＴに出力するように働〈従来から既知の電圧検
出回路である。制御回路７は電圧検出回路３からの出力
信号Ｄ　ＯＵＴから得られる情報つまりＶ　ＯＵＴの電
圧がある一定の電圧レベルＶＤＥＴ（以下単にＶＤＥＴ
と言う）より高いか低いかの情報によりφ１の周期を変
化させ、負荷の変動によらず、昇圧回路６のＶ　ＯＵＴ
の電圧を常に一定に保つように動作する制御回路である
。又負荷５で消費される電流を測定可能とする場合制御
回路７はφ、を一端停止し、昇圧回路６のＶ　ＯＵＴの
電圧がＶ　ＤＥＴを公差するまでの時間を測定するよう
に動作する制御回路である。

第１図には、記されていないが電圧検出回路で消費され
る電流を減少させるために電圧検出回路を間歇的に動作
させる信号を制御回路７から電圧検出回路へ与えるよう
な構成にしても構わない。

（実施例〕 以下に本発明の実施例を図面に基づいて説明する。

第２図は本発明による第１の実施例を示すブロック図で
ある。第３Ｉｍｔａ＋は負荷インピーダンスが高い状態
から低い状態に変化した場合の第１の実施例の制御回路
７の動作を示したタイムチャート図である。第３図（ト
））は逆に負荷インピーダンスが低い状態から高い状態
に変化した場合の制御回路７の動作を示したタイムチャ
ート図である。そして第３図（ｃｌは負荷インピーダン
スが比較的低い状態で安定している場合の制御回路７の
動作を示したタイムチャート図である。

なお、第１図本発明を示すブロック図、第２図第１の実
施例を示すブロック図及び第４図第２の実施例を示すブ
ロック図は全てプラス側電源をＧＮＤとし、昇圧回路の
Ｖ　ＯＵＴはＧＮＤに対しマイナスの電圧を出力するも
のとして説明する。

一般的に昇圧回路の動作周波数も決定しているφ１の周
波数が２倍になれば昇圧能力も約２倍になり、同時に貫
通電流も２倍になる。第２図はこの特性を有効に利用し
て、負荷インピーダンスの高い状態ではφ、の周波数を
小さくして貫通電流を減少させ、逆に負荷インピーダン
スの低い状態ではφ、の周波数を大きくして昇圧能力を
増大させようとする一実施例である。

第２図において選択回路７１は分周回路２からの信号群
ＣＬとアンプダウンカウンタ−７３（以下単にＵＰ／Ｄ
Ｎカウンターと言う）からのデータＣＤＡＴＩとを入力
し、昇圧回路６へφ、を出力している。

その動作は仮に次の様であるとして以下説明する。

選択回路はＣ［１ＡＴＬの内容がオール０の時にφ、へ
最も低い周波数が選択され出力される。逆にＣＤＡＴＬ
の内容がオールｌのときにφ１へ最も高い周波数が選択
され出力される。そしてＣＤＡＴＩの内容が＋１される
ごとにφ１の周波数が２倍される。つまりφ、の周波数
ｆφ１はＣＤＡＴＩの内容がオール０のときをｆｏとす
ると、 ｆφ＋　＝　ｆ　ｏ　Ｘ　２　ＣＤＡＴＬ　　−・−一
−−−−・・−−−−−・・・−■となる。カウンター
制御回路７２は比較的短い周期で信号ｕｐを出力し、比
較的長い周期で信号り一を出力している。電圧検出回路
３は昇圧回路６のＶ　ＯＵＴの電圧がＶ　ＤＥＴより高
いか低かを検出し、その結果を出力信号Ｄ　ＯＵＴに出
力する。

この第１の実施例による回路の動作を以下第３図第１の
実施例のタイムチャート図により説明する。

第３図（ａｌに示した様に負荷が小さい状態から大きい
状態に変化した場合、φ１の周波数は比較的低いので昇
圧回路６のＶＯＵＴはコンデンサーの電荷が負荷へ流れ
る為にＶＤＥＴを上まわり出力信号Ｄ　ＯＵＴがＨｉｇ
ｈレベルになる。すると制御回路２から一定周期に出力
される信号ＵＰによりＡＮＤゲート７４の出力端子から
パルスが出力され、ＵＰ／Ｄ−カウンター７３の内容が
＋１され、その出力端子であるＣＤＡＴＩの内容も＋１
される。と同時に選択回路７１はφ、へそれまでの周波
数の２倍の周波数を出力する様になる。第３図（ａｌの
例ではさらに信号ＵＰの次のパルスでφ、の周波数が２
倍になり、Ｖ　ＯＵＴの電圧がＶ　ＤＥＴを上まわらな
いようになる様子を示している。Ｖ　ＯＵＴの電圧がＶ
ＤＥＴを上まわらないようになると、検出回路の出力信
号Ｄ　ＯＵＴがＨｉｇｈにならない為ＡＮＤゲート７４
ヘパルスは出力されず、ＵＰ／ＤＷカウンター７３の内
容はこの状態で安定する。

第３図（′ｂ）に示した様に負荷が大きい状態から小さ
い状態に変化した場合、カウンター制御回路７２が比較
的長い周期で出力している信号り一のパルスによりＵＰ
／Ｄ−カウンター７３の内容が−１されφ１の周波数は
４倍、４倍されてゆき、貫通電流もそれに伴い減少する
。

第３図（Ｃ１は、負荷が比較的大きい状態で安定してい
る場合にカウンター制御回路７２から信号Ｄ−パルスが
出力された様子を示している。信号Ｄ−パルスによりＵ
Ｐ／Ｄ−カウンター７３の内容が−１されφ１の周波数
は２倍になる。周波数が２倍になったことで現時点の負
荷に対して昇圧能力か不足の場合、昇圧回路のＶＯＵＴ
の電圧がＶＤＥＴを上まわり信号Ｄ　ＯＵＴがＨｉｇｈ
レベルになる。Ｄ　０ＬＩＴがＨ４ｇｈレヘルになると
、信号ＵＰによりＵＰ／Ｄ−カウンターの内容が＋１さ
れφ１の周波数も２倍となる。結局負荷が安定している
場合、信号り鐘により一度はＶ　０１ｌＴの電圧はＶ　
ＤＥＴを上まわるが、即座にφ１の周波数がちとに復帰
しＶ　ＯＵＴの電圧も安定する。

以上第２図の実施例１の特徴をまとめると、第３図（ａ
）、（１））及びｆｃｌに示した３つの動作によりこの
昇圧回路のＶ　ＯＵＴの電圧はφ１の周波数が負荷の大
小に追従することで常に安定した電圧を出力すると同時
に昇圧回路における貫通電流を減少させる事ができる。

第４図は本発明による実施例２を示すブロック図である
。第５図は実施例２の動作を示すタイムチャート図であ
る。

一般的に電圧ｖ、［Ｖｌに充電された容量Ｃ［Ｆ］のコ
ンデンサーが電流１　　［Ａ］で時間ｔ［ｓ　ｅ　ｃｌ
だけ放電し、電圧Ｖ、　　［Ｖｌとなった場合次の関係
式が成り立つ。

ｆ　Ｉ　ｄ　ｔ　＝Ｃ・ｌ　Ｖｔ　　Ｖｔ　１　’−”
−−−−−””■ただし電流■が一定とみなせる場合は
、ｒ　　・ｔ　−ｃ　・ｔ　ＶＺ　　　Ｖ、　　ｌ　　
−−−−−−−−−−−■の関係が成り立つ。第４図は
この関係を有効に利用して、負荷に流れる電流■を測定
しようとする一実施例である。０式の関係を第４図に当
てはめると、Ｃは従来の昇圧回路６に使用されているコ
ンデンサーの容量、Ｖｌは電圧検出回路３のＶＤＥＴ。

■８は昇圧回路に負荷が接続されていない開放状態の出
力電圧で電源電圧の整数倍の値、ｔはφ１をＬｏ−又は
Ｈｉｇｈに固定して昇圧動作を停止した時点から■０υ
Ｔの電圧がＶ　ＤＥＴを上まわるまでの時間、そしてＩ
は昇圧回路のコンデンサーから駆動回路及び電圧検出回
路へ流れる電流となる。

（以下単に昇圧回路のコンデンサーから駆動回路へ流れ
る電流をＩＬと言い、電圧検出回路へ流れる電流を１０
と言う。）実施例２においてＣ，Ｖ、。

Ｖｌ、１０は一定で固をの値を持っているのでｔを分周
回路からの信号群ＣＬとカウンターで測定する事により
ＩＬを測定する事が可能である。

第４図実施例２の電流測定の動作を以下第５図実施例２
を示すタイムチャート図により説明する。

第４図の電流測定用制御回路７６は信号Ｒｅ５ｅｔをＨ
ｉｇｈにしカウンター７７をリセットすることで電流測
定を開始する。信号Ｒｅ５ｅｔの立ち上がり直後から信
号ＣＬｌが動作カウンター７７をカウントアツプする。

φ、は信号Ｒｅ５ｅｔの立ち下がりから１．５周期動作
した後Ｌｏ−に固定される。　（１，５周期は昇圧回路
のタイプなどで変化する。理由は後述する。）φ、が停
止した為にＶ　ＯＵＴの電圧は徐々に上昇し、やがてＶ
ＤＥＴを上まわる。電圧検出した時点で信号ＣＬＩは停
止する。以上の動作によりコンデンサーの放電時間ｔが
測定された事になる。放電時間ｔは信号ＣＬＩの周期を
ｔｃＬｌ、カウンターの内容をＣＯＡＴとすると、 ｔ　＝　ｔｃＬｌ　ｘ　ＣＤＡＴ・・−・−−−−一・
〜・・・・・−・・−−−一−−−・・−・・・■で表
わされる。したがって駆動回路へ流れ負荷で消費された
電流ＩＬは ｔ　ＣＬＩ・ＯＤＡＴ である。０式の右辺において、ＣＤＡ↑以外のパラメー
タは、全て常時一定で固有の値を持つ。したかって本発
明による実施例２の昇圧回路を設計する際にそのデータ
を制御回路に持たせる事で電流ＩＬを測定する事が可能
どなる。ただしコンデンサーの容量Ｇ及び検出電圧■１
は製造上のバラツキが発生する可能性が有る。これらの
バラツキによる電流ＩＬの測定誤差が要求される電流Ｉ
Ｌの測定精度以上の場合はＣ及び■１のデータをＰ−Ｒ
ＯＭなどに書き込む方式にすることで容易に解決出来る
。

なお、電流■しの測定力１色対値を必要とするものでな
く、単なる比較測定で良い場合はパラメーターのデータ
を制御回路に持たせる必要もなく、ましてＰ−ＲＯＭな
どにＣ及びＶｌのデータを書き込む方式を取る必要もな
い。

信号Ｒｅ５ｅｔによりカウンターにリセットをかけた直
後、φ１を１．５周期だけ動作させる理由について第７
図、第８図及び第９図を用いて以下説明する。第７図は
従来の２倍昇圧回路の動作を示す回路図、第８図は従来
の３倍昇圧回路の動作を示す回路図、及び第９図は従来
の２倍、３倍昇圧回路を実施例２の昇圧回路に使用した
場合のＶ　ＯＵＴの電圧の変化を拡大して示したタイム
チャート図である。第７図（ａｌはφ１がＨｉｇｈの状
態でコンデンサーＣ１（以下単に０１と言う）に電ａＢ
　ａ　ｔの電圧が充電される。（ｂ）はφ、がＬｏｗの
状態でＣ１に充電された電圧がコンデンサーＣ２（以下
単に０２と言う）を充電する。以上第７図（ａｌ、　（
ｂｌの状態が繰り返されるとやがてＣ２には電源Ｂａｔ
の２倍の電圧が充電される。３倍昇圧の動作も全く同様
に第８図（ａｌ、　（ｂｌの状態が繰り返されコンデン
サーＣ５に電ａＢ　ａ　ｔの３倍の電圧が充電される。

ただし端子ＧＮＤ、ＶＯＩＩＴ間に負荷が接続された場
合は、Ｖ　ＯＵＴに電源電圧の２倍、３倍の電圧は出力
されない、負荷接続時の電圧波形は２倍昇圧でかつＣＩ
と０２の容量が同一の場合、第９図ｆａｔのようになる
。以下第９図（ａｌの波形について説明する。

第９図（５）のｖ２は電源電圧の２倍の電圧である。

■、はφ、が立ち下がる直前のＶ　０ｔｌＴの電圧であ
り、第７図で説明するなら（ａｌの状態から（ｂｌの状
態へ移動する直前の０２の電圧である。このときＣ１に
は電源Ｂａｔの電圧（Ｖｚ／２）が充電されている。■
、はφ１が立ち下がった直後のＶ　ＯＵＴの電圧であり
、第７図で説明するならｆａｌの状態から（ｂｌの状態
へ移動した直後のＶ　ＯＵＴの電圧である。

Ｃ１と０２の容量が同じであるから■、は■、と■２の
中間電位である。第９図（ａｌにおいてφ１がＨｉｇｈ
のときの放電カーブとφ、がＬｏｗのときの放電カーブ
が異なるのは、負荷に電流を供給しているコンデンサー
の容量が異なるからである。つまりφ、がＬｏ−のとき
は、Ｃ１と０２が並列接続されているのに対しφ１がＨ
ｉｇｈのときはＣ２のみが負荷に電流を供給しているか
らである。電源電圧をＶＢとして以上を式にまとめると
次のようになる。

Ｖ、−２ＸＶＢ・−−−−−−−・・−・・・−・−・
・・−・−−−−一・−・−■Ｖ３　＝　　Ｘ　（Ｖｚ
　＋Ｖｓ）・−・・・・・−一−−−・−・−−一−−
−■Ｖ４−　Ｖｓ　＝　２　ｘ　（Ｖｓ　−Ｖａ）−−
−−−一・・−・・０３倍昇圧の場合Ｖ　０ＩＩＴの電
圧波形を第９図（ｂｌに示した。コノ場合にもＶＢ　、
Ｖｚ＋Ｖ＊＋Ｖａ＋Ｖｓ　に同様の関係が成り立ち、次
のようになる。

Ｖ　ｗ　−３Ｘ　ＶＢ　　−−−−−−−−−−−−−
−−−−−−−＠Ｖｚ　−Ｘ　（Ｖｚ　＋　２　Ｘ　Ｖ
ｓ）　−−−−−−−’ａ２Ｘ（Ｖａ　　Ｖｓ）−３Ｘ
（Ｖ’３　　Ｖ４）−・−・・−・■第９図（Ｃ１は２
倍昇圧回路においてφ１をＨｉｇｈで停止した場合のｖ
　ｏｕｒの電圧波形、以下ｆｄｌ　、　（ｅｌ　。

げ）はそれぞれ、２倍昇圧回路においてφ、をＬｏｗで
停止した場合、３倍昇圧回路においてφ１をＨｉｇｈで
停止した場合、２倍昇圧回路においてφ１Ｌｏｗで停止
した場合のＶ　０ＩＪＴの電圧波形である。

いずれもφ１停止後コンデンサーが放電され、Ｖ　ＯＵ
Ｔの電圧が上昇してい（様子を示している。

ところで負荷で消費される電流Ｉ１．は０式より求めな
。つまりコンデンサーの電圧がＶ、からＶ。

まで放電するまでの時間を測定することで電流ＩＬが求
まった。従って第９図（Ｃ１，（ｄｉ、　（ｅｌ及び（
「）から明らかなようにφ１停止後からＶ　ＯＵＴがＶ
ｌに達するまでの時間を測定したのでは、コンデンサー
の電圧が■２から■１まで放電するまでの時間を測定し
たことにはならない。第９図（ＣＬ　（ｄｌ、　ｔｅｌ
及び（「）中に示した点線りのように放電カーブを延長
し、Ｖ、と交わった時点から時間を測定するべきである
。つまり第９図（ｃｌにおいてはφ、が停止する時点よ
りφ１１周期分、以下＋ｄｉ、　（ｅｌ及び（ｆｌにお
いてはそれぞれ、１．５周期分、２周期分、２．５周期
分だけ前から時間測定するべきである。

〔発明の効果〕

本発明による昇圧回路は負荷で消費している電流の測定
が可能、貫通電流を最小限に抑えると同時に従来の昇圧
回路が出力することの出来る最大の昇圧能力を得る事が
出来るなどの特徴を持つ為に、従来液晶表示駆動の電源
に使用されるのみであった昇圧回路を液晶以外の負荷の
電源として使用可能となった。液晶以外の負荷をより具
体的に言うなら液晶よりインピーダンスの低い負荷、液
晶よりインピーダンスの変動が大きい負荷、及び負荷で
消費されている電流により駆動回路へフィードバックを
かける必要の有る負荷である。

【図面の簡単な説明】

第１図は本発明を示すブロック図、第２図は第１の実施
例を示すブロック図、第３図は（ａ）、　（ｂｌ。 ｔｅｌは第１の実施例のタイムチャート図、第４図は第
２の実施例を示すブロック図、第５図は第２の従来の２
倍、３倍昇圧回路の動作を示す回路図、第９図（ａｌ〜
ｆｆｌはＶ　ＯＵＴの電圧波形を示すタイムチャート図
である。 １・・・・発振回路 ２・・・・分周回路 ３・・・・電圧検出回路 ４・・・・駆動回路 ５・・・・負荷 ６・・・・昇圧回路 ７・・・・制御回路 ７１・・・・選択回路 ７２・・・・カウンター制御回路 ７３・・・・ＵＰ／Ｄ−カウンター ７４・・・・ＡＮＤゲート ７５・・・・φ１周期制御回路 ７６・・・・電流測定用制御回路 ７７・・・・カウンター φ１　・・・昇圧回路のスイッチング周期を決定する信
号 Ｖ　ＯＵＴ・・・昇圧回路の昇圧出力端子Ｄ　ＯＵＴ・
・・電圧検出回路の出力信号ＣＬ・・・分周回路の出力
信号群 Ｌ　ＣＯＮ・・・制御回路が駆動回路をコントロールす
る制御信号 ＶＤＥＴ・・・電圧検出回路の検出電圧レベルＧＮＤ・
・・・グランド 以上 出願人　セイコー電子工業株式会社 本発明をホす７０９７図 第１図 ΦＩ ＧＮＤ−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−（ａ） ＧＮＤ−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−−−−−−−−−
−（ｂ） ＧＮＤ−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−＝−−−−−−＝−−−−−−−−−−
−−−佛３図 ｅｓｅｔ ひ◇−−−−−−−−−−−−−−−−−−−−−−−
−−−−一一−−−−−−−−−−−−−−−−−−−
−−一一一−−−−−−ＶＣＥＴ　　　　−−−−−、
＝　−−−０ＬＩＴ ＣＬＩ　　　　　　　　　　　　　　　−−−一−−−
−−−−−−−第２の冥沢シｙ１をホＴフイム↑で一ト
図第５図 従来伊陸ホＴ７’ロー／７図 ”＃６図 第７図 ψ＋−Ｈｉｇｈ　　　　　　　　　　　　ψ＋＝Ｌｏｗ
（ａ）　　　　　　　　　　　　　　（ｂ）弔８図 Φ１ （ａ） φ丁 （ｂ） ＶＯＬＩＴ　　を示すタイム＋マート図第ｑ図

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２個のコンデンサー、２個のスイッチ
   ング素子から成り、昇圧信号φ＿１により前記コンデン
   サーを前記スイッチング素子が交互に切替接続し出力端
   子ＶＯＵＴへ昇圧電圧を出力する昇圧回路、前記出力端
   子ＶＯＵＴの電圧がある一定の電圧レベルＶＤＥＴより
   高いか低いかを検出し、その検出結果を出力信号ＤＯＵ
   Ｔへ出力する電圧検出回路、及び信号群ＣＬと前記出力
   信号ＤＯＵＴを入力しその結果により昇圧信号φ＿１の
   周期を変化させる制御回路から成る事を特徴とする昇圧
   回路。
2. （２）前記電圧検出回路が出力する出力信号ＤＯＵＴが
   Ｈｉｇｈレベル又はＬｏｗレベルである時間を測定する
   事により駆動回路により駆動される負荷で消費される電
   流を測定し、その測定結果により制御信号ＬＣＯＮを制
   御する事を特徴とする特許請求の範囲第１項記載の昇圧
   回路。