JP3224744B2 - 降圧型ｄｃ−ｄｃレギュレータ - Google Patents
降圧型ｄｃ−ｄｃレギュレータInfo
- Publication number
- JP3224744B2 JP3224744B2 JP17770096A JP17770096A JP3224744B2 JP 3224744 B2 JP3224744 B2 JP 3224744B2 JP 17770096 A JP17770096 A JP 17770096A JP 17770096 A JP17770096 A JP 17770096A JP 3224744 B2 JP3224744 B2 JP 3224744B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- power supply
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Description
【０００１】
【発明の属する技術分野】本発明は、ノートパソコン等
の携帯型の電子機器の電源回路に使用される降圧型ＤＣ
−ＤＣレギュレータに関し、特にＩＣ化されたリニア・
レギュレータ並の回路規模で高い変換効率を得るための
降圧型ＤＣ−ＤＣレギュレータに関する。
の携帯型の電子機器の電源回路に使用される降圧型ＤＣ
−ＤＣレギュレータに関し、特にＩＣ化されたリニア・
レギュレータ並の回路規模で高い変換効率を得るための
降圧型ＤＣ−ＤＣレギュレータに関する。
【０００２】
【従来の技術】従来、ノートパソコン等の携帯型の電子
機器においては、装置用の電源として電池が搭載されて
いる。一般的に電池の電圧は放電が進むに従って低下し
ていく。そこで電子機器内部で使用する電圧を一定に保
つために、ＤＣ−ＤＣレギュレータにより電池電圧の定
電圧化を図っている。
機器においては、装置用の電源として電池が搭載されて
いる。一般的に電池の電圧は放電が進むに従って低下し
ていく。そこで電子機器内部で使用する電圧を一定に保
つために、ＤＣ−ＤＣレギュレータにより電池電圧の定
電圧化を図っている。
【０００３】電子機器において、ＤＣ−ＤＣレギュレー
タにより電源電圧の安定化を図る場合、電子機器に搭載
した電池の電圧及びＡＣアダプタ等外部から供給される
電圧と、電子機器本体内部で使用する電圧の関係につい
ては、次の２つの場合がある。１つは、装置で使用する
電圧よりも高い電圧を電池で供給して、ＤＣ−ＤＣレギ
ュレータにより電子機器内部で使用する電圧まで電圧を
下げる方式であり、このタイプのＤＣ−ＤＣレギュレー
タを降圧型（ステップダウン型）という。他の１つは、
装置で使用する電圧よりも低い電圧を電池で供給して、
ＤＣ−ＤＣレギュレータにより電子機器内部で使用する
電圧まで電圧を上げる方式であり、このタイプのＤＣ−
ＤＣレギュレータを昇圧型（ステップアップ型）とい
う。
タにより電源電圧の安定化を図る場合、電子機器に搭載
した電池の電圧及びＡＣアダプタ等外部から供給される
電圧と、電子機器本体内部で使用する電圧の関係につい
ては、次の２つの場合がある。１つは、装置で使用する
電圧よりも高い電圧を電池で供給して、ＤＣ−ＤＣレギ
ュレータにより電子機器内部で使用する電圧まで電圧を
下げる方式であり、このタイプのＤＣ−ＤＣレギュレー
タを降圧型（ステップダウン型）という。他の１つは、
装置で使用する電圧よりも低い電圧を電池で供給して、
ＤＣ−ＤＣレギュレータにより電子機器内部で使用する
電圧まで電圧を上げる方式であり、このタイプのＤＣ−
ＤＣレギュレータを昇圧型（ステップアップ型）とい
う。
【０００４】電子機器において、降圧型ＤＣ−ＤＣレギ
ュレータを使用するか、昇圧型ＤＣ−ＤＣレギュレータ
を使用するかは、装置の消費電力、電池での運用時間、
装置サイズ、或いは装置重量等により必要に応じて決め
る。通常、ノートパソコン等の携帯型の電子機器にあっ
ては、電池の電圧が装置の要求する電圧よりも高いこと
から、殆どの場合、降圧型ＤＣ−ＤＣレギュレータが使
用される。この場合、装置内部で使用する電圧は各種あ
り、電圧の種類だけのＤＣ−ＤＣレギュレータを必要と
する。また、装置が電池で稼働するため、ＤＣ−ＤＣレ
ギュレータの効率は可能な限り高効率であることが望ま
れる。
ュレータを使用するか、昇圧型ＤＣ−ＤＣレギュレータ
を使用するかは、装置の消費電力、電池での運用時間、
装置サイズ、或いは装置重量等により必要に応じて決め
る。通常、ノートパソコン等の携帯型の電子機器にあっ
ては、電池の電圧が装置の要求する電圧よりも高いこと
から、殆どの場合、降圧型ＤＣ−ＤＣレギュレータが使
用される。この場合、装置内部で使用する電圧は各種あ
り、電圧の種類だけのＤＣ−ＤＣレギュレータを必要と
する。また、装置が電池で稼働するため、ＤＣ−ＤＣレ
ギュレータの効率は可能な限り高効率であることが望ま
れる。
【０００５】高効率のＤＣ−ＤＣレギュレータとしては
スイッチング・レギュレータが知られている。しかし、
スイッチング・レギュレータで構成することは、チョー
クコイル等の大型の回路部品を必要とし、回路の物量や
価格等の問題もある。このため携帯型の電子機器のよう
に出力電流が非常に小さなＤＣ−ＤＣレギュレータで
は、スイッチング・レギュレータはあまり使用されず、
小容量の降圧型ＤＣ−ＤＣレギュレータとして、簡便な
リニア・レギュレータ（ボルテージ・レギュレータ又は
三端子レギュレータ）の使用が一般的である。
スイッチング・レギュレータが知られている。しかし、
スイッチング・レギュレータで構成することは、チョー
クコイル等の大型の回路部品を必要とし、回路の物量や
価格等の問題もある。このため携帯型の電子機器のよう
に出力電流が非常に小さなＤＣ−ＤＣレギュレータで
は、スイッチング・レギュレータはあまり使用されず、
小容量の降圧型ＤＣ−ＤＣレギュレータとして、簡便な
リニア・レギュレータ（ボルテージ・レギュレータ又は
三端子レギュレータ）の使用が一般的である。
【０００６】特に、リニア・レギュレータは１チップに
ＩＣ化されており、価格も安い。また、リニア・レギュ
レータは、出力電力が小さい場合、効率は悪いが、物理
的に小さくでき、システム全体に占める損失の割合が小
さいため、効率の低さを十分に補うメリットがある。
ＩＣ化されており、価格も安い。また、リニア・レギュ
レータは、出力電力が小さい場合、効率は悪いが、物理
的に小さくでき、システム全体に占める損失の割合が小
さいため、効率の低さを十分に補うメリットがある。
【０００７】
【発明が解決しようとする課題】しかしながら、リニア
・レギュレータは、出力電力が小さいとはいえ、効率が
悪いことは事実である。例えば、１６Ｖ入力から３．０
Ｖの出力を得る場合、リニア・レギュレータの効率は電
圧比に等しいため２０％となり、残りの８０％は全て電
力損失となる。このためノートパソコン等の電子機器の
内部の各種の電圧毎にリニア・レギュレータを使用した
場合、全体としての電力損失が増加し、電池からの電圧
による装置の使用時間が制限される問題があった。
・レギュレータは、出力電力が小さいとはいえ、効率が
悪いことは事実である。例えば、１６Ｖ入力から３．０
Ｖの出力を得る場合、リニア・レギュレータの効率は電
圧比に等しいため２０％となり、残りの８０％は全て電
力損失となる。このためノートパソコン等の電子機器の
内部の各種の電圧毎にリニア・レギュレータを使用した
場合、全体としての電力損失が増加し、電池からの電圧
による装置の使用時間が制限される問題があった。
【０００８】本発明は、リニア・レギュレータと同等な
回路規模を実現すると同時にスイッチング・レギュレー
タ並の高効率を実現する降圧型ＤＣ−ＤＣレギュレータ
を提供することを目的とする。
回路規模を実現すると同時にスイッチング・レギュレー
タ並の高効率を実現する降圧型ＤＣ−ＤＣレギュレータ
を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、電源からの入力電源電圧Ｖ１
をそれより低い規定電圧Ｖ２に降圧して出力する降圧型
ＤＣ−ＤＣレギュレータであり、電源入力側に設けられ
た第１コンデンサ１８、電源出力側に設けられた第２コ
ンデンサ２２、第１コンデンサ１８を電源側に接続して
入力電源電圧Ｖ１により充電させ、充電後に第１コンデ
ンサ１８を電源側から切離すと同時に第２コンデンサ２
２に接続して充電電荷を転送させる切替接続を繰り返す
切替回路１５、及び第２コンデンサ２２からの出力電圧
Ｖ２を監視し、規定の出力電圧Ｖ２を維持するように切
替回路１５を制御する制御回路１７を設けたことを特徴
とする。
図である。まず本発明は、電源からの入力電源電圧Ｖ１
をそれより低い規定電圧Ｖ２に降圧して出力する降圧型
ＤＣ−ＤＣレギュレータであり、電源入力側に設けられ
た第１コンデンサ１８、電源出力側に設けられた第２コ
ンデンサ２２、第１コンデンサ１８を電源側に接続して
入力電源電圧Ｖ１により充電させ、充電後に第１コンデ
ンサ１８を電源側から切離すと同時に第２コンデンサ２
２に接続して充電電荷を転送させる切替接続を繰り返す
切替回路１５、及び第２コンデンサ２２からの出力電圧
Ｖ２を監視し、規定の出力電圧Ｖ２を維持するように切
替回路１５を制御する制御回路１７を設けたことを特徴
とする。
【００１０】本発明の降圧型ＤＣ−ＤＣレギュレータ
は、入力側の第１コンデンサ１８と出力側の第２コンデ
ンサ２２の接続を交互に切り替えて電荷を入力側から出
力側に転送し、電荷の転送切替時間を制御することで、
出力電流の変化に対し常に出力電圧を規定電圧に保つも
のであり、所謂スイッチド・キャパシタ方式の降圧型Ｄ
Ｃ−ＤＣレギュレータということができる。
は、入力側の第１コンデンサ１８と出力側の第２コンデ
ンサ２２の接続を交互に切り替えて電荷を入力側から出
力側に転送し、電荷の転送切替時間を制御することで、
出力電流の変化に対し常に出力電圧を規定電圧に保つも
のであり、所謂スイッチド・キャパシタ方式の降圧型Ｄ
Ｃ−ＤＣレギュレータということができる。
【００１１】本発明のスイッチド・キャパシタ方式の降
圧型ＤＣ−ＤＣレギュレータは、電圧を降下させる抵抗
の部分を、電荷転送の切替時間により置き換えているた
め、抵抗による電力損失は発生せず、極めて高い効率が
得られる。またスイッチング・レギュレータのようなチ
ョークコイルといった大型の回路部品を必要とせず、こ
のため回路構成が簡単であり、リニア・レギュレータと
同等のＩＣ回路による小型化と低価格化を図ることがで
きる。
圧型ＤＣ−ＤＣレギュレータは、電圧を降下させる抵抗
の部分を、電荷転送の切替時間により置き換えているた
め、抵抗による電力損失は発生せず、極めて高い効率が
得られる。またスイッチング・レギュレータのようなチ
ョークコイルといった大型の回路部品を必要とせず、こ
のため回路構成が簡単であり、リニア・レギュレータと
同等のＩＣ回路による小型化と低価格化を図ることがで
きる。
【００１２】ここで、降圧型ＤＣ−ＤＣレギュレータの
制御回路１７は、切替回路１５に切替制御信号を出力す
る発振回路２４と、第２コンデンサ２２の出力電圧Ｖ２
と基準電圧Ｖref との誤差電圧を検出し、誤差電圧が得
られている間、発振回路を動作して切替回路１５を切替
制御し、誤差電圧が零になった場合に発振回路２４の動
作を停止して切替回路１５の切替制御を停止する誤差検
出回路２８とで構成される。
制御回路１７は、切替回路１５に切替制御信号を出力す
る発振回路２４と、第２コンデンサ２２の出力電圧Ｖ２
と基準電圧Ｖref との誤差電圧を検出し、誤差電圧が得
られている間、発振回路を動作して切替回路１５を切替
制御し、誤差電圧が零になった場合に発振回路２４の動
作を停止して切替回路１５の切替制御を停止する誤差検
出回路２８とで構成される。
【００１３】発振回路２４は、入力電圧Ｖ１に応じて発
振周波数ｆが変化する電圧制御発振器（ＶＣＯ:Voltage
Controled Oscilater) ２４であり、第１コンデンサ１
８に対する電源側からの入力電源電圧Ｖ１を電圧制御発
振器２４に印加し、入力電源電圧Ｖ１に応じて発振周波
数ｆを変化させて切替回路１５の切替速度を制御する。
振周波数ｆが変化する電圧制御発振器（ＶＣＯ:Voltage
Controled Oscilater) ２４であり、第１コンデンサ１
８に対する電源側からの入力電源電圧Ｖ１を電圧制御発
振器２４に印加し、入力電源電圧Ｖ１に応じて発振周波
数ｆを変化させて切替回路１５の切替速度を制御する。
【００１４】具体的には電圧制御発振器２８は、入力電
源電圧Ｖ１の低下に応じて発振周波数ｆをリニアに増加
させて第２コンデンサ２２の出力電圧Ｖ２を規定電圧Ｖ
refに保持する。このため電池の搭載により電池からの
電圧が使用時間の経過に伴って低下していっても、電池
電圧Ｖ１の低下に影響されることなく出力電圧Ｖ２を規
定電圧Ｖref に保つことができる。
源電圧Ｖ１の低下に応じて発振周波数ｆをリニアに増加
させて第２コンデンサ２２の出力電圧Ｖ２を規定電圧Ｖ
refに保持する。このため電池の搭載により電池からの
電圧が使用時間の経過に伴って低下していっても、電池
電圧Ｖ１の低下に影響されることなく出力電圧Ｖ２を規
定電圧Ｖref に保つことができる。
【００１５】更に、第２コンデンサ２２に続いて切替回
路１５の切替制御に伴う出力電圧の変動を除去する安定
化回路を接続する。この安定化回路としては、リニア・
レギュレータを使用することが望ましい。本発明による
スイッチド・キャパシタ方式の降圧型ＤＣ−ＤＣレギュ
レータは、切替回路１５による第１コンデンサから第２
コンデンサへの電荷転送に伴なう切替時に、第２コンデ
ンサ２２側に入力電圧Ｖ１が瞬時的に現われるので、こ
の電圧変動をリニア・レギュレータを通すことで除去
し、出力電圧の安定化を図る。
路１５の切替制御に伴う出力電圧の変動を除去する安定
化回路を接続する。この安定化回路としては、リニア・
レギュレータを使用することが望ましい。本発明による
スイッチド・キャパシタ方式の降圧型ＤＣ−ＤＣレギュ
レータは、切替回路１５による第１コンデンサから第２
コンデンサへの電荷転送に伴なう切替時に、第２コンデ
ンサ２２側に入力電圧Ｖ１が瞬時的に現われるので、こ
の電圧変動をリニア・レギュレータを通すことで除去
し、出力電圧の安定化を図る。
【００１６】切替回路１５は、第１コンデンサ１８と電
源入力側との接続をオン、オフする第１スイッチ１６
と、第１コンデンサ１８と第２コンデンサ２２との間の
接続をオン、オフする第２スイッチ２０とを備える。こ
の場合、制御回路１７は、第１スイッチ１８をオンする
と同時に第２スイッチ２０をオフし、次に第１スイッチ
１８をオフすると同時に第２スイッチ２２をオンする切
替制御を交互に繰り返す。
源入力側との接続をオン、オフする第１スイッチ１６
と、第１コンデンサ１８と第２コンデンサ２２との間の
接続をオン、オフする第２スイッチ２０とを備える。こ
の場合、制御回路１７は、第１スイッチ１８をオンする
と同時に第２スイッチ２０をオフし、次に第１スイッチ
１８をオフすると同時に第２スイッチ２２をオンする切
替制御を交互に繰り返す。
【００１７】第１スイッチ１６と第２スイッチ２０は、
制御電圧の共通入力に対し一方がオンし他方がオフする
ＮチャネルとＰチャネルのＦＥＴが望ましい。
制御電圧の共通入力に対し一方がオンし他方がオフする
ＮチャネルとＰチャネルのＦＥＴが望ましい。
【００１８】
【発明の実施の形態】図２は本発明による降圧型ＤＣ−
ＤＣレギュレータの実施形態の回路ブロック図である。
図２において、本発明の降圧型ＤＣ−ＤＣレギュレータ
１０の電源入力端子１１に対しては、例えば電池１２が
接続される。また電源出力端子１５には、ノートパソコ
ン内部の回路負荷１４が接続される。電源入力端子１１
に対しては、電池１２以外にＡＣアダプタを接続するこ
とができる。
ＤＣレギュレータの実施形態の回路ブロック図である。
図２において、本発明の降圧型ＤＣ−ＤＣレギュレータ
１０の電源入力端子１１に対しては、例えば電池１２が
接続される。また電源出力端子１５には、ノートパソコ
ン内部の回路負荷１４が接続される。電源入力端子１１
に対しては、電池１２以外にＡＣアダプタを接続するこ
とができる。
【００１９】図示のように電池１２を接続した場合、電
源入力端子１１からの入力電圧Ｖ１は例えば７．５Ｖと
なる。また電源入力端子１１にＡＣアダプタを接続した
場合、入力電圧Ｖ１は例えば１７．６Ｖとなる。電源出
力端子１５の出力電圧Ｖout は例えば５Ｖであり、回路
負荷１４には例えば１０ｍＡの出力電流が流れ、したが
って負荷の消費電力は、この場合、５０ｍＷとなってい
る。
源入力端子１１からの入力電圧Ｖ１は例えば７．５Ｖと
なる。また電源入力端子１１にＡＣアダプタを接続した
場合、入力電圧Ｖ１は例えば１７．６Ｖとなる。電源出
力端子１５の出力電圧Ｖout は例えば５Ｖであり、回路
負荷１４には例えば１０ｍＡの出力電流が流れ、したが
って負荷の消費電力は、この場合、５０ｍＷとなってい
る。
【００２０】降圧型ＤＣ−ＤＣレギュレータ１０には、
第１コンデンサ１８と第２コンデンサ２２の２つが設け
られている。第１コンデンサ１８は、ＰチャネルＦＥＴ
１６を介して電源入力端子に接続されている。また第１
コンデンサ１８と第２コンデンサ２２の間には、Ｎチャ
ネルＦＥＴ２０が設けられている。ＰチャネルＦＥＴ１
６は第１のスイッチとして動作し、またＮチャネルＦＥ
Ｔ２０は第２のスイッチとして動作する。ＰチャネルＦ
ＥＴ１６とＮチャネルＦＥＴ２０のゲートには、ドライ
ブ回路２６からの切替制御信号が共通に与えられてい
る。ＦＥＴ１６，２０の切替制御を行うための制御回路
は、コンパレータ２８、電圧制御発振器（ＶＣＯ）２
４、及びドライブ回路２６で構成されている。
第１コンデンサ１８と第２コンデンサ２２の２つが設け
られている。第１コンデンサ１８は、ＰチャネルＦＥＴ
１６を介して電源入力端子に接続されている。また第１
コンデンサ１８と第２コンデンサ２２の間には、Ｎチャ
ネルＦＥＴ２０が設けられている。ＰチャネルＦＥＴ１
６は第１のスイッチとして動作し、またＮチャネルＦＥ
Ｔ２０は第２のスイッチとして動作する。ＰチャネルＦ
ＥＴ１６とＮチャネルＦＥＴ２０のゲートには、ドライ
ブ回路２６からの切替制御信号が共通に与えられてい
る。ＦＥＴ１６，２０の切替制御を行うための制御回路
は、コンパレータ２８、電圧制御発振器（ＶＣＯ）２
４、及びドライブ回路２６で構成されている。
【００２１】コンパレータ２８は誤差検出回路として動
作する。即ちコンパレータ２８の−入力端子には第２コ
ンデンサ２２側の出力電圧Ｖ２が入力され、＋入力端子
には基準電圧源３０によって所定の基準電圧Ｖref が設
定されている。コンパレータ２８はコンデンサ２２側の
出力電圧Ｖ２が基準電圧Ｖref 以下となったときＨレベ
ル出力を生じ、電圧制御発振器２４を動作状態とする。
作する。即ちコンパレータ２８の−入力端子には第２コ
ンデンサ２２側の出力電圧Ｖ２が入力され、＋入力端子
には基準電圧源３０によって所定の基準電圧Ｖref が設
定されている。コンパレータ２８はコンデンサ２２側の
出力電圧Ｖ２が基準電圧Ｖref 以下となったときＨレベ
ル出力を生じ、電圧制御発振器２４を動作状態とする。
【００２２】これに対しコンデンサ２２側の出力電圧Ｖ
２が基準電圧Ｖref を超えたときには、コンパレータ２
８の出力はＬレベルとなり、電圧制御発振器２４の動作
を停止状態とする。電圧制御発振器２４は、この実施形
態にあっては、電源入力端子１１から供給される入力電
圧Ｖ１に応じて発振周波数ｆを変化させる。図３は電圧
制御発振器２４の入力電圧Ｖ１に対する発振周波数ｆの
特性であり、入力電圧Ｖ１の低下に比例して、例えば１
００ｋＨｚから２００ｋＨｚ程度の範囲で発振周波数ｆ
を直線的に増加させる。再び図２を参照するに、電圧制
御発振器２４の発振出力はドライブ回路２６に与えら
れ、ＦＥＴ１６，２０のゲート制御のための切替制御信
号に変換される。
２が基準電圧Ｖref を超えたときには、コンパレータ２
８の出力はＬレベルとなり、電圧制御発振器２４の動作
を停止状態とする。電圧制御発振器２４は、この実施形
態にあっては、電源入力端子１１から供給される入力電
圧Ｖ１に応じて発振周波数ｆを変化させる。図３は電圧
制御発振器２４の入力電圧Ｖ１に対する発振周波数ｆの
特性であり、入力電圧Ｖ１の低下に比例して、例えば１
００ｋＨｚから２００ｋＨｚ程度の範囲で発振周波数ｆ
を直線的に増加させる。再び図２を参照するに、電圧制
御発振器２４の発振出力はドライブ回路２６に与えら
れ、ＦＥＴ１６，２０のゲート制御のための切替制御信
号に変換される。
【００２３】ドライブ回路２６は、電圧制御発振器２４
の発振周波数で決まるデューティ５０％のＬレベルとＨ
レベルをもつ切替制御信号を出力する。ドライブ回路２
６からの切替制御信号がＬレベルのときＰチャネルＦＥ
Ｔ１６がオンし、このときＮチャネルＦＥＴ２０はオフ
となる。ドライブ回路２６からの切替制御信号がＨレベ
ルに立ち上がるとＰチャネルＦＥＴ１６がオフとなり、
同時にＮチャネルＦＥＴ２０がオンとなる。
の発振周波数で決まるデューティ５０％のＬレベルとＨ
レベルをもつ切替制御信号を出力する。ドライブ回路２
６からの切替制御信号がＬレベルのときＰチャネルＦＥ
Ｔ１６がオンし、このときＮチャネルＦＥＴ２０はオフ
となる。ドライブ回路２６からの切替制御信号がＨレベ
ルに立ち上がるとＰチャネルＦＥＴ１６がオフとなり、
同時にＮチャネルＦＥＴ２０がオンとなる。
【００２４】即ち、ＦＥＴ１６，２０は電圧制御発振器
２４の発振周波数ｆで決まる発振周期Ｔとすると、その
半分の０．５Ｔの間、ＦＥＴ１６がオンして第１コンデ
ンサ１８を電源入力端子１１に接続し、入力電圧Ｖ１で
充電する。次の０．５Ｔについては、ＦＥＴ１６がオ
フ、ＦＥＴ２０がオンとなり、第１コンデンサ１８の充
電電荷を第２コンデンサ２２に転送して充電する。
２４の発振周波数ｆで決まる発振周期Ｔとすると、その
半分の０．５Ｔの間、ＦＥＴ１６がオンして第１コンデ
ンサ１８を電源入力端子１１に接続し、入力電圧Ｖ１で
充電する。次の０．５Ｔについては、ＦＥＴ１６がオ
フ、ＦＥＴ２０がオンとなり、第１コンデンサ１８の充
電電荷を第２コンデンサ２２に転送して充電する。
【００２５】このような０．５Ｔ周期ごとの第１コンデ
ンサ１８の入力電圧Ｖ１による充電と、次の０．５Ｔ周
期における第１コンデンサ１８の充電電荷の第２コンデ
ンサ２２への転送を繰り返すことになる。第２コンデン
サ２２に続いては、リニア・レギュレータ３２が設けら
れている。リニア・レギュレータ３２は、３端子レギュ
レータあるいはボルテージレギュレータと呼ばれる周知
の回路であり、出力電圧Ｖout より高めの第２コンデン
サ２２の電圧Ｖ２を入力し、抵抗成分による電圧降下に
よって例えば５ＶのＶoutを固定的に出力する。
ンサ１８の入力電圧Ｖ１による充電と、次の０．５Ｔ周
期における第１コンデンサ１８の充電電荷の第２コンデ
ンサ２２への転送を繰り返すことになる。第２コンデン
サ２２に続いては、リニア・レギュレータ３２が設けら
れている。リニア・レギュレータ３２は、３端子レギュ
レータあるいはボルテージレギュレータと呼ばれる周知
の回路であり、出力電圧Ｖout より高めの第２コンデン
サ２２の電圧Ｖ２を入力し、抵抗成分による電圧降下に
よって例えば５ＶのＶoutを固定的に出力する。
【００２６】リニア・レギュレータ３２は、後の説明で
明らかにするように、ＦＥＴ１６，２０のスイッチング
による電荷転送で第２コンデンサ２２の出力電圧Ｖ２が
変動することを除去する。図４は図２の降圧型ＤＣ−Ｄ
Ｃレギュレータ１０の動作原理を示すための等化回路図
である。図４において、図２のコンパレータ２８、電圧
制御発振器２４及びドライブ回路２６で構成される制御
回路で切替制御されるＦＥＴ１６，２０は、切替スイッ
チ３６で等化的に表わすことができる。この切替スイッ
チ３６を切替端子３８側即ち電源入力端子１１−１側に
切り替えたとき、入力電圧Ｖ１によって第１コンデンサ
１８に充電される電荷Ｑは、第１コンデンサ１８の容量
をＣ１とすると、 Ｑ＝Ｃ１Ｖ１ （１） となる。
明らかにするように、ＦＥＴ１６，２０のスイッチング
による電荷転送で第２コンデンサ２２の出力電圧Ｖ２が
変動することを除去する。図４は図２の降圧型ＤＣ−Ｄ
Ｃレギュレータ１０の動作原理を示すための等化回路図
である。図４において、図２のコンパレータ２８、電圧
制御発振器２４及びドライブ回路２６で構成される制御
回路で切替制御されるＦＥＴ１６，２０は、切替スイッ
チ３６で等化的に表わすことができる。この切替スイッ
チ３６を切替端子３８側即ち電源入力端子１１−１側に
切り替えたとき、入力電圧Ｖ１によって第１コンデンサ
１８に充電される電荷Ｑは、第１コンデンサ１８の容量
をＣ１とすると、 Ｑ＝Ｃ１Ｖ１ （１） となる。
【００２７】次に切替スイッチ３６を第２コンデンサ２
２側の切替端子４０に切り替えたとき、第１コンデンサ
１８の容量Ｃ１によって蓄えられた電荷Ｑは第２コンデ
ンサ２２に移動する。このとき電荷の総量Ｑは変化しな
いため、第２コンデンサ２２の容量をＣ２とすると Ｑ＝（Ｃ１＋Ｃ２）Ｖ２ （２） となる。したがって、出力端子１５−１，１５−２間の
出力電圧Ｖ２は次式で与えられる。
２側の切替端子４０に切り替えたとき、第１コンデンサ
１８の容量Ｃ１によって蓄えられた電荷Ｑは第２コンデ
ンサ２２に移動する。このとき電荷の総量Ｑは変化しな
いため、第２コンデンサ２２の容量をＣ２とすると Ｑ＝（Ｃ１＋Ｃ２）Ｖ２ （２） となる。したがって、出力端子１５−１，１５−２間の
出力電圧Ｖ２は次式で与えられる。
【００２８】 Ｃ１Ｖ１＝（Ｃ１＋Ｃ２）Ｖ２ （３） Ｖ２＝｛Ｃ１／（Ｃ１＋Ｃ２）｝Ｖ１ （４） この（４）式は、入力側に接続される第１コンデンサ１
８の容量Ｃ１と出力側に接続される第２コンデンサ２２
の容量Ｃ２の容量差を利用して、入力電圧Ｖ１を、必要
とする規定の出力電圧Ｖ２に変換できることを表わして
いる。
８の容量Ｃ１と出力側に接続される第２コンデンサ２２
の容量Ｃ２の容量差を利用して、入力電圧Ｖ１を、必要
とする規定の出力電圧Ｖ２に変換できることを表わして
いる。
【００２９】しかしながら実際の回路では、第１コンデ
ンサ１８の容量Ｃ１と第２コンデンサ２２の容量Ｃ２の
容量比を正確に設定することは困難である。また図２の
ような降圧型ＤＣ−ＤＣレギュレータ１０の場合、入力
電圧Ｖ１は常に一定にならない等の問題がある。更に図
４の等化回路にあっては、無負荷状態で切替スイッチ３
６の切替えを繰り返すと、第２コンデンサ２２に対する
電荷の転送による出力電圧Ｖ２は徐々に上昇し、最終的
に入力電圧Ｖ１に達することになる。
ンサ１８の容量Ｃ１と第２コンデンサ２２の容量Ｃ２の
容量比を正確に設定することは困難である。また図２の
ような降圧型ＤＣ−ＤＣレギュレータ１０の場合、入力
電圧Ｖ１は常に一定にならない等の問題がある。更に図
４の等化回路にあっては、無負荷状態で切替スイッチ３
６の切替えを繰り返すと、第２コンデンサ２２に対する
電荷の転送による出力電圧Ｖ２は徐々に上昇し、最終的
に入力電圧Ｖ１に達することになる。
【００３０】このため、図２の実施形態に示したよう
に、コンパレータ２８、電圧制御発振器２４及びドライ
ブ回路２６で構成された制御回路により切替スイッチ３
６の機能を実現するＦＥＴ１６，２０の切替動作を制御
して、第２コンデンサ２２側の出力電圧Ｖ２を一定電圧
に保つようにする。図５は図４の等化回路におけるスイ
ッチド・キャパシタを実現する回路部の等化回路であ
る。図５において、切替スイッチ３６を周波数ｆ、即ち
周期Ｔ（＝１／ｆ）で切替制御すると、切替スイッチ３
６を切替端子３８側に切り替えたときの容量Ｃ１をもつ
第１コンデンサ１８に蓄えられる電荷Ｑ１は、 Ｑ１＝Ｃ１Ｖ１ （５） となる。また切替スイッチ３６を切替端子４０に切り替
えたときの第１コンデンサ１８に蓄えられる電荷Ｑ２は Ｑ２＝Ｃ１Ｖ２ （６） となる。したがって、周期Ｔの間に切替端子３８から切
替端子４０へ移動する電荷Ｑは次式で与えられる。
に、コンパレータ２８、電圧制御発振器２４及びドライ
ブ回路２６で構成された制御回路により切替スイッチ３
６の機能を実現するＦＥＴ１６，２０の切替動作を制御
して、第２コンデンサ２２側の出力電圧Ｖ２を一定電圧
に保つようにする。図５は図４の等化回路におけるスイ
ッチド・キャパシタを実現する回路部の等化回路であ
る。図５において、切替スイッチ３６を周波数ｆ、即ち
周期Ｔ（＝１／ｆ）で切替制御すると、切替スイッチ３
６を切替端子３８側に切り替えたときの容量Ｃ１をもつ
第１コンデンサ１８に蓄えられる電荷Ｑ１は、 Ｑ１＝Ｃ１Ｖ１ （５） となる。また切替スイッチ３６を切替端子４０に切り替
えたときの第１コンデンサ１８に蓄えられる電荷Ｑ２は Ｑ２＝Ｃ１Ｖ２ （６） となる。したがって、周期Ｔの間に切替端子３８から切
替端子４０へ移動する電荷Ｑは次式で与えられる。
【００３１】 Ｑ＝Ｑ１−Ｑ２ ＝Ｃ１Ｖ１−Ｃ１Ｖ２ ＝Ｃ１（Ｖ１−Ｖ２） （７） このため、切替端子３８から切替端子４０に流れる平均
電流Ｉは Ｉ＝Ｑ／Ｔ ＝Ｃ１（Ｖ１−Ｖ２）／Ｔ （８） で表わされる。この（８）式を抵抗等化回路で書き表わ
すと、図６のように可変抵抗４２に置き換えることがで
き、可変抵抗４２の抵抗値をＲ１とすると、入力電圧Ｖ
１及び平均電流Ｉから次式のようになる。
電流Ｉは Ｉ＝Ｑ／Ｔ ＝Ｃ１（Ｖ１−Ｖ２）／Ｔ （８） で表わされる。この（８）式を抵抗等化回路で書き表わ
すと、図６のように可変抵抗４２に置き換えることがで
き、可変抵抗４２の抵抗値をＲ１とすると、入力電圧Ｖ
１及び平均電流Ｉから次式のようになる。
【００３２】 Ｒ１＝（Ｖ１−Ｖ２）／Ｉ ＝（Ｖ１−Ｖ２）／｛Ｃ１（Ｖ１−Ｖ２）／Ｔ｝ ＝Ｔ／Ｃ１ ＝１／Ｃ１・ｆ （９） この図５のスイッチド・キャパシタを抵抗に置き換えた
図６の等化回路は、入力電圧Ｖ１を負荷と直列に接続し
た可変抵抗４２の抵抗値Ｒ１とで分割することとにな
り、負荷電流に応じて直列抵抗値Ｒ１を変化させれば、
リニア・レギュレータと同じ回路機能を実現できること
が明白である。
図６の等化回路は、入力電圧Ｖ１を負荷と直列に接続し
た可変抵抗４２の抵抗値Ｒ１とで分割することとにな
り、負荷電流に応じて直列抵抗値Ｒ１を変化させれば、
リニア・レギュレータと同じ回路機能を実現できること
が明白である。
【００３３】また可変抵抗４２の抵抗値Ｒ１は、図５の
切替スイッチ３６の切替速度（切替周期）により制御さ
れることを表わしている。したがって、負荷電流に応じ
て切替スイッチ３８の切替速度（切替周期）を制御すれ
ば、リニア・レギュレータと同じ入力電圧の降圧によっ
て出力電圧を一定に保つ電圧安定化制御ができる。図６
のリニア・レギュレータにおける可変抵抗４２としての
機能を、本発明の降圧型ＤＣ−ＤＣレギュレータにおけ
るスイッチド・キャパシタ機能によって、第１コンデン
サ１８の切替スイッチ３６による接続切替時間で置き換
えているため、抵抗による電力損失は発生せず、極めて
効率のよいＤＣ−ＤＣ変換が実現できることがわかる。
このような本発明のスイッチド・キャパシタによる降圧
型ＤＣ−ＤＣレギュレータの原理に基づき、実際には図
２のような実施形態がとられている。
切替スイッチ３６の切替速度（切替周期）により制御さ
れることを表わしている。したがって、負荷電流に応じ
て切替スイッチ３８の切替速度（切替周期）を制御すれ
ば、リニア・レギュレータと同じ入力電圧の降圧によっ
て出力電圧を一定に保つ電圧安定化制御ができる。図６
のリニア・レギュレータにおける可変抵抗４２としての
機能を、本発明の降圧型ＤＣ−ＤＣレギュレータにおけ
るスイッチド・キャパシタ機能によって、第１コンデン
サ１８の切替スイッチ３６による接続切替時間で置き換
えているため、抵抗による電力損失は発生せず、極めて
効率のよいＤＣ−ＤＣ変換が実現できることがわかる。
このような本発明のスイッチド・キャパシタによる降圧
型ＤＣ−ＤＣレギュレータの原理に基づき、実際には図
２のような実施形態がとられている。
【００３４】図７のタイミングチャートは、図２の降圧
型ＤＣ−ＤＣレギュレータ１０のレギュレータ動作での
各部の信号波形である。まずコンパレータ２８の基準電
圧源３０は、リニア・レギュレータ３２による出力電圧
Ｖout より若干高めの基準電圧Ｖref を設定している。
いま、電池１２からの入力電圧Ｖ１が一定であり、第２
コンデンサ２２側の出力電圧Ｖ２がコンパレータ２８に
対する基準電圧Ｖref より低かったとする。このときコ
ンパレータ２８はＨレベル出力を生じ、電圧制御発振器
２４を動作状態とする。電圧制御発振器２４は、そのと
きの入力電圧Ｖ１に応じ、図２の特性に従った所定の発
振周波数で発振動作を行い、発振パルスをドライブ回路
２６に出力する。
型ＤＣ−ＤＣレギュレータ１０のレギュレータ動作での
各部の信号波形である。まずコンパレータ２８の基準電
圧源３０は、リニア・レギュレータ３２による出力電圧
Ｖout より若干高めの基準電圧Ｖref を設定している。
いま、電池１２からの入力電圧Ｖ１が一定であり、第２
コンデンサ２２側の出力電圧Ｖ２がコンパレータ２８に
対する基準電圧Ｖref より低かったとする。このときコ
ンパレータ２８はＨレベル出力を生じ、電圧制御発振器
２４を動作状態とする。電圧制御発振器２４は、そのと
きの入力電圧Ｖ１に応じ、図２の特性に従った所定の発
振周波数で発振動作を行い、発振パルスをドライブ回路
２６に出力する。
【００３５】ドライブ回路２６は、電圧制御発振器２４
からの発振パルスに同期した図７（Ａ）のような切替制
御信号を出力する。この切替制御信号は、電圧制御発振
器２４の発振周波数ｆに対し、周期Ｔ＝１／ｆのデュー
ティ５０％のＬレベルとＨレベルのパルス列である。ド
ライブ回路２６からの切替制御信号がＬレベルのとき、
ＴチャネルＦＥＴ１６はオン、ＮチャネルＦＥＴ２０は
オフとなり、ＦＥＴ１６を介して第１コンデンサ１８
を、そのときの出力電圧Ｖ１により充電する。
からの発振パルスに同期した図７（Ａ）のような切替制
御信号を出力する。この切替制御信号は、電圧制御発振
器２４の発振周波数ｆに対し、周期Ｔ＝１／ｆのデュー
ティ５０％のＬレベルとＨレベルのパルス列である。ド
ライブ回路２６からの切替制御信号がＬレベルのとき、
ＴチャネルＦＥＴ１６はオン、ＮチャネルＦＥＴ２０は
オフとなり、ＦＥＴ１６を介して第１コンデンサ１８
を、そのときの出力電圧Ｖ１により充電する。
【００３６】続いてドライブ回路２６からの切替制御信
号がＨレベルに立ち上がると、逆にＰチャネルＦＥＴ１
６はオフ、ＮチャネルＦＥＴ２０はオンとなり、第１コ
ンデンサ１８に充電した電荷を第２コンデンサ２２に転
送する。このときのＰチャネルＦＥＴ１６とＮチャネル
ＦＥＴ２０のオンオフ動作は、図７（Ｂ）（Ｃ）のよう
になる。
号がＨレベルに立ち上がると、逆にＰチャネルＦＥＴ１
６はオフ、ＮチャネルＦＥＴ２０はオンとなり、第１コ
ンデンサ１８に充電した電荷を第２コンデンサ２２に転
送する。このときのＰチャネルＦＥＴ１６とＮチャネル
ＦＥＴ２０のオンオフ動作は、図７（Ｂ）（Ｃ）のよう
になる。
【００３７】このため、基準電圧Ｖref を下回っていた
コンデンサ２２の出力電圧Ｖ２は、スイッチド・キャパ
シタ動作による第１コンデンサ１８から第２コンデンサ
２２に対する電荷の転送によって上昇し、出力電圧Ｖ２
が基準電圧Ｖref 以上となると、コンパレータ２８の出
力はＬレベルとなり、電圧制御発振器２４の発振動作を
停止し、ＰチャネルＦＥＴ１６をオフ、ＮチャネルＦＥ
Ｔ２０をオンの状態とする。
コンデンサ２２の出力電圧Ｖ２は、スイッチド・キャパ
シタ動作による第１コンデンサ１８から第２コンデンサ
２２に対する電荷の転送によって上昇し、出力電圧Ｖ２
が基準電圧Ｖref 以上となると、コンパレータ２８の出
力はＬレベルとなり、電圧制御発振器２４の発振動作を
停止し、ＰチャネルＦＥＴ１６をオフ、ＮチャネルＦＥ
Ｔ２０をオンの状態とする。
【００３８】このような切替動作の停止中に、回路負荷
１４に負荷電流が流れ、第２コンデンサ２２の出力電圧
Ｖ２が低下して再び基準電圧Ｖref より下がると、コン
パレータ２８の出力がＨレベルとなって、電圧制御発振
器２４の発振動作を再開し、スイッチド・キャパシタ動
作による出力電圧Ｖ２の回復を図る。電圧制御発振器２
４の発振パルスに基づいたＦＥＴ１６，２０の切替制御
によるスイッチド・キャパシタ動作の際、第１コンデン
サ１８の電圧は図７（Ｄ）のように、ＰチャネルＦＥＴ
１６がオンしたとき入力電圧Ｖ１まで充電され、次にＮ
チャネルＦＥＴ２０がオンとなったときにコンパレータ
２８の基準電圧Ｖrefまで放電する電圧変化を生ずる。
１４に負荷電流が流れ、第２コンデンサ２２の出力電圧
Ｖ２が低下して再び基準電圧Ｖref より下がると、コン
パレータ２８の出力がＨレベルとなって、電圧制御発振
器２４の発振動作を再開し、スイッチド・キャパシタ動
作による出力電圧Ｖ２の回復を図る。電圧制御発振器２
４の発振パルスに基づいたＦＥＴ１６，２０の切替制御
によるスイッチド・キャパシタ動作の際、第１コンデン
サ１８の電圧は図７（Ｄ）のように、ＰチャネルＦＥＴ
１６がオンしたとき入力電圧Ｖ１まで充電され、次にＮ
チャネルＦＥＴ２０がオンとなったときにコンパレータ
２８の基準電圧Ｖrefまで放電する電圧変化を生ずる。
【００３９】したがって、ＮチャネルＦＥＴ２０がオン
した瞬間の電圧は入力電圧Ｖ１に等しく、その後に第１
コンデンサ１８から第２コンデンサ２２に対する放電に
よって基準電圧Ｖref まで低下する。このため、第２コ
ンデンサ２２の出力電圧Ｖ２をそのまま回路負荷１４に
出力した場合、過渡的に入力電圧Ｖ１が出力側に現われ
ることがある。
した瞬間の電圧は入力電圧Ｖ１に等しく、その後に第１
コンデンサ１８から第２コンデンサ２２に対する放電に
よって基準電圧Ｖref まで低下する。このため、第２コ
ンデンサ２２の出力電圧Ｖ２をそのまま回路負荷１４に
出力した場合、過渡的に入力電圧Ｖ１が出力側に現われ
ることがある。
【００４０】このようなスイッチド・キャパシタにおい
て入力電圧Ｖ１が過渡的に出力に現われることを防止す
るため、第２コンデンサ２２に続いてリニア・レギュレ
ータ３２を設け、入力電圧Ｖ１が過渡的に出力側にその
まま現われてしまうことによる出力電圧の変動を防止し
て安定化を図る。このスイッチド・キャパシタにおける
入力電圧Ｖ１の過渡的な出力側への出現を防止する安定
化回路としては、リニア・レギュレータ３２以外に適宜
の抑圧回路を用いることができるが、汎用のリニア・レ
ギュレータ３２を適用することが、簡単な回路構成で回
路規模を小さくできることから有利である。
て入力電圧Ｖ１が過渡的に出力に現われることを防止す
るため、第２コンデンサ２２に続いてリニア・レギュレ
ータ３２を設け、入力電圧Ｖ１が過渡的に出力側にその
まま現われてしまうことによる出力電圧の変動を防止し
て安定化を図る。このスイッチド・キャパシタにおける
入力電圧Ｖ１の過渡的な出力側への出現を防止する安定
化回路としては、リニア・レギュレータ３２以外に適宜
の抑圧回路を用いることができるが、汎用のリニア・レ
ギュレータ３２を適用することが、簡単な回路構成で回
路規模を小さくできることから有利である。
【００４１】次に、電源として電池１２を使用している
ような場合には、使用時間の経過に伴って電池１２から
の入力電圧Ｖ１が徐々に低下するようになる。このよう
な電池１２の消耗による入力電圧Ｖ１の低下に対し、電
圧制御発振器２４は図２の特性に従って発振周波数ｆ２
を増加させる。即ち、入力電圧Ｖ１が低下すると第１コ
ンデンサ１８の容量Ｃ１に蓄えられる電荷Ｑの量が、
（１）式から明らかなように減少する。そこで電圧制御
発振器２４による発振周波数ｆを入力電圧Ｖ１の減少分
だけ増加させ、単位時間当たりの転送電荷量Ｑを増加さ
せる。
ような場合には、使用時間の経過に伴って電池１２から
の入力電圧Ｖ１が徐々に低下するようになる。このよう
な電池１２の消耗による入力電圧Ｖ１の低下に対し、電
圧制御発振器２４は図２の特性に従って発振周波数ｆ２
を増加させる。即ち、入力電圧Ｖ１が低下すると第１コ
ンデンサ１８の容量Ｃ１に蓄えられる電荷Ｑの量が、
（１）式から明らかなように減少する。そこで電圧制御
発振器２４による発振周波数ｆを入力電圧Ｖ１の減少分
だけ増加させ、単位時間当たりの転送電荷量Ｑを増加さ
せる。
【００４２】即ち、図６の可変抵抗４２に置き換えた等
化回路における（９）式で周波数ｆを増加させること
で、実質的に抵抗値Ｒ１を下げる。出力電圧は抵抗値Ｒ
１と負荷抵抗の分割でで決まることから、抵抗値Ｒ１を
下げることで、入力電圧Ｖ１の低下に対し回路負荷１４
に供給する出力電圧を一定に保つように制御する。この
結果、電池１２からの電圧Ｖ１がコンパレータ２８の基
準電圧Ｖref に下がるまで、スイッチド・キャパシタ動
作による安定した出力電圧Ｖout の出力動作を継続する
ことができる。
化回路における（９）式で周波数ｆを増加させること
で、実質的に抵抗値Ｒ１を下げる。出力電圧は抵抗値Ｒ
１と負荷抵抗の分割でで決まることから、抵抗値Ｒ１を
下げることで、入力電圧Ｖ１の低下に対し回路負荷１４
に供給する出力電圧を一定に保つように制御する。この
結果、電池１２からの電圧Ｖ１がコンパレータ２８の基
準電圧Ｖref に下がるまで、スイッチド・キャパシタ動
作による安定した出力電圧Ｖout の出力動作を継続する
ことができる。
【００４３】図８は本発明による降圧型ＤＣ−ＤＣレギ
ュレータの他の実施形態であり、図２の電圧制御発振器
２４の代わりに固定発振周波数のクロック発振器４４を
使用したことを特徴とする。クロック発振器４４は、第
２コンデンサ２２側の出力電圧Ｖ１が基準電圧源３０に
よる基準電圧Ｖref を下回ったときのＨレベル出力を受
けて発振動作を行い、ドライブ回路２６を介したＦＥＴ
１６，２０の切替制御による第１コンデンサ１８のスイ
ッチド・キャパシタ機能による第２コンデンサ２２の電
荷転送で、低下している出力電圧Ｖ２を回復させる。
ュレータの他の実施形態であり、図２の電圧制御発振器
２４の代わりに固定発振周波数のクロック発振器４４を
使用したことを特徴とする。クロック発振器４４は、第
２コンデンサ２２側の出力電圧Ｖ１が基準電圧源３０に
よる基準電圧Ｖref を下回ったときのＨレベル出力を受
けて発振動作を行い、ドライブ回路２６を介したＦＥＴ
１６，２０の切替制御による第１コンデンサ１８のスイ
ッチド・キャパシタ機能による第２コンデンサ２２の電
荷転送で、低下している出力電圧Ｖ２を回復させる。
【００４４】出力電圧Ｖ２が基準電圧Ｖref に達する
と、コンパレータ２８の出力はＬレベルとなり、クロッ
ク発振器４４の発振動作を停止する。クロック発振器４
４の発振周波数は固定しているため、電池１２からの入
力電圧Ｖ１が低下しても発振周波数は一定であるが、出
力電圧Ｖ２を基準電圧Ｖref に回復させるためのＦＥＴ
１６，２０の切替動作により、スイッチド・キャパシタ
動作の時間が低下した分、長くなる。
と、コンパレータ２８の出力はＬレベルとなり、クロッ
ク発振器４４の発振動作を停止する。クロック発振器４
４の発振周波数は固定しているため、電池１２からの入
力電圧Ｖ１が低下しても発振周波数は一定であるが、出
力電圧Ｖ２を基準電圧Ｖref に回復させるためのＦＥＴ
１６，２０の切替動作により、スイッチド・キャパシタ
動作の時間が低下した分、長くなる。
【００４５】しかし、クロック発振器４４の発振周波数
を例えば１００ｋＨｚ〜２００ｋＨｚ程度の適宜の値に
設定しておけば、回路負荷１４に流れる負荷電流による
第２コンデンサ２２の出力電圧Ｖ２の基準電圧Ｖref か
らの低下に対し、十分にこれを補って、基準電圧Ｖref
に維持するスイッチド・キャパシタ動作が実現できる。
を例えば１００ｋＨｚ〜２００ｋＨｚ程度の適宜の値に
設定しておけば、回路負荷１４に流れる負荷電流による
第２コンデンサ２２の出力電圧Ｖ２の基準電圧Ｖref か
らの低下に対し、十分にこれを補って、基準電圧Ｖref
に維持するスイッチド・キャパシタ動作が実現できる。
【００４６】更に図２及び図８に示した本発明の降圧型
ＤＣ−ＤＣレギュレータは、スイッチング・レギュレー
タ等のようにチョークコイル等の大きな回路部品をもっ
ておらず、ＦＥＴ等の能動素子、抵抗素子、コンデンサ
素子で回路を実現することができるため、ＩＣ化が容易
である。このとき、回路規模は一般のリニア・レギュレ
ータに比べて若干増加するが、リニア・レギュレータＩ
Ｃと同等の回路規模及びコストによる実現が可能であ
る。
ＤＣ−ＤＣレギュレータは、スイッチング・レギュレー
タ等のようにチョークコイル等の大きな回路部品をもっ
ておらず、ＦＥＴ等の能動素子、抵抗素子、コンデンサ
素子で回路を実現することができるため、ＩＣ化が容易
である。このとき、回路規模は一般のリニア・レギュレ
ータに比べて若干増加するが、リニア・レギュレータＩ
Ｃと同等の回路規模及びコストによる実現が可能であ
る。
【００４７】特に図２，図８において、リニア・レギュ
レータ３２として市販のリニア・レギュレータＩＣを使
用し、リニア・レギュレータ３２を除く回路部分をＩＣ
化することで、少ない回路規模で低価格のＩＣチップを
提供することができる。尚、本発明のスイッチド・キャ
パシタを用いた降圧型ＤＣ−ＤＣレギュレータは、実施
形態で示した数値による限定は受けない。
レータ３２として市販のリニア・レギュレータＩＣを使
用し、リニア・レギュレータ３２を除く回路部分をＩＣ
化することで、少ない回路規模で低価格のＩＣチップを
提供することができる。尚、本発明のスイッチド・キャ
パシタを用いた降圧型ＤＣ−ＤＣレギュレータは、実施
形態で示した数値による限定は受けない。
【００４８】
【発明の効果】以上説明してきたように本発明によれ
ば、入力側の第１コンデンサと出力側の第２コンデンサ
の接続を交互に切り替えて電荷を入力側から出力側に転
送し、電荷の転送切替時間を制御することで出力電流の
変化に対し常に出力電圧を規定電圧に保つことができ、
電圧を降下させる従来のリニア・レギュレータにおける
抵抗の部分をコンデンサによる電荷転送の切替時間によ
り置き換えているため、抵抗による電力損失は発生せ
ず、極めて高い効率が得られ、ノートパソコン等の携帯
型の電子機器の電源回路に使用した場合、電池を効率よ
く使用して、電池による機器の使用時間を延ばすことが
できる。
ば、入力側の第１コンデンサと出力側の第２コンデンサ
の接続を交互に切り替えて電荷を入力側から出力側に転
送し、電荷の転送切替時間を制御することで出力電流の
変化に対し常に出力電圧を規定電圧に保つことができ、
電圧を降下させる従来のリニア・レギュレータにおける
抵抗の部分をコンデンサによる電荷転送の切替時間によ
り置き換えているため、抵抗による電力損失は発生せ
ず、極めて高い効率が得られ、ノートパソコン等の携帯
型の電子機器の電源回路に使用した場合、電池を効率よ
く使用して、電池による機器の使用時間を延ばすことが
できる。
【００４９】またスイッチング・レギュレータのような
チョークコイルといった大型の回路部品を必要とせず、
このため回路構成が簡単であり、リニア・レギュレータ
と同様なＩＣ化による小型化と低価格化を図ることがで
きる。
チョークコイルといった大型の回路部品を必要とせず、
このため回路構成が簡単であり、リニア・レギュレータ
と同様なＩＣ化による小型化と低価格化を図ることがで
きる。
【図１】本発明の原理説明図
【図２】本発明の実施形態の回路ブロック図
【図３】図１の電圧制御発振器の入力電圧に対する発振
周波数の特性図
周波数の特性図
【図４】図２の実施形態の等化回路図
【図５】図２のスイッチド・キャパシタの等化回路図
【図６】図４のスイッチド・キャパシタを可変抵抗に置
き換えた等化回路図
き換えた等化回路図
【図７】図２の切替制御のタイミングチャート
【図８】本発明の他の実施形態の回路ブロック図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小澤 秀清 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平６−197523（ＪＰ，Ａ) 特開 昭60−254650（ＪＰ，Ａ) 実開 平１−147685（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/07
Claims (9)
- 【請求項１】電源からの入力電源電圧をそれより低い規
定電圧に降圧して出力する降圧型ＤＣ−ＤＣレギュレー
タに於いて、 電源入力側に設けられた第１コンデンサと、 電源出力側に設けられた第２コンデンサと、 前記第１コンデンサを前記電源側に接続して入力電源電
圧により充電させ、該充電後に前記第１コンデンサを前
記電源側から切り離すと同時に前記第２コンデンサに接
続して充電電荷を転送させる切替接続を繰り返す切替回
路と、 前記第２コンデンサからの出力電圧を監視し、規定の出
力電圧を維持するように前記切替回路を制御する制御回
路と、 を設け、 前記切替回路は切替制御信号を出力する発振回路を備
え、 前記発振回路は、入力電圧に応じて発振周波数が変化す
る電圧制御発振器であり、前記第１コンデンサに対する
電源側からの入力電源電圧を前記電圧制御発振器に印加
し、入力電源電圧に応じて発振周波数を変化させて前記
切替回路の切替速度を制御する ことを特徴とする降圧型
ＤＣ−ＤＣレギュレータ。 - 【請求項２】請求項１記載の降圧型ＤＣ−ＤＣレギュレ
ータに於いて、前記制御回路は更に、 前記第２コンデンサの出力電圧と基準電圧との誤差電圧
を検出し、該誤差電圧が得られている間、前記発振回路
を動作して前記切替回路を切替制御し、誤差電圧が零に
なった場合に前記発振回路の動作を停止して前記切替回
路の切替制御を停止する誤差検出回路、 を備えたことを特徴とする降圧型ＤＣ−ＤＣレギュレー
タ。 - 【請求項３】請求項２記載の降圧型ＤＣ−ＤＣレギュレ
ータに於いて、前記電圧制御発振回路は、入力電源電圧
の低下に応じて発振周波数を増加させて前記第２コンデ
ンサの出力電圧を規定電圧に保持することを特徴とする
降圧型ＤＣ−ＤＣレギュレータ。 - 【請求項４】請求項１記載の降圧型ＤＣ−ＤＣレギュレ
ータに於いて、前記第２コンデンサに続いて前記切替回
路の切替制御に伴う出力電圧の変動を除去する安定化回
路を設けたことを特徴とする降圧型ＤＣ−ＤＣレギュレ
ータ。 - 【請求項５】請求項４記載の降圧型ＤＣ−ＤＣレギュレ
ータに於いて、前記安定化回路としてリニア・レギュレ
ータを使用したことを特徴とする降圧型ＤＣ−ＤＣレギ
ュレータ。 - 【請求項６】請求項１記載の降圧型ＤＣ−ＤＣレギュレ
ータに於いて、前記切替回路は、前記第１コンデンサと
電源入力側との接続をオン、オフする第１スイッチと、
前記第１コンデンサと第２コンデンサとの間の接続をオ
ン、オフする第２スイッチとを備え、前記制御回路は、
前記第１スイッチをオンすると同時に第２スイッチをオ
フし、前記第１スイッチをオフすると同時に前記第２ス
イッチをオンとする切替制御を行うことを特徴とする降
圧型ＤＣ−ＤＣレギュレータ。 - 【請求項７】請求項１記載の降圧型ＤＣ−ＤＣレギュレ
ータに於いて、前記第１スイッチと第２スイッチは、制
御電圧の共通入力に対し一方がオンし、他方がオフする
ＮチャネルとＰチャネルのＦＥＴとしたことを特徴とす
る降圧型ＤＣ−ＤＣレギュレータ。 - 【請求項８】電源入力側に設けられた第１コンデンサ
と、電源出力側に設けられた第２コンデンサと、前記第
１コンデンサを前記電源側に接続して入力電源電圧によ
り充電させ、該充電後に前記第１コンデンサを前記電源
側から切り離すと同時に前記第２コンデンサに接続して
充電電荷を転送させる切替接続を繰り返す切替回路を有
し、電源からの入力電源電圧をそれより低い規定電圧に
降圧して出力する降圧型ＤＣ−ＤＣレギュレータのため
の制御回路に於いて、 前記第２コンデンサからの出力電圧を監視し、規定の出
力電圧を維持するように前記切替回路を制御する手段を
有し、 前記切替回路は切替制御信号を出力する発振回路を備
え、 該発振回路は、入力電圧に応じて発振周波数が変化する
電圧制御発振器であり、前記第１コンデンサに対する電
源側からの入力電源電圧を前記電圧制御発振器に印加
し、入力電源電圧に応じて発振周波数を変化させて前記
切替回路の切替速度を制御することを特徴とする制御回
路。 - 【請求項９】請求項８記載の制御回路に於いて、前記制御回路は更に、 前記第２コンデンサの出力電圧と基準電圧との誤差電圧
を検出し、該誤差電圧が得られている間、前記発振回路
を動作して前記切替回路を切替制御し、該誤差電圧が零
になった場合に前記発振回路の動作を停止して前記切替
回路の切替制御を停止する誤差検出回路、 を備えたことを特徴とする制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17770096A JP3224744B2 (ja) | 1996-07-08 | 1996-07-08 | 降圧型ｄｃ−ｄｃレギュレータ |
| US08/783,003 US5717318A (en) | 1996-07-08 | 1997-01-14 | Step-down type DC-DC regulator |
| EP97304758A EP0818875B1 (en) | 1996-07-08 | 1997-07-01 | Step-down type DC-DC regulator |
| DE69735572T DE69735572T2 (de) | 1996-07-08 | 1997-07-01 | Gleichstrom-Gleichstrom Abwärtsspannungsregler |
| CN97114586A CN1059056C (zh) | 1996-07-08 | 1997-07-07 | 降压型直流－直流调节器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17770096A JP3224744B2 (ja) | 1996-07-08 | 1996-07-08 | 降圧型ｄｃ−ｄｃレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1028371A JPH1028371A (ja) | 1998-01-27 |
| JP3224744B2 true JP3224744B2 (ja) | 2001-11-05 |
Family
ID=16035583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17770096A Expired - Lifetime JP3224744B2 (ja) | 1996-07-08 | 1996-07-08 | 降圧型ｄｃ−ｄｃレギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5717318A (ja) |
| EP (1) | EP0818875B1 (ja) |
| JP (1) | JP3224744B2 (ja) |
| CN (1) | CN1059056C (ja) |
| DE (1) | DE69735572T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| UA44941C2 (uk) | 1998-08-31 | 2002-03-15 | Інфінеон Текнолоджіз Аг | Енергопостачальний пристрій і схемний пристрій, що містить такий енергопостачальний пристрій |
| US6320770B1 (en) * | 1998-09-30 | 2001-11-20 | U.S. Philips Corporation | Data processing device and method for the voltage supply of same |
| WO2000031864A1 (de) * | 1998-11-19 | 2000-06-02 | Infineon Technologies Ag | Energieversorgungseinrichtung und schaltungsanordnung mit dieser energieversorgungseinrichtung |
| JP3487780B2 (ja) * | 1999-03-01 | 2004-01-19 | 株式会社岡村研究所 | 接続切り換え制御キャパシタ電源装置 |
| EP1190480B1 (en) | 1999-06-25 | 2004-11-17 | The Board of Trustees of the University of Illinois | Dynamically-switched power converter |
| EP1216495B1 (en) * | 1999-07-27 | 2009-04-01 | Alfred E. Mann Foundation | Voltage control circuitry for charging output capacitor |
| JP3656495B2 (ja) * | 2000-01-25 | 2005-06-08 | セイコーエプソン株式会社 | Ｄｃ−ｄｃ昇圧方法及びそれを用いた電源回路 |
| MXPA02009147A (es) * | 2000-03-22 | 2003-03-12 | Univ Illinois | Convertidor de energia de bomba de carga regulada, basado dinamicamente en un ultra-capacitor. |
| TW533667B (en) * | 2000-08-31 | 2003-05-21 | Univ Illinois | Multiple output dynamically regulated charge pump power converter |
| US6867638B2 (en) * | 2002-01-10 | 2005-03-15 | Silicon Storage Technology, Inc. | High voltage generation and regulation system for digital multilevel nonvolatile memory |
| EP1367702B1 (en) * | 2002-05-27 | 2008-07-30 | Bernafon AG | Power supply arrangement |
| DE10232677A1 (de) * | 2002-07-18 | 2004-02-05 | Infineon Technologies Ag | Schaltregler mit dynamischer Strombegrenzung und Ansteuerschaltung dafür |
| JP2004173460A (ja) * | 2002-11-22 | 2004-06-17 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータ、半導体集積回路装置、及び電子機器 |
| US6836101B2 (en) | 2002-12-05 | 2004-12-28 | Comarco Wireless Technologies, Inc. | Tip having active circuitry |
| JP4371769B2 (ja) * | 2003-10-27 | 2009-11-25 | 株式会社ルネサステクノロジ | 半導体回路デバイス及びデータ処理システム |
| US9153960B2 (en) | 2004-01-15 | 2015-10-06 | Comarco Wireless Technologies, Inc. | Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices |
| US7190210B2 (en) * | 2004-03-25 | 2007-03-13 | Integral Wave Technologies, Inc. | Switched-capacitor power supply system and method |
| US7239194B2 (en) * | 2004-03-25 | 2007-07-03 | Integral Wave Technologies, Inc. | Trench capacitor power supply system and method |
| JP2005287275A (ja) * | 2004-03-31 | 2005-10-13 | Honda Motor Co Ltd | 電源装置 |
| US7372318B2 (en) | 2004-07-26 | 2008-05-13 | Honeywell International Inc. | Precision, low drift, stacked voltage reference |
| US7161409B2 (en) | 2004-07-26 | 2007-01-09 | Honeywell International Inc. | Precision, low drift, closed loop voltage reference |
| DE102004056415A1 (de) | 2004-11-23 | 2006-05-24 | Robert Bosch Gmbh | Integrierter Schaltkreis |
| US7298121B2 (en) * | 2005-04-21 | 2007-11-20 | Adc Dsl Systems, Inc. | Circuit and method for increasing the stability of switch-mode power supplies |
| DE102005032085A1 (de) * | 2005-07-08 | 2007-01-18 | Siemens Ag | Vorrichtung zur Leistungsverringerung beim Betrieb einer induktiven Last |
| JP4421536B2 (ja) | 2005-09-09 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| CN101313263B (zh) * | 2005-11-23 | 2010-11-03 | 艾利森电话股份有限公司 | 同步整流电源变换器用的预偏置电路 |
| CN100582990C (zh) * | 2005-12-27 | 2010-01-20 | 深圳Tcl新技术有限公司 | 稳压电路 |
| DE102007025323A1 (de) | 2007-05-31 | 2008-12-11 | Infineon Technologies Ag | Verfahren zur Regelung einer Ausgangsspannung und Spannungsregler |
| US7884579B2 (en) * | 2007-10-26 | 2011-02-08 | Alliant Techsystems Inc. | Energy capture circuit |
| KR101155620B1 (ko) * | 2008-09-22 | 2012-06-14 | 후지쯔 가부시끼가이샤 | 전원 제어 회로, 전원 장치, 및 전원 제어 장치의 제어 방법 |
| WO2013004019A1 (en) * | 2011-07-07 | 2013-01-10 | City University Of Hong Kong | Dc link module for reducing dc link capacitance |
| US20140042970A1 (en) * | 2012-08-08 | 2014-02-13 | Yuri Grigoryants | Integrated charger system |
| JP5998739B2 (ja) * | 2012-08-20 | 2016-09-28 | 富士通株式会社 | レギュレータ装置 |
| JP6082969B2 (ja) * | 2013-04-19 | 2017-02-22 | 国立研究開発法人宇宙航空研究開発機構 | Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ |
| CN103715649B (zh) * | 2013-12-20 | 2017-04-19 | 华为技术有限公司 | 一种直流防护电路及网络设备 |
| KR102211167B1 (ko) * | 2014-08-14 | 2021-02-02 | 삼성전자주식회사 | 바디 바이어스 전압 생성기 및 이를 포함하는 시스템-온-칩 |
| US11500405B2 (en) * | 2020-04-23 | 2022-11-15 | Cirrus Logic, Inc. | Voltage regulator circuitry |
| US11893931B2 (en) * | 2021-11-05 | 2024-02-06 | Samsung Electronics Co., Ltd. | Electronic device including power supply circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS579275A (en) * | 1981-04-15 | 1982-01-18 | Hitachi Koki Co Ltd | Soft starting circuit for motor |
| JPS6292512A (ja) * | 1985-10-18 | 1987-04-28 | Hitachi Ltd | 可変係数回路 |
| US4674024A (en) * | 1986-06-05 | 1987-06-16 | Westinghouse Electric Corp. | High voltage modular inverter and control system thereof |
| JPH05137320A (ja) * | 1991-11-15 | 1993-06-01 | Fuji Electric Co Ltd | 電圧発生回路 |
| US5390101A (en) * | 1994-01-04 | 1995-02-14 | Motorola, Inc. | Flyback power supply having a VCO controlled switching rate |
| US5414614A (en) * | 1994-06-06 | 1995-05-09 | Motorola, Inc. | Dynamically configurable switched capacitor power supply and method |
-
1996
- 1996-07-08 JP JP17770096A patent/JP3224744B2/ja not_active Expired - Lifetime
-
1997
- 1997-01-14 US US08/783,003 patent/US5717318A/en not_active Expired - Lifetime
- 1997-07-01 EP EP97304758A patent/EP0818875B1/en not_active Expired - Lifetime
- 1997-07-01 DE DE69735572T patent/DE69735572T2/de not_active Expired - Lifetime
- 1997-07-07 CN CN97114586A patent/CN1059056C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69735572T2 (de) | 2006-12-28 |
| DE69735572D1 (de) | 2006-05-18 |
| EP0818875B1 (en) | 2006-03-29 |
| JPH1028371A (ja) | 1998-01-27 |
| CN1182973A (zh) | 1998-05-27 |
| EP0818875A3 (en) | 1999-02-03 |
| CN1059056C (zh) | 2000-11-29 |
| US5717318A (en) | 1998-02-10 |
| EP0818875A2 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224744B2 (ja) | 降圧型ｄｃ−ｄｃレギュレータ | |
| JP3666805B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US7595616B2 (en) | Control circuit for a polarity inverting buck-boost DC-DC converter | |
| US7091711B2 (en) | Switching power supply device and switching power supply system | |
| JP3487581B2 (ja) | 電源回路それを用いた表示装置及び電子機器 | |
| USRE43414E1 (en) | Synthetic ripple regulator | |
| US6617832B1 (en) | Low ripple scalable DC-to-DC converter circuit | |
| US6912144B1 (en) | Method and apparatus for adjusting current amongst phases of a multi-phase converter | |
| JP3425900B2 (ja) | スイッチングレギュレータ | |
| US7550954B2 (en) | Method and circuit for a voltage supply for real time clock circuitry based on voltage regulated charge pump | |
| US5132895A (en) | Variable charge pumping DC-to-DC converter | |
| CN101218735A (zh) | 降压型开关调节器及其控制电路、使用了它的电子设备 | |
| CN110391744B (zh) | 混合开关电容器转换器的轻载效率改进方法及设备 | |
| JP2938958B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| EP1804368A1 (en) | Method for DC/DC conversion and DC/DC converter arrangement | |
| JP2004120940A (ja) | Ｄｃ−ｄｃコンバータ | |
| TW201115295A (en) | Low dropout regulators, DC to DC inverters and method for low dropout regulation | |
| JP2004229431A (ja) | チャージポンプ型ｄｃ／ｄｃコンバータ | |
| US9871446B2 (en) | Current mode control regulator with load resistor emulation | |
| US20090189588A1 (en) | Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| CN115053442A (zh) | 升压转换器的电流限制 | |
| US20220352816A1 (en) | Scc-based dc-dc power conversion system capable of receiving switching control adjustable by output voltage thereof, and power conversion method thereof | |
| US6040639A (en) | Circuit for improved load transient response in power supplies | |
| JP3757219B2 (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |