JPH02232743A - スイッチゲート回路変換装置 - Google Patents

スイッチゲート回路変換装置

Info

Publication number
JPH02232743A
JPH02232743A JP1054040A JP5404089A JPH02232743A JP H02232743 A JPH02232743 A JP H02232743A JP 1054040 A JP1054040 A JP 1054040A JP 5404089 A JP5404089 A JP 5404089A JP H02232743 A JPH02232743 A JP H02232743A
Authority
JP
Japan
Prior art keywords
gates
signal
circuit
switch
propagated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1054040A
Other languages
English (en)
Inventor
Takeshi Fujita
猛 藤田
Yasuo Masuda
康男 桝田
Michiaki Muraoka
村岡 道明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1054040A priority Critical patent/JPH02232743A/ja
Publication of JPH02232743A publication Critical patent/JPH02232743A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のスイッチゲートが直列に接続された回
路の論理シミュレータ用の回路変換装置に関するもので
ある。
従来の技術 従来、第1図に示される構成の回路の論理シミュレーシ
ヲンは、回路データ変換時に第2図に示される構成の回
路のようにスイッチゲートを単方向ゲートに置換して単
方向ゲートの論理シミュレーシゴン用のアルゴリズムを
用いて行っていた。
第1図の1及び2は入力端子、3及び4は出力端子、5
,6.7及び8はバッファ、9及び10はMOS }ラ
ンジスタ、11はMOS}ランジスタ9及び1oヘスイ
ソチ信号を入力するための入力端子を表し、第2図の1
及び2は入力・端子.3及び4は出力端子、5,6.7
及び8はバッ7ア、9,10.11及び12はトライス
テートゲート、13はトライステートゲート,9 , 
1 0 . 1 1及び12ヘコントロール信号を入力
するための入力端子を表している。
発明が解決しようとする課題 しかし、かかる従来の装置によれば、第2図において、
入力端子1.2及び13に信号強度F信号値1の信号が
入力したと仮定すると、i・ライステートゲート9,1
0.11及び12がONとなシ第2図のすべての回路に
信号強度F信号値1の信号が伝播する。次に、入力端子
1及び2に同時にイベントが発生し、前記入力端子1及
び2の信号が2に変化した場合、木来出力端子3及び4
には信号2が伝播するが、バッファ6の出力信号Zはト
ライステートゲート11の出力信号のため劣性となり、
信号強度F信号値1の信号が出力端子3へ伝播し、また
、バッファ6の出力信号2はトライステートゲート1o
の出力信号のため劣性となり、信号強度F信号値1の信
号が出力端子4へ伝播するというスイッチゲートの単方
向ゲートへの回路変換による誤動作が生じる。本発明は
、前記の誤動作の発生を防ぐという課題に鑑みて試され
たもので、複数のスイッチゲートが直列に接続された回
路の論理シミュレーションを行う際、誤動作の発生しな
いスイッチゲートの単方向ゲー1・への回路変換方法を
提供することを目的とする。
課題を解決するための手段 本発明は上述の問題点を解決するために、直列に接続さ
れるスイッチゲートの各ゲートについて、入力及び出力
が反対方向となる2個のトライステートゲートによる置
換と、スイノチゲーt・のスイッチ信号を前記2個のト
ライステートゲートのコントロール信号とする処理とを
行い、すべてのスイッチゲート間の接続部について、2
個の隣り合ったスイッチゲートのうちの一方のスイッチ
ゲートに相当する2個のトライステートゲートのうち一
方を▲1他方を▲2とし、他方スイッチゲートに相当す
る2個のトライステートゲートのうち一方を81他方を
82とし、トライステートゲート▲1の出力端子とトラ
イステートゲートB1の入力端子を接続し、トライステ
ートゲート▲2の入力端子とトライステートゲー}B2
の出力端子を接続するというスイッチゲート間の接続の
変換処理を行い、スイッチゲートが直列K接続されてい
る回路の論理シミュレーションを行う際、従来の単方向
ゲ,一トの論理シミュレーション方法を用いることによ
る誤動作の発生をなくすための論理ンミュレータ用の回
路変換装置である。
作用 本発明は、上述の方法によって複数のスイッゲートが直
列に接続されている回路が単方向ゲートのみの回路に変
換されるため、単方向ゲートの論理シミュレーシコンの
アルゴリズムを用いて、誤動作の発生することのない論
理シミュレーシg/が可能となる。
実施例 第3図は第2図に本発明を適用した揚合の回路変換後の
構成を示すもので、1,2.3及び4は入力端子、5,
6.7及び8はパッ7ア、9,10.11及び12はト
ライステートゲート、13はトライステートゲート9,
10.11及び12ヘコントロール信号を入力するため
の入力端子,14及び15はワイヤードドットを表して
いる。
第3図において、入力端子1.2及び13に信号強度F
信号値1の信号が入力したと仮定すると、トライステー
トゲート9,10.11及び12がONとなり,第3図
のすべての回路に信号強度F信号値1の信号が伝播する
。次に、入力端子1及び2に同時にイベントが発生し、
前記入力端子1及び2の信号が2となった揚合、バッフ
ァ6の出力信号Zがトライステートゲート9及び10と
ワイヤードドット14及び16に伝播し、バッファ6の
出力信号2がトライステートゲート12及び11とワイ
ヤードドット14及び16に伝播する。このため、ワイ
ヤードドット14及び16の出力信号は2となシ、本来
、伝播すべき信号2が出力端子3及び4に伝播する。
上記実施例に示すとシシ、複数のスイッチゲートが直列
に接続されている回路が、単方向ゲートの置換により、
単方向ゲートの論理シミュレーションのアルゴリズムで
誤動作が生じることなく処理できるという論理シミュレ
ーションの特性を向上することができた。
なお,本実施例では、入力端子に信号強度F信号値1の
信号のみを与えたが、他の信号を与えても誤動作するこ
とはない。また、本実施例以外のインバータやNOF1
回路のようにスイッチゲートが直列K接続されている回
路すべてにおいて本発?は成立する。
発明の効果 以上の説明から明らかなように、複数のスイッチゲート
が直列に接続されている回路の論理シミュレーシコンを
行う際、スイッチゲートを単方向ゲートに回路変換して
単方向ゲートの論理シミュレーションのアルゴリズムを
用いてシミュレーションを行ってもスイッチゲートには
、全く誤動作が生じることがないという効果を有するも
のである。
【図面の簡単な説明】
第1図は本発明の実施例後の動作の違いを明確にするた
めの回路の構成を示す構成図、第2図は従来のスイッチ
ゲートの回路変換方法によシ第1図の回路を変換した回
路構成を示す構成図、第3図は本発明によるスイッチゲ
ートの回路変換方法により第1図の回路を変換した回路
構成を示す構成図である。 1■2・・・・・・入力端子、3.4・・・・・・出力
端子,6.6,7.8・・・・・・バッフ7、9.10
・・・・・・MOS}ランジスタ 11・・・・・・M
 O S }ランジスタ9.10へスイッチ信号を入力
するための入力端子、14.15・・・・・ワイヤード
ドット。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名j,
2・一λ力I訪} 34−・一出B皇} 第 3 図 イ一ノ→らl3・−一人;〕諧】− 5〜8−−−ハ゛・7ファ qwj2・・一トライスデートゲ−1 !<,ts−−−ワイi’−19”,}.ずfず2・−
−L54スラ!.1り・一ト3−.,(ウ1g′+−

Claims (1)

    【特許請求の範囲】
  1. 複数のスイッチゲートが直列に接続された回路を含むシ
    ミュレーションデータをメモリから読み込む回路データ
    入力部と、前記データからスイッチゲートを検索するス
    イッチゲート検索部と、前記スイッチゲートが直列に接
    続されているか否かを判断するスイッチゲート判断部と
    、前記スイッチゲートが直列に接続されていた場合、前
    記スイッチゲートを単方向ゲートで回路変換するスイッ
    チゲート回路変換部と、前記スイッチゲートの回路変換
    後のデータをメモリに書き込む回路データ出力部とを備
    えたことを特徴とするスイッチゲート回路変換装置。
JP1054040A 1989-03-07 1989-03-07 スイッチゲート回路変換装置 Pending JPH02232743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1054040A JPH02232743A (ja) 1989-03-07 1989-03-07 スイッチゲート回路変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1054040A JPH02232743A (ja) 1989-03-07 1989-03-07 スイッチゲート回路変換装置

Publications (1)

Publication Number Publication Date
JPH02232743A true JPH02232743A (ja) 1990-09-14

Family

ID=12959481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1054040A Pending JPH02232743A (ja) 1989-03-07 1989-03-07 スイッチゲート回路変換装置

Country Status (1)

Country Link
JP (1) JPH02232743A (ja)

Similar Documents

Publication Publication Date Title
EP0254981B1 (en) Diagnostic circuit
JPH0572290A (ja) 半導体集積回路
JPH05232196A (ja) テスト回路
JPH01132980A (ja) テスト機能付電子回路装置
JPH01307815A (ja) 情報処理装置のリセット方式
JPH02232743A (ja) スイッチゲート回路変換装置
US5280596A (en) Write-acknowledge circuit including a write detector and a bistable element for four-phase handshake signalling
JP3251748B2 (ja) 半導体集積回路
JPH04176098A (ja) シフトレジスタ
JPS63128477A (ja) 回路変換による検証方式
JPS6137718B2 (ja)
JPS6339938B2 (ja)
JPH03118652A (ja) 集積回路の制御信号切換装置
JPS62265581A (ja) 半導体集積論理回路
JPS62151775A (ja) 集積回路のテスト回路
JPH06109818A (ja) テスト用回路
JPH0257990A (ja) Lsiテスト回路
JPS59161765A (ja) 論理シミユレ−タ
JPH02159634A (ja) データラッチ入出力装置
JPS6341219B2 (ja)
JPH0682148B2 (ja) テストパターン発生器
JPS59133757A (ja) シリアルデ−タ転送方法
JPH07120535A (ja) 論理回路の診断方法およびlsi回路
JPS58210576A (ja) 論理回路装置
JPH1185809A (ja) 論理回路の冗長機能部分排除合成方式