JPS63128477A - 回路変換による検証方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 論理設計の検証等において、与えられた回路に対して入
出力を逆に計算する回路を付は加えることにより、入力
と出力の一部のみ決定している場合のシミュレーション
を可能としたものである。

［産業上の利用分野］ 本発明は、電子回路の論理設計の検証に関する。

電子回路の論理設計の検証を行うためには、入力の一部
と出力の一部のみの値が決定されているときに、他の入
出力端子の値を計算する必要が多く生ずる。

しかし、現在のシミュレーション技法では、このような
ことは、極めて非能率的にしかできず、これを効率的に
算出する方式の出現が要望されている。

［従来の技術］ 従来のシミュレーション方式を第６図に示す。

図において、■は外部入力、０は外部出力、Ｍは検証対
象回路である。

図に示すように、入力■の値から出力Ｏの値を計算する
ことのみできる。

従って、■、０の一部のみが決っている場合に対の値を
計算するには、第７図のフローチャートに示すように、
値の決っていない入力端子の値を順に決め、それに対し
てシミュレーションを行い、得られた出力の値が合って
いるか否かをチェックすることを繰り返す必要がある。

［発明が解決しようとする問題点］ 従来のシミュレーションでは、入力から出力を計算する
のみであるため、出力の値が指定されても、そこから直
接計算を始めることができず、入力の値を適当に決め、
結果的に出力の値と合うか否かをチェックするしか方法
がないため、極めて処理時間を要していた。

本発明は、この従来の問題点を解消した新規な検証方式
を提供しようとするものである。

［問題点を解決するための手段］ 第１図は本発明の回路変換による検証方式の原理ブロッ
ク図を示す。

第１図（ａ）において、Ｍは検証対象回路の一つの素子
である。

Ｍ”はＭと逆の向き、即ち出力から入力を計算する回路
である。

Ｔは二つの信号の値が一致しているか否かを検出する比
較回路である。

Ａは検証対象回路の一つの素子Ｍとその逆論理回路Ｍ”
の何れを動作させるかの切換えを行う切換え手段として
のトライステートバッファ（制御により高レベル、低レ
ベルおよび高インピダンスの３状態を示すバッファ）で
ある。

トライステートバッファＡはモード信号により制御され
る。

比較回路Ｔによる比較結果の信号として、フェール信号
およびデータバリッドインが備えられている。フェール
信号とデータバリッド信号とは反対方向に伝播する。

第１図（ａｌは検証対象回路の一つの素子の回路変換を
示したもので、第１図（ｂｌにその全回路を示す。

モード信号は全素子を接続する。フェールアウト／イン
、およびデータバリッドイン／アウト信号は、入力／出
力信号と同じく素子の接続順に接続する。

［作用］ 第２図は、本発明の検証方式による処理の流れをフロー
チャートで示したものである。

第１図に示した本発明の検証回路におけるシミュレーシ
ョンの流れを以下に説明する。

（１）まず、モードを“Ｏ”とし、入力に部分的に値を
入れると、検証対象回路Ｍの部分がアクティブとなり、
入力から出力へ向ってシミュレーションが進む。

（２）次に、クロックを一つ進め、モードを“１”にし
、出力に部分的に値を入れると、逆方向回路Ｍ゛の方が
アクティブとなり、出力から入力へ逆方向にシミュレー
ションが進んでいく。その際、若しある信号線で、入力
から出力へのシミュレーション結果と矛盾した場合には
、比較手段Ｔがそれを検出し、フェールアウト（ｆａｉ
ｌ−ｏｕ　ｔ）信号を“１”にする。

（３）このフェールアウト信号につながっているＭｏが
動作し、自分の入力に対する出力として、別の値があれ
ばそれを出力して、データバリッドイン（ｄａｔａ−ｖ
ａｌｉｄ−ｉｎ）信号を“１″にする（例えば、Ｍが２
人力ＮＡＮＤゲートであるとき、Ｍｏに対する入力の一
つの値例えば“ｌ”に対し、出力は　“０”と“１”、
“１″と“０”又は“０”と“Ｏ”が存在する）。若し
、もう別の値がなければ、データバリッドイン（ｄａｔ
ａ−ｖａｌｉｄ−ｉｎ）信号をＯ″にし、自分でフェー
ルアウト（ｆａｉｌ−ｏｕｔ）信号をさらに先へ伝える
。

（４）このように処理を続け、外部入力へデータバリッ
ドアウト（ｄａｔａ−ｖａｌｉｄ−ｏｕｔ）信号“１″
が来れば、与えられた入力と出力の値に対するシミュレ
ーションが終了したことになる。データバリッドアウト
（ｄａｔａ−ｖａｌｉｄ−ｏｕｔ）信号が０′″で、外
部出力のフェールアウト（ｆａｉｌ−ｏｕｔ）信号が“
１”であれば、与えられた入出力の組合せは存在しない
ことを示す。

このように、本発明の検証方式により、外部入力の一部
と外部出力の一部が決定しているときに、他の入出力の
値をシミュレーションにより計算することができる。

最近はシミュレーション専用ハードウェアが商品化され
ており、これを利用すれば、容易に本発明の検証用回路
を実現することができ、これにより高速のシミュレーシ
ョンが可能となる。

［実施例］ 以下第３図〜第５図に示す実施例により、本発明をさら
に具体的に説明する。

第３図は、２人力ＮＡＮＤゲートに対する本発明の実施
例を示す図である。

２人力ＮＡＮＤゲートＭの出力信号と、逆論理回路Ｍ゛
に与える信号ｏｕｔ’の一致を検出する比較回路Ｔは、
ラッチ回路と排他的ＯＲ回路で構成されている。

本回路では、フェール（ｆａｉｌ）信号や、データバリ
ッド信号（ｄａｔａ−ｖａｌｉｄ）信号をクロック（ｃ
ｌｏｃｋ）ごとに変化させるようにしているが、クロッ
ク（ｃｌｏｃｋ）を取り払って、非同期な回路としても
実現できる。

第４図は、２人力ＮＡＮＤゲートの逆論理回路の状Ｓ遷
移図を示す。

第３図の２人力ＮＡＮＤゲートＭの逆論理回路Ｍ゛は、
第４図に示す状態遷移を満足するような論理回路として
実現すればよい。

第４図（Ｃ１に示す状態変化の論理条件の式中の各記号
は、（ａ）に示す回路図中の記号を、（ｂ）に示す略号
を用いて記述しである。

式中、−はＮＯＴを示し、ＡはＡＮＤを示す。

また、☆印は別記して示した論理条件が適用されること
を表す。

第５図は、二つの２人力ＮＡＮＤゲートを接続した回路
に対する本発明の実施例を示している。

図において、（ａｌはもとの回路を示し、ｆｂ）は変換
した回路を示す。

［発明の効果］ 以上説明のように本発明によれば、入出力の一部のみし
か決定していないデータに対して、ゲートレベルのシミ
ュレーションを行うことによりシミュレーションを実行
することができ、検証を効率よく行うことができ、さら
にシミュレーション専用ハードウェアの利用により高速
検証が可能となり、その実用上の効果は極めて大である
。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明による動作の流れを示すフローチャート
、 第３図は２人力ＮＡＮＤゲートに対する本発明の実施例
を示す図、 第４図は２人力ＮＡＮＤゲートの逆論理回路の状態遷移
図、 第５図は二つの２人力ＮＡＮＤゲートを接続した回路に
対する本発明の実施例を示す図、第６図は従来のシミュ
レーション方式を示す回路図、 第７図は従来のシミュレーションによる検証を示すフロ
ーチャートである。 図面において、 Ｍは検証対象回路、 Ｍ′はＭの逆論理回路、 Ｔは比較回路（手段）、 Ａはトライステートバッファ（切換え手段）、をそれぞ
れ示す。 （α）素壬回蹄 （ｂ）全回諦 本か目１＞）乗王里フ゛ロッフ図 〆　ｊ　図 第２図 千ｉＡ　＋ｏＡｄｖ。 冑：δ△ｄＶ１△ｄＶｏ△石Δ″ｉｒｏΔ（１ハｊ２Ｃ
Ｃ） ２人力ＮＡＮＤ′７°−ト／）従−謡理口蹟／）４九態
ｌ科図冨呼図 ■笥“双！れＩ言”ｏ　ｉ　ｉｔ　ｓ長徴棗のノミ、レ
ーノヨンち人ｉ〒す口顕■￥　Ｇ　図 ｕ−棗のン８工し久ノによコオ臭書正１示すフローチャ
ート蔦７図

Claims (1)

1. 【特許請求の範囲】 検証対象回路（Ｍ）に、 該検証対象回路（Ｍ）と逆方向に出力から入力を計算す
   る逆論理回路（Ｍ′）と、 検証対象回路（Ｍ）と逆論理回路（Ｍ′）の何れを動作
   させるかの切換えを行う切換え手段（Ａ）と、信号が一
   致するか否かを検出する比較手段（Ｔ）とを付加して備
   え、 外部入力の一部と外部出力の一部が決定しているとき、
   他の入出力の値をシミュレーションにより計算するよう
   構成したことを特徴とする回路変換による検証方式。