JP2676812B2 - アートワークデータの論理検証システム - Google Patents
アートワークデータの論理検証システムInfo
- Publication number
- JP2676812B2 JP2676812B2 JP63217794A JP21779488A JP2676812B2 JP 2676812 B2 JP2676812 B2 JP 2676812B2 JP 63217794 A JP63217794 A JP 63217794A JP 21779488 A JP21779488 A JP 21779488A JP 2676812 B2 JP2676812 B2 JP 2676812B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- power supply
- logic
- circuit
- artwork
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はLSIのアートワークデータの論理検証システ
ムに関し、特に、アートワークデータからトランジスタ
レベルで回路復元を行い、更に、ゲートレベルに論理合
成して論理検証を行うアートワークデータの論理検証シ
ステムに関する。
ムに関し、特に、アートワークデータからトランジスタ
レベルで回路復元を行い、更に、ゲートレベルに論理合
成して論理検証を行うアートワークデータの論理検証シ
ステムに関する。
［従来の技術］ 従来のこの種の論理検証システムは、アートワークデ
ータからトランジスタレベルでの回路復元を行い、更
に、照合データをコンパクトにするため、復元された回
路をNORゲート又はNANDゲート等のゲートレベルに論理
合成してから基本ライブラリとの論理照合を行ってい
た。
ータからトランジスタレベルでの回路復元を行い、更
に、照合データをコンパクトにするため、復元された回
路をNORゲート又はNANDゲート等のゲートレベルに論理
合成してから基本ライブラリとの論理照合を行ってい
た。
［発明が解決しようとする課題］ しかしながら、上述した従来のゲートレベルでの論理
照合は、ゲート間のネットと各ゲートの機能名について
の照合しか行われていない。このため、例えば、第５図
（ａ）に示すように、アートワークデータから復元され
た２つのインバータ回路の電源ラインがVDD1,VDD2と異
なっている場合、これを論理合成（矢印右側）しても電
源ラインの情報は現れないため、同図（ｂ）に示す照合
先の論理回路データIV1,IV2の電源ラインがVDD1とVDD2
とで逆になっていてもエラーが検出されない。このよう
に、従来のシステムでは正，負いずれかの電源ラインで
電源ラインが２種類以上ある場合、異電源チェックが行
えないという欠点があった。
照合は、ゲート間のネットと各ゲートの機能名について
の照合しか行われていない。このため、例えば、第５図
（ａ）に示すように、アートワークデータから復元され
た２つのインバータ回路の電源ラインがVDD1,VDD2と異
なっている場合、これを論理合成（矢印右側）しても電
源ラインの情報は現れないため、同図（ｂ）に示す照合
先の論理回路データIV1,IV2の電源ラインがVDD1とVDD2
とで逆になっていてもエラーが検出されない。このよう
に、従来のシステムでは正，負いずれかの電源ラインで
電源ラインが２種類以上ある場合、異電源チェックが行
えないという欠点があった。
本発明はかかる問題点に鑑みてなされたものであっ
て、電源ラインが２種類以上ある場合の異電源チェック
を行うことができるアートワークデータの論理検証シス
テムを提供することを目的とする。
て、電源ラインが２種類以上ある場合の異電源チェック
を行うことができるアートワークデータの論理検証シス
テムを提供することを目的とする。
［課題を解決するための手段］ 本発明に係るアートワークデータの論理検証システム
は、論理検証すべきアートワークデータを入力する手段
と、この手段を介して入力されたアートワークデータを
トランジスタレベルで回路復元する手段と、この手段に
よって復元された回路のうち特定の１種類の電源ライン
に接続された回路のみゲートレベルに論理合成する手段
と、この手段で論理合成された結果に基いて論理検証を
行う手段とを具備したことを特徴とする。
は、論理検証すべきアートワークデータを入力する手段
と、この手段を介して入力されたアートワークデータを
トランジスタレベルで回路復元する手段と、この手段に
よって復元された回路のうち特定の１種類の電源ライン
に接続された回路のみゲートレベルに論理合成する手段
と、この手段で論理合成された結果に基いて論理検証を
行う手段とを具備したことを特徴とする。
［作用］ 本発明によれば、アークワークデータから復元された
トランジスタレベルでの復元回路に対し、特定の電源ラ
インに接続された回路のみゲートレベルへの論理合成を
行い、異電源については論理合成を行わないので、異電
源ラインの情報がそのまま残り、異電源のチェックを行
うことができる。
トランジスタレベルでの復元回路に対し、特定の電源ラ
インに接続された回路のみゲートレベルへの論理合成を
行い、異電源については論理合成を行わないので、異電
源ラインの情報がそのまま残り、異電源のチェックを行
うことができる。
［実施例］ 以下、本発明の実施例について添付の図面を参照して
説明する。第２図は本発明の実施例に係るLSIアートワ
ークデータの検証システムの基本的なハード構成を示す
図である。このシステムはアートワーク設計用EWS（エ
ンジニアリング・ワーク・ステーション）１と回路図デ
ータを入力するための論理設計用EWS2を有している。こ
れらの出力データはネットワーク（例えば、イーサーネ
ット）６を介してホストコンピュータ３に転送される。
そして、ホストコンピュータ３内で回路復元、論理合成
及び論理照合が行われ、出力結果が上記ネットワーク６
を介してプリンタ４又はプロッタ５に出力される。
説明する。第２図は本発明の実施例に係るLSIアートワ
ークデータの検証システムの基本的なハード構成を示す
図である。このシステムはアートワーク設計用EWS（エ
ンジニアリング・ワーク・ステーション）１と回路図デ
ータを入力するための論理設計用EWS2を有している。こ
れらの出力データはネットワーク（例えば、イーサーネ
ット）６を介してホストコンピュータ３に転送される。
そして、ホストコンピュータ３内で回路復元、論理合成
及び論理照合が行われ、出力結果が上記ネットワーク６
を介してプリンタ４又はプロッタ５に出力される。
第１図に本システムの処理フローを示す。アートワー
ク設計用EWS1から出力されたアートワークデータ11は、
回路復元され（12）、更に、論理合成される（13）。論
理合成の方法はPchトランジスタとNchトランジスタのゲ
ート以外の端子が多数接続されたネットを根とし、Pch
側とNch側で夫々の電源ラインまでのネット及びゲート
の接続をツリー表現化し、前記ツリー表現データをツリ
ー構造によって合成していく方法が一般的である。つま
り、正、負各電源ラインが葉に対応する。この論理合成
はコントロールデータカード14から必要なデータを与え
ることによって行われる。従来は複数の電源ラインを含
んでいる場合、全ての電源ラインについてコントロール
データカード14からデータを与えていた。しかし、この
システムでは特定の電源ラインと異なる電源ライン、即
ち、異電源ラインについては、電源ラインとしてコント
ロールデータカード14から与えないようにしている。例
えば、復元された回路が第３図（ａ）の左側のような２
段のCMOSインバータ回路で、初段の電源ラインVDD1に対
し、後段の電源ラインVDD2が異電源である場合、VDD2に
ついては電源ラインとしての情報は与えられない。この
場合VDD2側のトランジスタの表現はツリー表現を行った
ときの葉が電源ラインに対応しないため、合成すること
ができなくなる。従って、論理合成後のデータもトラン
ジスタ表現となり、VDD2がそのまま残り、同図右側のよ
うになる。
ク設計用EWS1から出力されたアートワークデータ11は、
回路復元され（12）、更に、論理合成される（13）。論
理合成の方法はPchトランジスタとNchトランジスタのゲ
ート以外の端子が多数接続されたネットを根とし、Pch
側とNch側で夫々の電源ラインまでのネット及びゲート
の接続をツリー表現化し、前記ツリー表現データをツリ
ー構造によって合成していく方法が一般的である。つま
り、正、負各電源ラインが葉に対応する。この論理合成
はコントロールデータカード14から必要なデータを与え
ることによって行われる。従来は複数の電源ラインを含
んでいる場合、全ての電源ラインについてコントロール
データカード14からデータを与えていた。しかし、この
システムでは特定の電源ラインと異なる電源ライン、即
ち、異電源ラインについては、電源ラインとしてコント
ロールデータカード14から与えないようにしている。例
えば、復元された回路が第３図（ａ）の左側のような２
段のCMOSインバータ回路で、初段の電源ラインVDD1に対
し、後段の電源ラインVDD2が異電源である場合、VDD2に
ついては電源ラインとしての情報は与えられない。この
場合VDD2側のトランジスタの表現はツリー表現を行った
ときの葉が電源ラインに対応しないため、合成すること
ができなくなる。従って、論理合成後のデータもトラン
ジスタ表現となり、VDD2がそのまま残り、同図右側のよ
うになる。
一方、本システムでは回路図入力データとして、論理
設計用EWS2内に基本ライブラリ15の他に異電源用ライブ
ラリ16,17を有している。本データはシンボルデータ16
とトランジスタ表現されている内部回路図データ17とか
らなる。これらの基本ライブラリ15と異電源用ライブラ
リ16,17とを用いて回路図入力を行う。論理設計用EWS2
は後述する論理検証サブツールへ展開した状態の論理図
データ18を出力する。展開前後の論理図データを第３図
に（ｂ）に示す。左が展開前、右が展開後である。この
場合、内部回路を持つインバータIV2はトランジスタ表
現となり、アートワークデータ側の論理図［同図（ａ）
右図］と表現が一致する。従って、これらのデータ間で
論理照合（19）を行えば、異電源であるVDD2のラインが
照合でき、意味のある実行リスト20とエラーデータ21が
出力される。
設計用EWS2内に基本ライブラリ15の他に異電源用ライブ
ラリ16,17を有している。本データはシンボルデータ16
とトランジスタ表現されている内部回路図データ17とか
らなる。これらの基本ライブラリ15と異電源用ライブラ
リ16,17とを用いて回路図入力を行う。論理設計用EWS2
は後述する論理検証サブツールへ展開した状態の論理図
データ18を出力する。展開前後の論理図データを第３図
に（ｂ）に示す。左が展開前、右が展開後である。この
場合、内部回路を持つインバータIV2はトランジスタ表
現となり、アートワークデータ側の論理図［同図（ａ）
右図］と表現が一致する。従って、これらのデータ間で
論理照合（19）を行えば、異電源であるVDD2のラインが
照合でき、意味のある実行リスト20とエラーデータ21が
出力される。
第４図は本発明の他の実施例を示す。本実施例では、
アートワークデータに対するERCチェックにより異電源
チェックを行う。即ち、前述した実施例と同様に回路復
元12まで行う。次に、論理合成処理13を行う際に任意の
電源ラインを電源ラインとして指定せずに実行し、その
後のERCチェック（22）でトランジスタ表現部を相補性
エラーとして検出する。ERCチェックエラーデータ24に
毎回意図した部分がエラーで出ているか否かで異電源チ
ェックが容易に行える。特に、大データの中に含まれる
小数トランジスタの異電源ラインの検証を行うには大変
有効である。
アートワークデータに対するERCチェックにより異電源
チェックを行う。即ち、前述した実施例と同様に回路復
元12まで行う。次に、論理合成処理13を行う際に任意の
電源ラインを電源ラインとして指定せずに実行し、その
後のERCチェック（22）でトランジスタ表現部を相補性
エラーとして検出する。ERCチェックエラーデータ24に
毎回意図した部分がエラーで出ているか否かで異電源チ
ェックが容易に行える。特に、大データの中に含まれる
小数トランジスタの異電源ラインの検証を行うには大変
有効である。
［発明の効果］ 以上説明したように本発明は、異電源部のデータを論
理合成せずに論理検証を行うので、従来のゲートレベル
での検証ツールで異電源チェックを行うことができると
いう効果がある。しかも、本発明は新たなツールを必要
とすることがなく、容易に実現できる。
理合成せずに論理検証を行うので、従来のゲートレベル
での検証ツールで異電源チェックを行うことができると
いう効果がある。しかも、本発明は新たなツールを必要
とすることがなく、容易に実現できる。
第１図は本発明の実施例に係るアートワークデータ論理
検証システムの処理フローを示す流れ図、第２図は同シ
ステムの基本的なハード構成を示すブロック図、第３図
は同システムの処理途中で生成される回路図データを示
す図、第４図は本発明の他の実施例に係るアートワーク
データ論理検証システムの動作を示す流れ図、第５図は
従来の問題点を説明するための図である。 1;アートワーク設計用EWS、2;論理回路設計用EWS、3;ホ
ストコンピュータ、4;プリンタ、5;プロッタ、6;ネット
ワーク
検証システムの処理フローを示す流れ図、第２図は同シ
ステムの基本的なハード構成を示すブロック図、第３図
は同システムの処理途中で生成される回路図データを示
す図、第４図は本発明の他の実施例に係るアートワーク
データ論理検証システムの動作を示す流れ図、第５図は
従来の問題点を説明するための図である。 1;アートワーク設計用EWS、2;論理回路設計用EWS、3;ホ
ストコンピュータ、4;プリンタ、5;プロッタ、6;ネット
ワーク
Claims (1)
- 【請求項１】論理検証すべきアートワークデータを入力
する手段と、この手段を介して入力されたアートワーク
データをトランジスタレベルで回路復元する手段と、こ
の手段によって復元された回路のうち特定の１種類の電
源ラインに接続された回路のみゲートレベルに論理合成
する手段と、この手段で論理合成された結果に基いて論
理検証を行う手段とを具備したことを特徴とするアート
ワークデータの論理検証システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217794A JP2676812B2 (ja) | 1988-08-31 | 1988-08-31 | アートワークデータの論理検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217794A JP2676812B2 (ja) | 1988-08-31 | 1988-08-31 | アートワークデータの論理検証システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0266639A JPH0266639A (ja) | 1990-03-06 |
| JP2676812B2 true JP2676812B2 (ja) | 1997-11-17 |
Family
ID=16709834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63217794A Expired - Fee Related JP2676812B2 (ja) | 1988-08-31 | 1988-08-31 | アートワークデータの論理検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2676812B2 (ja) |
-
1988
- 1988-08-31 JP JP63217794A patent/JP2676812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0266639A (ja) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| JP2609799B2 (ja) | 順序回路の再設計方法 | |
| CN114861578B (zh) | 保持时间违例修复方法、装置、设备及存储介质 | |
| US6850880B1 (en) | High speed software driven emulator comprised of a plurality of emulation processors with an improved maintenance bus that streams data at high speed | |
| Parekhji et al. | Concurrent error detection using monitoring machines | |
| JP2676812B2 (ja) | アートワークデータの論理検証システム | |
| JP3190514B2 (ja) | レイアウトデータ生成装置及び生成方法 | |
| JPH07287054A (ja) | 集積回路制御 | |
| Yevtushenko et al. | Multi component digital circuit optimization by solving FSM equations | |
| US7107203B1 (en) | High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| Du et al. | Circuit structure and switching function verification | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPH07249062A (ja) | 論理回路の生成方法 | |
| JP2000206209A (ja) | テストシステム | |
| Rawat | Design of easily testable systems | |
| JPS62202267A (ja) | 論理検証システム | |
| JP2002251424A (ja) | レイアウト設計方法、装置、プログラム及び記録媒体 | |
| JP2850629B2 (ja) | 論理検証システム | |
| JPH01288969A (ja) | レイアウト検証方法 | |
| JPS63241653A (ja) | 回路設計図シミユレ−シヨン装置 | |
| JP2006163600A (ja) | 内部信号監視方法及び論理シミュレーション装置 | |
| JPS6224368A (ja) | 回路図プロセツサ | |
| JPH0736957A (ja) | セルライブラリ検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |