JPH02159634A - データラッチ入出力装置 - Google Patents
データラッチ入出力装置Info
- Publication number
- JPH02159634A JPH02159634A JP31372288A JP31372288A JPH02159634A JP H02159634 A JPH02159634 A JP H02159634A JP 31372288 A JP31372288 A JP 31372288A JP 31372288 A JP31372288 A JP 31372288A JP H02159634 A JPH02159634 A JP H02159634A
- Authority
- JP
- Japan
- Prior art keywords
- data latch
- input
- data
- output
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データラッチ列にラッチした複数のデータ
を先着ラッチ類に出力するデータラッチ入出力装置に関
するものである。
を先着ラッチ類に出力するデータラッチ入出力装置に関
するものである。
(従来の技術)
第2図は従来のデータラッチ入出力装置としてファース
ト・イン・ファースト・アウト・メモリを示すブロック
接続図であり、図におし)で、1は入出力側に設けられ
たバッファ、2は入力端のバッファ1を通して入力され
る入力データを、先に入力した順に格納して出力するデ
ータラッチ列で、これが複数のデータラッチ2aを直列
接続したものからなる。
ト・イン・ファースト・アウト・メモリを示すブロック
接続図であり、図におし)で、1は入出力側に設けられ
たバッファ、2は入力端のバッファ1を通して入力され
る入力データを、先に入力した順に格納して出力するデ
ータラッチ列で、これが複数のデータラッチ2aを直列
接続したものからなる。
次に動作について説明する。
まず、外部から所定の入力クロックタイミングで入力さ
れた入力データは、入力側のバッファ1を通して、各デ
ータラッチ2aに次々に一時取り込まれる。一方、この
ようにして取り込まれた各データラッチ2aのデータは
、所定の出力クロックタイミングで、入力された順に出
力データとして取り出されて、出力される。
れた入力データは、入力側のバッファ1を通して、各デ
ータラッチ2aに次々に一時取り込まれる。一方、この
ようにして取り込まれた各データラッチ2aのデータは
、所定の出力クロックタイミングで、入力された順に出
力データとして取り出されて、出力される。
従来のファースト・イン・ファースト・アウト・メモリ
は以上のように構成されているので、入力データが正し
くデータラッチ列2aで入力され、かつ所定の順序で出
力されているか否かの判定ができないなどの問題点があ
った。
は以上のように構成されているので、入力データが正し
くデータラッチ列2aで入力され、かつ所定の順序で出
力されているか否かの判定ができないなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たものであり、入力データが正しくデータラッチ列に入
力され、かつ正規に出力されているかの判定を行うこと
ができるデータラッチ入出力装置を得ることを目的とす
る。
たものであり、入力データが正しくデータラッチ列に入
力され、かつ正規に出力されているかの判定を行うこと
ができるデータラッチ入出力装置を得ることを目的とす
る。
この発明に係るデータラッチ入出力装置は、データラッ
チ列に対して、入力側に反転器を入れた診断用データラ
ッチ列を並列に入れ、この診断用データラッチ列と上記
データラッチ列の各出力の排他的論理和を排他的論理和
ゲートによって求めるような構成としたものである。
チ列に対して、入力側に反転器を入れた診断用データラ
ッチ列を並列に入れ、この診断用データラッチ列と上記
データラッチ列の各出力の排他的論理和を排他的論理和
ゲートによって求めるような構成としたものである。
(作用)
この発明における排他的論理和ゲートは、本来の入力デ
ータおよびこれの反転データを、各データラッチ列およ
び診断用データラッチ列にそれぞれ通したものを比較し
て、各出力データが一致するか否かを判定し、その判定
結果から入力データが正規に人出力されたか否かを検定
できるようにする。
ータおよびこれの反転データを、各データラッチ列およ
び診断用データラッチ列にそれぞれ通したものを比較し
て、各出力データが一致するか否かを判定し、その判定
結果から入力データが正規に人出力されたか否かを検定
できるようにする。
以下、この発明の一実施例を図について説明する。第1
図において、3は入力端に設けられた反転器、4は入力
側の反転器3で反転した上記入力データの反転入力デー
タを、先に入力した順に格納して出力する診断用データ
ラッチ列で、これが複数のデータラッチ4aを直列接続
したものからなる。そして、各データラッチ列2.4は
、それぞれ同等の特性を持ち、互いに並列に2重化接続
されている。5は排他的論理和ゲートで、最も出力側の
データラッチ2a。
図において、3は入力端に設けられた反転器、4は入力
側の反転器3で反転した上記入力データの反転入力デー
タを、先に入力した順に格納して出力する診断用データ
ラッチ列で、これが複数のデータラッチ4aを直列接続
したものからなる。そして、各データラッチ列2.4は
、それぞれ同等の特性を持ち、互いに並列に2重化接続
されている。5は排他的論理和ゲートで、最も出力側の
データラッチ2a。
4aの出力を各1の入力として取り込むものである。
次に動作を説明する。
まず、所定の入力クロックタイミングで入力された入力
データは、入力側のバッファ1を通して、各データラッ
チ2aに次々に取り込まれる。一方、このようにして取
り込まれたデータは、所定の出力クロックタイミングで
、上記入力順に出力データとして取り出される。
データは、入力側のバッファ1を通して、各データラッ
チ2aに次々に取り込まれる。一方、このようにして取
り込まれたデータは、所定の出力クロックタイミングで
、上記入力順に出力データとして取り出される。
さらに、上記入力データは反転器3にて反転された後、
各データラッチ4aに次々に取り込まれる。そして、こ
のように取り込まれたデータは、所定のクロックタイミ
ングで入力順に排他的論理和ゲート5に入力される。こ
の排他的論理和ゲート5にはデータラッチ列2からもデ
ータが入力され、これら2つのデータの排他的論理和が
とられ、両データが一致するとき、ハイレベルの信号を
出力する。このようにして、入力データが正規に入出力
されたことを判定することができる。
各データラッチ4aに次々に取り込まれる。そして、こ
のように取り込まれたデータは、所定のクロックタイミ
ングで入力順に排他的論理和ゲート5に入力される。こ
の排他的論理和ゲート5にはデータラッチ列2からもデ
ータが入力され、これら2つのデータの排他的論理和が
とられ、両データが一致するとき、ハイレベルの信号を
出力する。このようにして、入力データが正規に入出力
されたことを判定することができる。
なお、上記実施例ではデータラッチ列2゜4を2重化し
ているが、入力クロックや出力クロックの2重化を行っ
てもよく、上記実施例と同様の効果を奏する。
ているが、入力クロックや出力クロックの2重化を行っ
てもよく、上記実施例と同様の効果を奏する。
また、上記実施例ではファースト・イン・ファースト・
アウト・メモリの場合について説明したが、他のデータ
ラッチ入出力装置で1チツプ化されている、例えば符号
器/復号器等に適用してもよい。
アウト・メモリの場合について説明したが、他のデータ
ラッチ入出力装置で1チツプ化されている、例えば符号
器/復号器等に適用してもよい。
(発明の効果)
以上のように、この発明によれば診断用データラッチ列
、入力データの反転器および排他的論理和ゲートからな
る診断回路を、上記入力データの入力および出力を入力
順に行うデータラッチ入出力装置に対し2重化して接続
するように構成したので、簡単かつ安価な回路により、
上記入力および出力の動作が正規に行われているか否か
を、高精度で判定でき、信頼性の高いファースト・イン
・ファースト・アウト・メモリなどのデータラッチ入出
力装置を構成できるものが得られる効果がある。
、入力データの反転器および排他的論理和ゲートからな
る診断回路を、上記入力データの入力および出力を入力
順に行うデータラッチ入出力装置に対し2重化して接続
するように構成したので、簡単かつ安価な回路により、
上記入力および出力の動作が正規に行われているか否か
を、高精度で判定でき、信頼性の高いファースト・イン
・ファースト・アウト・メモリなどのデータラッチ入出
力装置を構成できるものが得られる効果がある。
第1図はこの発明の一実施例によるデータラッチ入出力
装置を示すブロック接続図、第2図は従来のデータラッ
チ入出力装置を示すブロック接続図である。 2はデータラッチ列、3は反転器、4は診断用データラ
ッチ列、5は排他的論理和ゲート。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 2: 3: 4: 5: データラッチ列 反転器 診r用ヂーフラッナ列 1F他的箕理和ケΣト 第2 図
装置を示すブロック接続図、第2図は従来のデータラッ
チ入出力装置を示すブロック接続図である。 2はデータラッチ列、3は反転器、4は診断用データラ
ッチ列、5は排他的論理和ゲート。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 2: 3: 4: 5: データラッチ列 反転器 診r用ヂーフラッナ列 1F他的箕理和ケΣト 第2 図
Claims (1)
- データラッチ列にラッチした複数のデータを先に入力し
たものから出力するデータラッチ入出力装置において、
上記データラッチ列に対して2重が接続され、かつ入力
側に反転器を入れた診断用データラッチ列と、この診断
用データラッチ列と上記データラッチ列とに接続されて
、これらの出力の排他的論理和をとる排他的論理和ゲー
トとを設けたことを特徴とするデータラッチ入出力装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31372288A JPH02159634A (ja) | 1988-12-14 | 1988-12-14 | データラッチ入出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31372288A JPH02159634A (ja) | 1988-12-14 | 1988-12-14 | データラッチ入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02159634A true JPH02159634A (ja) | 1990-06-19 |
Family
ID=18044729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31372288A Pending JPH02159634A (ja) | 1988-12-14 | 1988-12-14 | データラッチ入出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02159634A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173813A (ja) * | 1991-04-30 | 1993-07-13 | Internatl Business Mach Corp <Ibm> | 障害許容ロジックシステム及びロジックシステムから出力データを提供する方法 |
JP2007179450A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体集積回路 |
-
1988
- 1988-12-14 JP JP31372288A patent/JPH02159634A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05173813A (ja) * | 1991-04-30 | 1993-07-13 | Internatl Business Mach Corp <Ibm> | 障害許容ロジックシステム及びロジックシステムから出力データを提供する方法 |
JP2007179450A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体集積回路 |
JP4602246B2 (ja) * | 2005-12-28 | 2010-12-22 | 株式会社東芝 | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02159634A (ja) | データラッチ入出力装置 | |
JPH02210685A (ja) | Dramコントローラ | |
JPS62293441A (ja) | デ−タ出力方式 | |
JPS6462736A (en) | Error detecting circuit | |
SU1674255A2 (ru) | Запоминающее устройство | |
JPS601644B2 (ja) | タイミングパルス発生回路 | |
SU1667082A1 (ru) | Устройство мажорировани | |
SU598080A1 (ru) | Устройство дл контрол выполнени последовательности микрокоманд | |
JPS6428747A (en) | Microprocessor | |
JPH0687542B2 (ja) | N個の信号線を検査する方法及び装置 | |
JPS592583Y2 (ja) | 巡回符号の符号化回路 | |
JPS5953585B2 (ja) | スキヤンインアウト制御装置 | |
JPS5851360A (ja) | エラ−・チエック方式 | |
JPH05236026A (ja) | デジタル信号監視回路 | |
JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
JPH0216829A (ja) | データ受信制御方式 | |
JPH07210471A (ja) | 情報処理装置 | |
JPS6154713A (ja) | ゲ−トアレイ装置 | |
JPS55139699A (en) | Error detection system of memory unit | |
JPS5727342A (en) | Error checking system for error detecting correcting circuit | |
JPH01166238A (ja) | 出力制御回路 | |
JPH05120079A (ja) | 動作履歴記憶装置 | |
JPH021031A (ja) | 演算処理装置 | |
JPH02232743A (ja) | スイッチゲート回路変換装置 | |
JPH0369224A (ja) | Cpu間のデータ通信方式 |