JPH02228109A - 中間周波増幅器 - Google Patents
中間周波増幅器Info
- Publication number
- JPH02228109A JPH02228109A JP4893089A JP4893089A JPH02228109A JP H02228109 A JPH02228109 A JP H02228109A JP 4893089 A JP4893089 A JP 4893089A JP 4893089 A JP4893089 A JP 4893089A JP H02228109 A JPH02228109 A JP H02228109A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistance
- collector
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は中間周波増幅器に関し、特に車載用ＦＭチュー
ナ等に好適な中間周波増幅器に関する。
ナ等に好適な中間周波増幅器に関する。
［従来の技術］
第２図は従来の中間周波増幅器を示す回路図である。こ
の回路は半導体基板上に集積回路１２として構成されて
いる。
の回路は半導体基板上に集積回路１２として構成されて
いる。
即ち、ＮＰＮトランジスタＱ、、Ｑ２は差動トランジス
タ対を゛構成し、そのエミッタが共通接続されたものと
なっている。ＮＰＮ ）ランジスタＱ１のコレクタは電
源端子Ｂに接続され、ベースは入力端子Ａに接続されて
いる。ＮＰＮ）ランジスタＱ２のコレクタと電源端子Ｂ
との間には、出力負荷としての抵抗Ｒ１が接続されてい
る。このＮＰＮ）ランジスタＱ２−のベースはバイパス
端子Ｃに接続されている。ＮＰＮ）ランジスタＱ１、Ｑ
２の共通接続されたエミッタは、ＮＰＮ）ランジスタＱ
３及び抵抗ＲＱを介してアース端子Ｅに接続されている
。前記ＮＰＮ）ランジスタＱ３は定電流源を構成するも
ので、そのベースには安定化電源１１から所定のバイア
ス電圧が供給されている。
タ対を゛構成し、そのエミッタが共通接続されたものと
なっている。ＮＰＮ ）ランジスタＱ１のコレクタは電
源端子Ｂに接続され、ベースは入力端子Ａに接続されて
いる。ＮＰＮ）ランジスタＱ２のコレクタと電源端子Ｂ
との間には、出力負荷としての抵抗Ｒ１が接続されてい
る。このＮＰＮ）ランジスタＱ２−のベースはバイパス
端子Ｃに接続されている。ＮＰＮ）ランジスタＱ１、Ｑ
２の共通接続されたエミッタは、ＮＰＮ）ランジスタＱ
３及び抵抗ＲＱを介してアース端子Ｅに接続されている
。前記ＮＰＮ）ランジスタＱ３は定電流源を構成するも
ので、そのベースには安定化電源１１から所定のバイア
ス電圧が供給されている。
ＮＰＮ トランジスタＱ２のコレクタは出力用のＮＰＮ
）ランジスタＱ、！１のベースに接続されている。この
ＮＰＮ）ランジスタＱＩ５のコレクタは電源端子Ｂに接
続され、エミッタは抵抗Ｒ３を介して差動トランジスタ
対を構成するＮＰＮ）ランジスタＱ２のベースに接続さ
れると共に、抵抗Ｒ５を介してアース端子Ｅに接続され
ている。そして、このＮＰＮ）ランジスタＱ６のエミッ
タから出力端子りを介して出力が取出されるようになっ
ている。
）ランジスタＱ、！１のベースに接続されている。この
ＮＰＮ）ランジスタＱＩ５のコレクタは電源端子Ｂに接
続され、エミッタは抵抗Ｒ３を介して差動トランジスタ
対を構成するＮＰＮ）ランジスタＱ２のベースに接続さ
れると共に、抵抗Ｒ５を介してアース端子Ｅに接続され
ている。そして、このＮＰＮ）ランジスタＱ６のエミッ
タから出力端子りを介して出力が取出されるようになっ
ている。
このように構成された従来の中間周波増幅器の電圧利得
Ａｖは、次式（１）で表される。
Ａｖは、次式（１）で表される。
ここで、ｑ ；単位電荷
ｋ ；ボルツマン定数
Ｔ ；絶対温度
Ｉｏ ；ＮＰＮトランジスタＱ３のコレクタ電流
ＲＬ；抵抗Ｒｔの抵抗値
（１）式に示されるように、この中間周波増幅器の電圧
利得ＡｖはＮＰＮ）ランジスタＱ３のコレクタ電流Ｉ。
利得ＡｖはＮＰＮ）ランジスタＱ３のコレクタ電流Ｉ。
の関数として表され、このコレクタ電流Ｉ０を調整する
ことによって、電圧利得Ａｖを変更することができる。
ことによって、電圧利得Ａｖを変更することができる。
［発明が解決しようとする課題］
上述した従来の中間周波増幅器においては、電圧利得Ａ
ｖは、（１）式から明らかなように、ＮＰＮ）ランジス
タＱ３のコレクタ電流Ｉ０及び抵抗Ｒ８の抵抗値ＲＬ等
の回路定数によって定められる。従って、この中間周波
増幅器が各所に使用されているＦＭチェーナセット等に
おいて、電圧利得Ａｖを変更する必要が生じた場合には
、この電圧利得Ａｖが固定された一品種の半導体集積回
路では対応することができず、所望する電圧利得Ａｖを
有する別品種の半導体集積回路を新たに設計する必要が
あるという問題点がある。
ｖは、（１）式から明らかなように、ＮＰＮ）ランジス
タＱ３のコレクタ電流Ｉ０及び抵抗Ｒ８の抵抗値ＲＬ等
の回路定数によって定められる。従って、この中間周波
増幅器が各所に使用されているＦＭチェーナセット等に
おいて、電圧利得Ａｖを変更する必要が生じた場合には
、この電圧利得Ａｖが固定された一品種の半導体集積回
路では対応することができず、所望する電圧利得Ａｖを
有する別品種の半導体集積回路を新たに設計する必要が
あるという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
電圧利得Ａｖを変更する必要が生じたとしても、新たに
回路を設計し直す必要がなく、電圧利得Ａｖを外部から
変更することができ、しかも電圧利得Ａｖを変更した場
合でも、これによって出力の直流電圧が変動することが
ない中間周波増幅器を提供することを目的とする。
電圧利得Ａｖを変更する必要が生じたとしても、新たに
回路を設計し直す必要がなく、電圧利得Ａｖを外部から
変更することができ、しかも電圧利得Ａｖを変更した場
合でも、これによって出力の直流電圧が変動することが
ない中間周波増幅器を提供することを目的とする。
［課題を解決するための手段］
本発明に係る中間周波増幅器は、所定電圧を出力する安
定化電源と、エミッタが共通接続されて差動トランジス
タ対を構成しいずれか一方のベースから信号が入力され
いずれか一方のコレクタから出力が取り出される第１及
び第２のトランジスタと、これら第１及び第２のトラン
ジスタの共通接続したエミッタにコレクタが接続されベ
ースが前記安定化電源の出力に接続された第３のトラン
ジスタと、この第３のトランジスタのエミッタと第１の
電源端子との間に接続された第１の抵抗とを同一半導体
集積回路に形成した中間周波増幅器において、ベース及
びコレクタが前記第３のトランジスタのベース及びコレ
クタに夫々共通接続された第４のトランジスタと、この
第４のトランジスタのエミッタと外部制御端子との間に
接続された第２の抵抗と、ベースが前記安定化電源の出
力に接続された第５のトランジスタと、こ°の第５のト
ランジスタのエミッタと前記外部制御端子との間に接続
された第３の抵抗と、前記第５のトランジスタのコレク
タに入力段が接続され出力段が前記出力が取り出される
第１又は第２のトランジスタのコレクタに接続された電
源ミラー回路とを具備したことを特徴とする。
定化電源と、エミッタが共通接続されて差動トランジス
タ対を構成しいずれか一方のベースから信号が入力され
いずれか一方のコレクタから出力が取り出される第１及
び第２のトランジスタと、これら第１及び第２のトラン
ジスタの共通接続したエミッタにコレクタが接続されベ
ースが前記安定化電源の出力に接続された第３のトラン
ジスタと、この第３のトランジスタのエミッタと第１の
電源端子との間に接続された第１の抵抗とを同一半導体
集積回路に形成した中間周波増幅器において、ベース及
びコレクタが前記第３のトランジスタのベース及びコレ
クタに夫々共通接続された第４のトランジスタと、この
第４のトランジスタのエミッタと外部制御端子との間に
接続された第２の抵抗と、ベースが前記安定化電源の出
力に接続された第５のトランジスタと、こ°の第５のト
ランジスタのエミッタと前記外部制御端子との間に接続
された第３の抵抗と、前記第５のトランジスタのコレク
タに入力段が接続され出力段が前記出力が取り出される
第１又は第２のトランジスタのコレクタに接続された電
源ミラー回路とを具備したことを特徴とする。
［作用コ
本発明においては、差動トランジスタ対に電流を供給す
る定電流源回路が、安定化電源の出力をベースに供給さ
れた第３及び第４のトランジスタによって構成される。
る定電流源回路が、安定化電源の出力をベースに供給さ
れた第３及び第４のトランジスタによって構成される。
第４のトランジスタのエミッタは第２の抵抗を介して外
部制御端子に接続されているので、この外部制御端子と
第１の電源との間に適当な抵抗を外部から介挿すること
によって、前記定電流源回路の電流値を適当な値に変更
することができ、これによって、この中間周波増幅器の
電圧利得を調整することができる。
部制御端子に接続されているので、この外部制御端子と
第１の電源との間に適当な抵抗を外部から介挿すること
によって、前記定電流源回路の電流値を適当な値に変更
することができ、これによって、この中間周波増幅器の
電圧利得を調整することができる。
更に、第５のトランジスタ、第３の抵抗及び電流ミラー
回路により構成される出力直流電圧レベル安定化回路は
、外部制御端子と第１の電源との間に介挿された抵抗に
よる差動トランジスタ対の電流変化を出力に帰還させて
、出力直流電圧の変動を抑制するように作用する。
回路により構成される出力直流電圧レベル安定化回路は
、外部制御端子と第１の電源との間に介挿された抵抗に
よる差動トランジスタ対の電流変化を出力に帰還させて
、出力直流電圧の変動を抑制するように作用する。
［実施例］
次に、本発明の実施例について、添付の図面を参照して
説明する。
説明する。
第１図は本発明の実施例に係る中間周波増幅器を示す回
路図である。なお、第１図において第２図と同一物には
同一符号を付して詳しい説明を省略する。
路図である。なお、第１図において第２図と同一物には
同一符号を付して詳しい説明を省略する。
差動トランジスタ対を構成するＮＰＮ）ランジスタＱ−
−Ｑ２の共通接続されたエミッタと制御端子Ｆとの間に
は、コレクタ及びベースがＮＰＮトランジスタＱ３のコ
レクタ及びベースに夫々接続されたＮＰＮ）ランジスタ
Ｑ４及び抵抗Ｒ４が接続されており、このＮＰＮ）ラジ
スタＱ４のベースには、ＮＰＮ）ラジスタＱ３のベース
と共に安定化電源１１から所定のバイアス電圧が与えら
れている。また、安定化電源１１の出力はＮＰＮトラジ
スタＱ４のベースにも与えられている。このＮＰＮ ）
ランジスタＱ４のエミッタは抵抗Ｒ４を介して前記制御
端子Ｆに接続され、コレクタはカレントミラ一対への入
力として与えられている。
−Ｑ２の共通接続されたエミッタと制御端子Ｆとの間に
は、コレクタ及びベースがＮＰＮトランジスタＱ３のコ
レクタ及びベースに夫々接続されたＮＰＮ）ランジスタ
Ｑ４及び抵抗Ｒ４が接続されており、このＮＰＮ）ラジ
スタＱ４のベースには、ＮＰＮ）ラジスタＱ３のベース
と共に安定化電源１１から所定のバイアス電圧が与えら
れている。また、安定化電源１１の出力はＮＰＮトラジ
スタＱ４のベースにも与えられている。このＮＰＮ ）
ランジスタＱ４のエミッタは抵抗Ｒ４を介して前記制御
端子Ｆに接続され、コレクタはカレントミラ一対への入
力として与えられている。
カレントミラ一対は、エミッタを電源端子Ｂに共通接続
し、互いのベースを接続しているＰＮＰ ）ランジスタ
Ｑ７．Ｑａにより構成され、ＰＮＰ）ランジスタＱ７の
コレクタが前記ＮＰＮ）ランジスタＱ６のコレクタに接
続され、ＰＮＰトランジスタＱ８のコレクタがＮＰＮ）
ランジスタＱ６のベースに接続されたものとなっている
。
し、互いのベースを接続しているＰＮＰ ）ランジスタ
Ｑ７．Ｑａにより構成され、ＰＮＰ）ランジスタＱ７の
コレクタが前記ＮＰＮ）ランジスタＱ６のコレクタに接
続され、ＰＮＰトランジスタＱ８のコレクタがＮＰＮ）
ランジスタＱ６のベースに接続されたものとなっている
。
一方、この集積回路１２の外部には、次の各素子が外付
けされている。即ち、制御端子Ｆと接地ＧＮＤとの間に
は、抵抗Ｒ１１が接続され、入力端子Ａとバイパス端子
Ｃとの間には抵抗Ｒ１Ｏが接続され、バイパス端子Ｃと
接地ＧＮＤとの間にはバイパスコンデンサＣ１が接続さ
れている。
けされている。即ち、制御端子Ｆと接地ＧＮＤとの間に
は、抵抗Ｒ１１が接続され、入力端子Ａとバイパス端子
Ｃとの間には抵抗Ｒ１Ｏが接続され、バイパス端子Ｃと
接地ＧＮＤとの間にはバイパスコンデンサＣ１が接続さ
れている。
このように構成された本実施例の回路においては、電圧
利得Ａｖは制御端子Ｆに外付けされた抵抗Ｒ１□の抵抗
値を変えることによって変更することができる。例えば
、抵抗Ｒ４と抵抗Ｒ２との抵抗値を同一とし、抵抗Ｒｔ
ｔｐ抵抗値を零、即ち制御端子Ｆと接地とを短絡した場
合、差動トランジスタ対を構成するＮＰＮ）ランジスタ
Ｑ−ＩＱ２を流れる電流の和Ｉ。は、抵抗Ｒ１１の抵抗
値を無限大即ち制御端子Ｆと接地との間を開放とした場
合に比して、２倍の値となる。従って、この場合、（１
）式から電圧利得Ａｖを６ ［ｄＢ］だけ変更すること
ができる。
利得Ａｖは制御端子Ｆに外付けされた抵抗Ｒ１□の抵抗
値を変えることによって変更することができる。例えば
、抵抗Ｒ４と抵抗Ｒ２との抵抗値を同一とし、抵抗Ｒｔ
ｔｐ抵抗値を零、即ち制御端子Ｆと接地とを短絡した場
合、差動トランジスタ対を構成するＮＰＮ）ランジスタ
Ｑ−ＩＱ２を流れる電流の和Ｉ。は、抵抗Ｒ１１の抵抗
値を無限大即ち制御端子Ｆと接地との間を開放とした場
合に比して、２倍の値となる。従って、この場合、（１
）式から電圧利得Ａｖを６ ［ｄＢ］だけ変更すること
ができる。
このように、制御端子Ｆを開放するか又は接地に落とす
かの外部的操作によって、電圧利得Ａｖを変更すること
が可能となる。
かの外部的操作によって、電圧利得Ａｖを変更すること
が可能となる。
一方、ＰＮＰ）ランジスタＱ７．Ｑ８により構成される
電流ミラー回路と、ＮＰＮ）ランジスタＱ６と、抵抗Ｒ
８とにより直流電圧レベル安定化回路が構成される。い
ま、制御端子Ｆへの外付は抵抗Ｒ１１を変更することに
より、ＮＰＮ）ランジスタＱ４に流れる電流が変化する
と、ＮＰＮトランジスタＱ８に流れる電流も変化する。
電流ミラー回路と、ＮＰＮ）ランジスタＱ６と、抵抗Ｒ
８とにより直流電圧レベル安定化回路が構成される。い
ま、制御端子Ｆへの外付は抵抗Ｒ１１を変更することに
より、ＮＰＮ）ランジスタＱ４に流れる電流が変化する
と、ＮＰＮトランジスタＱ８に流れる電流も変化する。
この結果、電流ミラー回路の出力も変化して、出力用の
ＮＰＮトランジスタＱＩ５の直流ベースバイアス電圧を
一定に保つように制御する。
ＮＰＮトランジスタＱＩ５の直流ベースバイアス電圧を
一定に保つように制御する。
本実施例では、ＰＮＰ）ランジスタＱ８のコレクタ電流
をＮＰＮ）ランジスタＱ４のコレクタ電流の約半分に設
定することによって、出力端子りに出力される出力の直
流電圧レベルの安定化を図ることができる。例えば、抵
抗Ｒ４と抵抗Ｒａとの抵抗値を等しく、且つＮＰＮ）ラ
ジスタＱ４とＱ６との形状を同一にした場合に、ＰＮＰ
）ランジスタＱ７とＰＮＰ ）ランジスタＱ８との形状
を各フレフタ電流が２対１になるように設定することに
よって、容易に前記効果を実現することができる。
をＮＰＮ）ランジスタＱ４のコレクタ電流の約半分に設
定することによって、出力端子りに出力される出力の直
流電圧レベルの安定化を図ることができる。例えば、抵
抗Ｒ４と抵抗Ｒａとの抵抗値を等しく、且つＮＰＮ）ラ
ジスタＱ４とＱ６との形状を同一にした場合に、ＰＮＰ
）ランジスタＱ７とＰＮＰ ）ランジスタＱ８との形状
を各フレフタ電流が２対１になるように設定することに
よって、容易に前記効果を実現することができる。
［発明の効果］
以上説明したように本発明は、差動トランジスタ対を流
れる電流を一定にする定電流源回路の電流値を外部から
調整することができ、また、この定電流源回路の電流値
を変更しても、出力の直流電圧レベルが変動しないよう
に直流電圧レベル安定化回路を設けたから、この中間周
波増幅器を搭載した半導体集積回路を製造した後であっ
ても、中間周波増幅器の電圧利得Ａｖを外部から容易に
、しかも大きな自由度で変更することが可能となり、ま
た、電圧利得ＡＶをどのように変更したとしても、出力
の直流電圧レベルが変動することがないという効果を有
する。
れる電流を一定にする定電流源回路の電流値を外部から
調整することができ、また、この定電流源回路の電流値
を変更しても、出力の直流電圧レベルが変動しないよう
に直流電圧レベル安定化回路を設けたから、この中間周
波増幅器を搭載した半導体集積回路を製造した後であっ
ても、中間周波増幅器の電圧利得Ａｖを外部から容易に
、しかも大きな自由度で変更することが可能となり、ま
た、電圧利得ＡＶをどのように変更したとしても、出力
の直流電圧レベルが変動することがないという効果を有
する。
第１図は本発明の実施例に係る中間周波増幅器を示す回
路図、第２図は従来の中間周波増幅器を示す回路図であ
る。
路図、第２図は従来の中間周波増幅器を示す回路図であ
る。
Claims (1)
- （１）所定電圧を出力する安定化電源と、エミッタが共
通接続されて差動トランジスタ対を構成しいずれか一方
のベースから信号が入力されいずれか一方のコレクタか
ら出力が取り出される第１及び第２のトランジスタと、
これら第１及び第２のトランジスタの共通接続したエミ
ッタにコレクタが接続されベースが前記安定化電源の出
力に接続された第３のトランジスタと、この第３のトラ
ンジスタのエミッタと第１の電源端子との間に接続され
た第１の抵抗とを同一半導体集積回路に形成した中間周
波増幅器において、ベース及びコレクタが前記第３のト
ランジスタのベース及びコレクタに夫々共通接続された
第４のトランジスタと、この第４のトランジスタのエミ
ッタと外部制御端子との間に接続された第２の抵抗と、
ベースが前記安定化電源の出力に接続された第５のトラ
ンジスタと、この第５のトランジスタのエミッタと前記
外部制御端子との間に接続された第３の抵抗と、前記第
５のトランジスタのコレクタに入力段が接続され出力段
が前記出力が取り出される第１又は第２のトランジスタ
のコレクタに接続された電源ミラー回路とを具備したこ
とを特徴とする中間周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4893089A JPH077893B2 (ja) | 1989-02-28 | 1989-02-28 | 中間周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4893089A JPH077893B2 (ja) | 1989-02-28 | 1989-02-28 | 中間周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228109A true JPH02228109A (ja) | 1990-09-11 |
| JPH077893B2 JPH077893B2 (ja) | 1995-01-30 |
Family
ID=12816983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4893089A Expired - Fee Related JPH077893B2 (ja) | 1989-02-28 | 1989-02-28 | 中間周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077893B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142514A (ja) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | 可変利得電力増幅器 |
-
1989
- 1989-02-28 JP JP4893089A patent/JPH077893B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142514A (ja) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | 可変利得電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077893B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769619A (en) | Compensated current mirror | |
| JPH0121642B2 (ja) | ||
| US4516081A (en) | Voltage controlled variable gain circuit | |
| JPS59218015A (ja) | カレントミラ−回路 | |
| US4219781A (en) | Transistor amplifier circuit | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPH02228109A (ja) | 中間周波増幅器 | |
| JPH0350447B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| EP0611105B1 (en) | Current source | |
| EP0388890B1 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPH0418251Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0151207B2 (ja) | ||
| JPH0358603A (ja) | 利得制御回路 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JPS63178611A (ja) | 利得制御回路 | |
| JPS59139710A (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |